JPH04184921A - 気相成長方法 - Google Patents
気相成長方法Info
- Publication number
- JPH04184921A JPH04184921A JP31457990A JP31457990A JPH04184921A JP H04184921 A JPH04184921 A JP H04184921A JP 31457990 A JP31457990 A JP 31457990A JP 31457990 A JP31457990 A JP 31457990A JP H04184921 A JPH04184921 A JP H04184921A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- substrate
- film
- pretreatment
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 18
- 239000001257 hydrogen Substances 0.000 claims abstract description 17
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 14
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000007789 gas Substances 0.000 claims abstract description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910000077 silane Inorganic materials 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000001947 vapour-phase growth Methods 0.000 claims description 5
- 238000001035 drying Methods 0.000 claims 1
- 239000012495 reaction gas Substances 0.000 abstract description 15
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 229910007264 Si2H6 Inorganic materials 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 150000002431 hydrogen Chemical class 0.000 description 5
- 238000011109 contamination Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 241000238557 Decapoda Species 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- -1 disilane (Si Chemical compound 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000006303 photolysis reaction Methods 0.000 description 1
- 230000015843 photosynthesis, light reaction Effects 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
成長前のドライ前処理を含むシリコン膜の低温成長方法
に関し。
に関し。
結晶性の良いシリコン膜を１０００℃未満の低温プロセ
スで得ることを目的とし。
スで得ることを目的とし。
ｌ）シリコン基板をジシラン（Ｓｉ＊Ｉ（ｓ）以上の高
次シランの少なくとも１種と水素（Ｈ２）の混合ガスの
雰囲気中に置き該基板の温度を１０００℃未満に保って
ドライ前処理処理を行い、続いて、該基板の温度を該前
処理時の温度より下げて成膜を行うように構成する。
次シランの少なくとも１種と水素（Ｈ２）の混合ガスの
雰囲気中に置き該基板の温度を１０００℃未満に保って
ドライ前処理処理を行い、続いて、該基板の温度を該前
処理時の温度より下げて成膜を行うように構成する。
２）前記前処理時の前記基板の温度が７５０〜８５０℃
であるように構成する。
であるように構成する。
本発明は成長前のドライ前処理を含むシリコン膜の低温
成長方法に関する。
成長方法に関する。
近年、半導体装置の微細化にともない、その製造プロセ
スにおいては低温化と分子汚染の除去か要求されている
。
スにおいては低温化と分子汚染の除去か要求されている
。
そのためには、シリコン膜成長前に行うドライ前処理も
低温化する必要がある。
低温化する必要がある。
本発明はこの要求に対応した気相成長方法として利用す
ることができる。
ることができる。
従来のシリコン膜成長前のドライ前処理は２例えばシリ
コン基板上にエピタキシャル成長する場合には、基板を
水素雰囲気中で高温に加熱し、基板表面に生成している
自然酸化膜を除去して基板表面を清浄化する水素ベーク
が行われていた。
コン基板上にエピタキシャル成長する場合には、基板を
水素雰囲気中で高温に加熱し、基板表面に生成している
自然酸化膜を除去して基板表面を清浄化する水素ベーク
が行われていた。
ところが、水素ベークは基板温度を１０００°Ｃ以上に
しないと、基板の洗浄効果が期待できないため。
しないと、基板の洗浄効果が期待できないため。
低温プロセスの要求には応えられなかった。
従来の水素ベークで、 １０００°Ｃ以下の温度では結
晶性の良いエピタキシャル膜は得られず、前処理を含め
たエピタキシャル成長工程を低温化できないという問題
を生じていた。
晶性の良いエピタキシャル膜は得られず、前処理を含め
たエピタキシャル成長工程を低温化できないという問題
を生じていた。
本発明は結晶性の良いシリコン膜を１０００°Ｃ未満の
低温プロセスで得ることを目的とする。
低温プロセスで得ることを目的とする。
上記課題の解決は。
１）シリコン基板をジシラン（Ｓｉ、Ｈ，）以上の高次
シランの少なくとも１種と水素（Ｈ２）の混合ガスの雰
囲気中に置き該基板の温度を１０００°Ｃ未満に保って
ドライ前処理処理を行い、続いて、該基板の温度を該前
処理時の温度より下げて成膜を行う気相成長方法、ある
いは ２）前記前処理時の前記基板の温度が７５０〜８５０°
Ｃである前記１）記載の気相成長方法により達成される
。
シランの少なくとも１種と水素（Ｈ２）の混合ガスの雰
囲気中に置き該基板の温度を１０００°Ｃ未満に保って
ドライ前処理処理を行い、続いて、該基板の温度を該前
処理時の温度より下げて成膜を行う気相成長方法、ある
いは ２）前記前処理時の前記基板の温度が７５０〜８５０°
Ｃである前記１）記載の気相成長方法により達成される
。
本発明は還元性の強いジシラン（ｓｉ！Ｈｓ）を水素（
Ｈ２）に混合したガスを用いたドライ前処理により。
Ｈ２）に混合したガスを用いたドライ前処理により。
基板温度が１０００℃未満の低温で基板表面の汚染除去
を可能とし、さらに前処理と同時に進行する初期成長に
より基板表面が清浄面となることを利用したものである
。その後、前処理温度よりさらに低温で成膜するように
して、前処理、成膜ともに低温プロセスで行い成長膜の
結晶性の向上をはかったものである。
を可能とし、さらに前処理と同時に進行する初期成長に
より基板表面が清浄面となることを利用したものである
。その後、前処理温度よりさらに低温で成膜するように
して、前処理、成膜ともに低温プロセスで行い成長膜の
結晶性の向上をはかったものである。
本出願人はさきに、特開昭６２−１５９４２１号公報に
おいて、ジシランを反応ガスとして基板温度７００℃以
上で行う低温プロセスのシリコンエピタキシャル成長方
法を開示した。これに対し本発明はジシランと水素の混
合ガスを用いて低温で前処理を行った後、同一装置内で
引き続いて、前処理温度より低い温度で上記公報に記載
された方法を用いて成膜を行うものである。
おいて、ジシランを反応ガスとして基板温度７００℃以
上で行う低温プロセスのシリコンエピタキシャル成長方
法を開示した。これに対し本発明はジシランと水素の混
合ガスを用いて低温で前処理を行った後、同一装置内で
引き続いて、前処理温度より低い温度で上記公報に記載
された方法を用いて成膜を行うものである。
また９反応ガスとしてジシランと水素の混合ガスを用い
る成膜例として１例えば特開昭６２−７８１９３号、特
開昭６３−３０３９８号、特開昭６３−１５９２９３号
公報等に開示されているが、いずれも光分解、放電分解
等の手段による成膜方法が開示され２本発明のように成
膜温度より高温で行う前処理にこの反応ガスを用いた例
はない。
る成膜例として１例えば特開昭６２−７８１９３号、特
開昭６３−３０３９８号、特開昭６３−１５９２９３号
公報等に開示されているが、いずれも光分解、放電分解
等の手段による成膜方法が開示され２本発明のように成
膜温度より高温で行う前処理にこの反応ガスを用いた例
はない。
実施例に用いた装置は通常の減圧エピタキシャル成長装
置で１例えば前記特開昭６２−１５９４２１号公報に記
載されたものを用いたのでここでの記載は省略する。
置で１例えば前記特開昭６２−１５９４２１号公報に記
載されたものを用いたのでここでの記載は省略する。
第１図は本発明の一実施例によるエピタキシャル成長法
における基板温度と時間経過の関係を示す図である。
における基板温度と時間経過の関係を示す図である。
成長はつぎの順序で行う。
まず、水素を流しながら基板温度を８００℃まで上げる
。８００℃に到達したところで水素にジシランを混合し
て１分間流してドライ前処理を行う。
。８００℃に到達したところで水素にジシランを混合し
て１分間流してドライ前処理を行う。
各ガスの流量は装置により異なるが、実施例では９例え
ば、水素は１０ ＳＬＭ 、 ジシランはＩＳＣＣＭ
である。また、混合ガスの圧力は４ Ｔｏｒｒである。
ば、水素は１０ ＳＬＭ 、 ジシランはＩＳＣＣＭ
である。また、混合ガスの圧力は４ Ｔｏｒｒである。
このとき、基板表面の自然酸化膜は除去されるとともに
、１０ｎｍ以下の厚さのエピタキシャル膜が成長する。
、１０ｎｍ以下の厚さのエピタキシャル膜が成長する。
その後、基板温度を７００℃に下げてエピタキシャル成
長を行う。
長を行う。
エピタキシャル成長条件は９例えばっぎのようである。
反応ガス ： Ｓｉ＊Ｈｓ／Ｈ！反応ガスの流量
：Ｈ２１０ｓＬＭ Ｓ１０５Ｌ ４ ＳＣＣＭ 反応ガスの圧カニ４Ｔｏｒｒ 基板温度 ニア００°Ｃ 実験の結果、ドライ前処理における基板温度は７５０〜
８５０℃が適当であり、処理時間は５分以内で十分であ
ることが分かった。
：Ｈ２１０ｓＬＭ Ｓ１０５Ｌ ４ ＳＣＣＭ 反応ガスの圧カニ４Ｔｏｒｒ 基板温度 ニア００°Ｃ 実験の結果、ドライ前処理における基板温度は７５０〜
８５０℃が適当であり、処理時間は５分以内で十分であ
ることが分かった。
また、ｉピタキシャル成長はドライ前処理における基板
温度より低い７００°Ｃ以下の低温プロセスで行う。
温度より低い７００°Ｃ以下の低温プロセスで行う。
つぎに、低温プロセスによるエビ膜の結晶性について従
来例と対比して実施例の向上例を示す結果を説明する。
来例と対比して実施例の向上例を示す結果を説明する。
従来例として水素ベーク、実施例としてジシラン処理後
にエピタキシャル成長した試料の表面ホモロジを顕微鏡
写真に撮って観察したところ、従来例では多数の結晶欠
陥が見られたが、実施例では結晶欠陥は見られなかった
。
にエピタキシャル成長した試料の表面ホモロジを顕微鏡
写真に撮って観察したところ、従来例では多数の結晶欠
陥が見られたが、実施例では結晶欠陥は見られなかった
。
この際の処理条件と成長条件はつぎの通りである。
従来例による前処理
反応ガス ：Ｈ２
反応ガスの流量： ３０ＳＬＭ
反応ガスの圧カニ １０ Ｔｏｒｒ
基板温度 ：８００°Ｃ
処理時間 ＝ｌＯ分
実施例による前処理
反応ガス ： ５ｉＪｓ／Ｈ２
反応ガスの流量：Ｈ２１０ｓＬＭ
Ｓ１０５Ｌ Ｉ ＳＣＣＭ
反応ガスの圧カニ ４Ｔｏｒｒ
基板温度 ：８００℃
処理時間 ＝ ３分
エピタキシャル成長
反応ガス ： ５１２Ｈ＠／Ｈ２反応ガスの流量
：Ｈ２１０ＳＬＭ １０５Ｌ＊ ４ ＳＣＣＭ 反応ガスの圧カニ ４Ｔｏｒｒ 基板温度 ニア００°Ｃ 成長時間 ：２０分 実施例ではＳｉ＊Ｈ＊を用いたが、これの代わりに５ｉ
ｓＨｓ等の高次シランを用いても同等の効果が確認され
た。
：Ｈ２１０ＳＬＭ １０５Ｌ＊ ４ ＳＣＣＭ 反応ガスの圧カニ ４Ｔｏｒｒ 基板温度 ニア００°Ｃ 成長時間 ：２０分 実施例ではＳｉ＊Ｈ＊を用いたが、これの代わりに５ｉ
ｓＨｓ等の高次シランを用いても同等の効果が確認され
た。
以上説明したように本発明によれば、低温で成膜前のド
ライ前処理ができ、結晶性の良いシリコン膜を前処理、
成膜ともに１０００℃未満の低温プロセスで得ることが
できるようになった。
ライ前処理ができ、結晶性の良いシリコン膜を前処理、
成膜ともに１０００℃未満の低温プロセスで得ることが
できるようになった。
この結果、半導体装置の微細化に対応できるようになっ
た。
た。
第１図は本発明の一実施例によるエピタキシャル成長法
における基板温度と時間経過の関係を示輿施例の基板温
度と時間経過の関床図 第 １ 図
における基板温度と時間経過の関係を示輿施例の基板温
度と時間経過の関床図 第 １ 図
Claims (1)
- 【特許請求の範囲】 １）シリコン基板をジシラン（Ｓｉ＿２Ｈ＿６）以上の
高次シランの少なくとも１種と水素（Ｈ＿２）の混合ガ
スの雰囲気中に置き該基板の温度を１０００℃未満に保
ってドライ前処理処理を行い、続いて、該基板の温度を
該前処理時の温度より下げて成膜を行うことを特徴とす
る気相成長方法。 ２）前記前処理時の前記基板の温度が７５０〜８５０℃
であることを特徴とする請求項１記載の気相成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2314579A JP2987926B2 (ja) | 1990-11-20 | 1990-11-20 | 気相成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2314579A JP2987926B2 (ja) | 1990-11-20 | 1990-11-20 | 気相成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04184921A true JPH04184921A (ja) | 1992-07-01 |
| JP2987926B2 JP2987926B2 (ja) | 1999-12-06 |
Family
ID=18054994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2314579A Expired - Fee Related JP2987926B2 (ja) | 1990-11-20 | 1990-11-20 | 気相成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2987926B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059858A (ja) * | 2004-08-17 | 2006-03-02 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| US8123858B2 (en) | 2006-09-28 | 2012-02-28 | Hitachi Kokusai Electric Inc. | Manufacturing method of semiconductor device and substrate processing apparatus |
| JP2012094905A (ja) * | 2007-03-09 | 2012-05-17 | Cree Inc | 中間層構造を有する厚い窒化物半導体構造、及び厚い窒化物半導体構造を製造する方法 |
-
1990
- 1990-11-20 JP JP2314579A patent/JP2987926B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059858A (ja) * | 2004-08-17 | 2006-03-02 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| US8123858B2 (en) | 2006-09-28 | 2012-02-28 | Hitachi Kokusai Electric Inc. | Manufacturing method of semiconductor device and substrate processing apparatus |
| JP2012094905A (ja) * | 2007-03-09 | 2012-05-17 | Cree Inc | 中間層構造を有する厚い窒化物半導体構造、及び厚い窒化物半導体構造を製造する方法 |
| US9054017B2 (en) | 2007-03-09 | 2015-06-09 | Cree, Inc. | Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures |
| EP3534393A1 (en) * | 2007-03-09 | 2019-09-04 | Cree, Inc. | Forming a nucleation layer on a silicon substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2987926B2 (ja) | 1999-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4486753B2 (ja) | 単結晶シリコン基板上に単結晶ゲルマニウム層を得る方法およびそれにより得られた生成物 | |
| US20110290176A1 (en) | Cluster tool for epitaxial film formation | |
| JPS6364993A (ja) | 元素半導体単結晶薄膜の成長方法 | |
| JPH01162326A (ja) | β−炭化シリコン層の製造方法 | |
| WO2008013032A1 (fr) | Procédé de fabrication d'un substrat semi-conducteur | |
| JP4215447B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH04184921A (ja) | 気相成長方法 | |
| JP2001110750A5 (ja) | ||
| JPH05226254A (ja) | Ｇｅ付着方法及び半導体構造 | |
| JPS6170715A (ja) | 化合物半導体の成長方法 | |
| JPS61256732A (ja) | 選択エピタキシアル成長方法 | |
| JPH04258115A (ja) | 半導体基板の製造方法 | |
| JPH03195016A (ja) | Ｓｉ基板の熱清浄化法及びエピタキシャル成長及び熱処理装置 | |
| JPH0427116A (ja) | 半導体異種接合を形成する方法 | |
| JPS62279625A (ja) | エピタキシヤル成長法 | |
| JPH04252023A (ja) | シリコン結晶の選択的成長方法 | |
| JPH05234919A (ja) | 半導体装置の製造方法 | |
| JPS62202894A (ja) | 第３・ｖ族化合物半導体の気相成長法 | |
| JPH08139029A (ja) | 減圧型気相成長装置及びそれを用いた気相成長方法 | |
| JPS62147722A (ja) | エピタキシヤル成長方法 | |
| JPH03270236A (ja) | 半導体装置の製造方法 | |
| JP2605471B2 (ja) | シリコンエピタキシャル膜の選択成長方法 | |
| JPH0669131A (ja) | 半導体薄膜形成方法 | |
| JPH0758692B2 (ja) | 半導体装置の製造方法 | |
| JPH0613328A (ja) | 化合物半導体薄膜の成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |