JP2001110750A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2001110750A5 JP2001110750A5 JP1999279609A JP27960999A JP2001110750A5 JP 2001110750 A5 JP2001110750 A5 JP 2001110750A5 JP 1999279609 A JP1999279609 A JP 1999279609A JP 27960999 A JP27960999 A JP 27960999A JP 2001110750 A5 JP2001110750 A5 JP 2001110750A5
- Authority
- JP
- Japan
- Prior art keywords
- film
- annealing
- gas
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000007789 gas Substances 0.000 description 32
- 238000000034 method Methods 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 238000000137 annealing Methods 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 239000000758 substrate Substances 0.000 description 17
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 16
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 16
- 229910021342 tungsten silicide Inorganic materials 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 239000002994 raw material Substances 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- 229910021529 ammonia Inorganic materials 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000000470 constituent Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
Description
【特許請求の範囲】
【請求項1】 基板の主面に設けられたシリコン半導体領域上にタングステンシリサイド膜を形成する方法であって、
WF6およびSiH 2 Cl 2 を含む原料ガスを用いる化学的気相成長法によってシリコンおよびタングステンを主要構成元素とするヘキサゴナル結晶相を含む堆積膜を形成するステップと、
前記堆積膜が形成された前記基板をアンモニア雰囲気中においてアニールし、タングステンシリサイド膜を形成するステップと、
を備える方法。
【請求項2】 基板の主面に設けられたシリコン半導体領域上にタングステンシリサイド膜を形成する方法であって、
WF6およびSiH 2 Cl 2 を含む原料ガスを用いる化学的気相成長法によって550℃を越えるステージ温度において、シリコンおよびタングステンを主要構成元素とする堆積膜を形成するステップと、
前記堆積膜が堆積された前記基板をアンモニア雰囲気中においてアニールし、タングステンシリサイド膜を形成するステップと、
を備える方法。
【請求項3】 前記ステージ温度は600℃以上である、請求項2に記載の方法。
【請求項4】 前記ステージ温度は800℃以下である、請求項2または3に記載の方法。
【請求項5】 前記堆積膜はヘキサゴナル結晶相を含む、請求項2〜4のいずれかに記載の方法。
【請求項6】 前記堆積膜を形成するに先立って、前記基板の主面上に設けられたシリコン半導体領域をフッ化水素酸を含む溶液で処理するステップを更に備える請求項1〜4のいずれかに記載の方法。
【請求項7】 前記シリコン半導体領域は、ポリシリコン層、アモルファスシリコン層、およびゲルマニウムを含むシリコン層の少なくとも何れかを含む、請求項1〜6のいずれかに記載の方法。
【請求項8】 前記アニールは、ラピッドサーマルアニーリング装置で行われる、請求項1〜7のいずれかに記載の方法。
【請求項9】 前記シリコン半導体領域は、燐およびボロンの少なくともいずれかの原子を含む、請求項1〜8のいずれかに記載の方法。
【請求項10】 金属−絶縁膜−半導体型トランジスタを製造する方法であって、
基板の主面上にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜上にポリシリコン膜を形成するステップと、
前記ポリシリコン膜が形成された前記基板を処理チャンバ内に導入するステップと、
WF6およびSiH 2 Cl 2 を含む原料ガスを用いる化学的気相成長法によって550℃を越えるステージ温度において、シリコンおよびタングステンを主要構成元素とする堆積膜を形成するステップと、
前記堆積膜が堆積された前記基板をアニールチャンバ内に導入するステップと、
導入された前記基板をアンモニア雰囲気中においてアニールし、タングステンシリサイド膜を形成するステップと、
前記ポリシリコン膜および前記タングステンシリサイド膜からゲート電極を形成するステップと、
を備える金属−絶縁膜−半導体型トランジスタを製造する方法。
【請求項11】 前記ステージ温度は800℃以下である、請求項10に記載の金属−絶縁膜−半導体型トランジスタを製造する方法。
【請求項12】 前記ステージ温度は600℃以上である、請求項10または11に記載の金属−絶縁膜−半導体型トランジスタを製造する方法。
【請求項13】 前記堆積膜はヘキサゴナル結晶相を含む、請求項10〜12のいずれかに記載の金属−絶縁膜−半導体型トランジスタを製造する方法。
【請求項14】 前記アニールはラピッドサーマルアニーリング装置で行われる、請求項10〜13のいずれかに記載の方法。
【請求項15】 前記シリコン半導体領域は燐およびボロンの少なくともいずれかの原子を含む、請求項10〜14のいずれかに記載の方法。
【請求項1】 基板の主面に設けられたシリコン半導体領域上にタングステンシリサイド膜を形成する方法であって、
WF6およびSiH 2 Cl 2 を含む原料ガスを用いる化学的気相成長法によってシリコンおよびタングステンを主要構成元素とするヘキサゴナル結晶相を含む堆積膜を形成するステップと、
前記堆積膜が形成された前記基板をアンモニア雰囲気中においてアニールし、タングステンシリサイド膜を形成するステップと、
を備える方法。
【請求項2】 基板の主面に設けられたシリコン半導体領域上にタングステンシリサイド膜を形成する方法であって、
WF6およびSiH 2 Cl 2 を含む原料ガスを用いる化学的気相成長法によって550℃を越えるステージ温度において、シリコンおよびタングステンを主要構成元素とする堆積膜を形成するステップと、
前記堆積膜が堆積された前記基板をアンモニア雰囲気中においてアニールし、タングステンシリサイド膜を形成するステップと、
を備える方法。
【請求項3】 前記ステージ温度は600℃以上である、請求項2に記載の方法。
【請求項4】 前記ステージ温度は800℃以下である、請求項2または3に記載の方法。
【請求項5】 前記堆積膜はヘキサゴナル結晶相を含む、請求項2〜4のいずれかに記載の方法。
【請求項6】 前記堆積膜を形成するに先立って、前記基板の主面上に設けられたシリコン半導体領域をフッ化水素酸を含む溶液で処理するステップを更に備える請求項1〜4のいずれかに記載の方法。
【請求項7】 前記シリコン半導体領域は、ポリシリコン層、アモルファスシリコン層、およびゲルマニウムを含むシリコン層の少なくとも何れかを含む、請求項1〜6のいずれかに記載の方法。
【請求項8】 前記アニールは、ラピッドサーマルアニーリング装置で行われる、請求項1〜7のいずれかに記載の方法。
【請求項9】 前記シリコン半導体領域は、燐およびボロンの少なくともいずれかの原子を含む、請求項1〜8のいずれかに記載の方法。
【請求項10】 金属−絶縁膜−半導体型トランジスタを製造する方法であって、
基板の主面上にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜上にポリシリコン膜を形成するステップと、
前記ポリシリコン膜が形成された前記基板を処理チャンバ内に導入するステップと、
WF6およびSiH 2 Cl 2 を含む原料ガスを用いる化学的気相成長法によって550℃を越えるステージ温度において、シリコンおよびタングステンを主要構成元素とする堆積膜を形成するステップと、
前記堆積膜が堆積された前記基板をアニールチャンバ内に導入するステップと、
導入された前記基板をアンモニア雰囲気中においてアニールし、タングステンシリサイド膜を形成するステップと、
前記ポリシリコン膜および前記タングステンシリサイド膜からゲート電極を形成するステップと、
を備える金属−絶縁膜−半導体型トランジスタを製造する方法。
【請求項11】 前記ステージ温度は800℃以下である、請求項10に記載の金属−絶縁膜−半導体型トランジスタを製造する方法。
【請求項12】 前記ステージ温度は600℃以上である、請求項10または11に記載の金属−絶縁膜−半導体型トランジスタを製造する方法。
【請求項13】 前記堆積膜はヘキサゴナル結晶相を含む、請求項10〜12のいずれかに記載の金属−絶縁膜−半導体型トランジスタを製造する方法。
【請求項14】 前記アニールはラピッドサーマルアニーリング装置で行われる、請求項10〜13のいずれかに記載の方法。
【請求項15】 前記シリコン半導体領域は燐およびボロンの少なくともいずれかの原子を含む、請求項10〜14のいずれかに記載の方法。
このような検討の下に、発明者は様々な試行錯誤を行った。その結果、以下の構成を有する発明をするに至った。
本発明に係わるタングステンシリサイド膜を形成する方法によれば、主面上にシリコン半導体領域を有する基板上にタングステンシリサイド膜を形成することができる。その方法は、(1)WF6およびSiH 2 Cl 2 を含む原料ガスを用いる化学的気相成長法によってシリコンおよびタングステンを主要構成元素とするヘキサゴナル結晶相を含む堆積膜を形成するステップと、(2)堆積膜が形成された基板をアンモニア雰囲気中においてアニールし、タングステンシリサイド膜を形成するステップと、を備える。
本発明に係わるタングステンシリサイド膜を形成する方法によれば、主面上にシリコン半導体領域を有する基板上にタングステンシリサイド膜を形成することができる。その方法は、(3)WF6およびSiH 2 Cl 2 を含む原料ガスを用い550℃を越えるステージ温度において化学的気相成長法によってシリコンおよびタングステンを主要構成元素とする堆積膜を形成するステップと、(4)堆積膜が形成された基板をアンモニア雰囲気中においてアニールし、タングステンシリサイド膜を形成するステップと、を備える。
WF6およびSiH 2 Cl 2 を含む原料ガスを用いて化学的気相成長法により堆積膜が形成される。この成膜は、550℃を越えるステージ温度において行なわれる。この結果、堆積膜は、アモルファス相ではなくWSix結晶相を主要に含む。また、このWSix相において、xは2近傍の値である。このx値によって、アンモニア雰囲気中の引き続くアニールにおいても下地のポリシリコン層からのSiの吸い込みが低減される。つまり、アニール前後において膜厚の変化が低減される。
本発明に係わる金属−絶縁膜−半導体型トランジスタを製造する方法は、(5)基板の主面上にゲート絶縁膜を形成するステップと、(6)ゲート絶縁膜上にポリシリコン膜を形成するステップと、(7)ポリシリコン膜が形成された基板を処理チャンバ内に導入するステップと、(8)WF6およびSiH 2 Cl 2 を含む原料ガスを用いて化学的気相成長法によって550℃を越えるステージ温度において、シリコンおよびタングステンを主要構成元素とする堆積膜を形成するステップと、(9) 堆積膜が堆積された基板をアニールチャンバ内に導入するステップと、(10)導入された基板をアンモニア雰囲気中においてアニールし、タングステンシリサイド膜を形成するステップと、(11)ポリシリコン膜およびタングステンシリサイド膜からゲート電極を形成するステップと、を備える。
まず、ニュークリエーション膜をポリシリコン膜上に形成する。このために、処理チャンバ12を所定の真空度、例えば1.2torrに減圧する。原料ガスとして、SiH 2 Cl 2 (DCS)ガスおよびWF6ガスを用いる。WF6ガス供給源30、SiH 2 Cl 2 (DCS)ガス供給源32、およびArガス供給源34から、それぞれのバルブ36、38、49を調整して、Arのキャリアガスと共に、DCSガス/WF6ガスの流量比25が維持されるように原料ガスとをガス混合室28へ提供する。本実施の形態では、DCS/WF6=175(sccm)/7(sccm)という流量を採用した。混合されたガスは、ガス分配プレート22を経て、処理ガス(プロセスガス)として処理チャンバ12内へ導入される。処理ガスは、成膜されるときまでに、シリコン原子が富む(silicon-rich)ようなWSix膜を堆積するために好適なガス組成に調整され、ウエハ14のポリシリコン膜4の表面に到達する。このような条件の下で、ポリシリコン膜4上にニュークリエーション膜5が形成される。本実施の形態では、13nmのニュークリエーション膜5を成長した(図2(b))。ニュークリエーション膜5は、引き続いて成長される膜の核形成層として役立つ。
次いで、タングステンおよびシリコンを主要な構成成分とする堆積膜を形成する。このために、Arのキャリアガスと共に、DCSガス/WF6ガスの流量比18.4が維持されるように原料ガスがガス混合室28へ提供される。混合されたガスは、ガス分配プレート22を経て、処理チャンバ12へ導入される。このような条件の下で、ニュークリエーション膜5上に堆積膜6を形成する。本実施の形態では、87nmの堆積膜6を成長した(図2(c))。
このデータの他に、成膜時のタングステンシリサイド膜の組成比(図5参照)、アニール後のタングステンシリサイド膜の比抵抗(図6参照)、およびアニール前後のタングステンシリサイド膜の膜厚変動(図7参照)について、比較実験を行った。比較実験は、下記の条件を採用した。
条件 流量比 成膜温度 アニール法 アニール温度
C1 30.0 550℃ アニール炉 850℃
C2 30.0 550℃ RTA 1000℃
T1 18.4 550℃ RTN 1000℃
T2 18.4 600℃ RTN 1000℃
ここで、流量比はDCSガス/WF6ガスの流量比を意味する。RTAはRapid Thermal Annealingの略記であり、RTNはRapid Thermal Nitizationの略記である。条件C1におけるアニール時間は、約30分であり、条件C2、T1、T2におけるアニール時間は、30秒である。T2が、本発明に対応する条件である。条件C1ではN2雰囲気、850℃においてアニールを行い、条件C2ではN2雰囲気、1000℃においてアニールを行った。
条件 流量比 成膜温度 アニール法 アニール温度
C1 30.0 550℃ アニール炉 850℃
C2 30.0 550℃ RTA 1000℃
T1 18.4 550℃ RTN 1000℃
T2 18.4 600℃ RTN 1000℃
ここで、流量比はDCSガス/WF6ガスの流量比を意味する。RTAはRapid Thermal Annealingの略記であり、RTNはRapid Thermal Nitizationの略記である。条件C1におけるアニール時間は、約30分であり、条件C2、T1、T2におけるアニール時間は、30秒である。T2が、本発明に対応する条件である。条件C1ではN2雰囲気、850℃においてアニールを行い、条件C2ではN2雰囲気、1000℃においてアニールを行った。
【0068】
【発明の効果】
以上説明したように、本発明に係わるタングステンシリサイド膜を形成する方法によれば、WF6およびSiH 2 Cl 2 を含む原料ガスを用いてCVD法によってシリコンおよびタングステンを主要構成元素とする膜を形成した。この膜は、ヘキサゴナル結晶相を主要に含むように成膜されることができ、またステージ温度550℃を越えるような温度で形成されることができる。次いで、この膜をアンモニア雰囲気中においてアニールするようにした。
【発明の効果】
以上説明したように、本発明に係わるタングステンシリサイド膜を形成する方法によれば、WF6およびSiH 2 Cl 2 を含む原料ガスを用いてCVD法によってシリコンおよびタングステンを主要構成元素とする膜を形成した。この膜は、ヘキサゴナル結晶相を主要に含むように成膜されることができ、またステージ温度550℃を越えるような温度で形成されることができる。次いで、この膜をアンモニア雰囲気中においてアニールするようにした。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27960999A JP2001110750A (ja) | 1999-09-30 | 1999-09-30 | タングステンシリサイド膜を形成する方法、および金属−絶縁膜−半導体型トランジスタを製造する方法 |
TW089120316A TW469517B (en) | 1999-09-30 | 2000-09-29 | Formation method of tungsten silicide film and manufacturing method of metal-insulating film-semiconductor type transistor |
PCT/JP2000/006791 WO2001024238A1 (fr) | 1999-09-30 | 2000-09-29 | Procede de formation de films de siliciure de tungstene et procede de fabrication de transistors metal-isolant-semi-conducteur |
KR1020017006766A KR20010080635A (ko) | 1999-09-30 | 2000-09-29 | 텅스텐 실리사이드막을 형성하여 금속-절연막-반도체형트랜지스터를 제조하는 방법 |
EP00962996A EP1156517A1 (en) | 1999-09-30 | 2000-09-29 | Method for forming tungsten silicide film and method for fabricating metal-insulator-semiconductor transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27960999A JP2001110750A (ja) | 1999-09-30 | 1999-09-30 | タングステンシリサイド膜を形成する方法、および金属−絶縁膜−半導体型トランジスタを製造する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001110750A JP2001110750A (ja) | 2001-04-20 |
JP2001110750A5 true JP2001110750A5 (ja) | 2006-11-16 |
Family
ID=17613378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27960999A Withdrawn JP2001110750A (ja) | 1999-09-30 | 1999-09-30 | タングステンシリサイド膜を形成する方法、および金属−絶縁膜−半導体型トランジスタを製造する方法 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1156517A1 (ja) |
JP (1) | JP2001110750A (ja) |
KR (1) | KR20010080635A (ja) |
TW (1) | TW469517B (ja) |
WO (1) | WO2001024238A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6827796B2 (en) * | 2000-11-02 | 2004-12-07 | Composite Tool Company, Inc. | High strength alloys and methods for making same |
KR100669141B1 (ko) | 2005-01-17 | 2007-01-15 | 삼성전자주식회사 | 오믹막 및 이의 형성 방법, 오믹막을 포함하는 반도체장치 및 이의 제조 방법 |
KR100680969B1 (ko) * | 2005-08-18 | 2007-02-09 | 주식회사 하이닉스반도체 | 텅스텐실리사이드 박막 형성방법 |
TWI395254B (zh) * | 2006-01-25 | 2013-05-01 | Air Water Inc | Film forming device |
TWI341012B (en) | 2007-09-03 | 2011-04-21 | Macronix Int Co Ltd | Methods of forming nitride read only memory and word lines thereof |
JP2011258811A (ja) * | 2010-06-10 | 2011-12-22 | Ulvac Japan Ltd | 半導体装置の製造方法 |
KR101035738B1 (ko) * | 2011-02-24 | 2011-05-20 | 주식회사 문라이트 | 보행자 및 자전거 도로용 조명기구 |
KR102349420B1 (ko) | 2015-02-17 | 2022-01-10 | 삼성전자 주식회사 | 메탈 실리사이드층 형성방법 및 그 방법을 이용한 반도체 소자의 제조방법 |
JP2017022377A (ja) | 2015-07-14 | 2017-01-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2657306B2 (ja) * | 1988-07-29 | 1997-09-24 | 東京エレクトロン株式会社 | 金属シリサイド膜の形成方法 |
JPH06216066A (ja) * | 1993-01-14 | 1994-08-05 | Fujitsu Ltd | 半導体装置の製造方法 |
DE69518710T2 (de) * | 1994-09-27 | 2001-05-23 | Applied Materials Inc | Verfahren zum Behandeln eines Substrats in einer Vakuumbehandlungskammer |
EP0746027A3 (en) * | 1995-05-03 | 1998-04-01 | Applied Materials, Inc. | Polysilicon/tungsten silicide multilayer composite formed on an integrated circuit structure, and improved method of making same |
JPH0917998A (ja) * | 1995-06-28 | 1997-01-17 | Sony Corp | Mosトランジスタの製造方法 |
-
1999
- 1999-09-30 JP JP27960999A patent/JP2001110750A/ja not_active Withdrawn
-
2000
- 2000-09-29 EP EP00962996A patent/EP1156517A1/en not_active Withdrawn
- 2000-09-29 KR KR1020017006766A patent/KR20010080635A/ko not_active Application Discontinuation
- 2000-09-29 WO PCT/JP2000/006791 patent/WO2001024238A1/ja not_active Application Discontinuation
- 2000-09-29 TW TW089120316A patent/TW469517B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8029620B2 (en) | Methods of forming carbon-containing silicon epitaxial layers | |
US11011384B2 (en) | Gapfill using reactive anneal | |
US7588980B2 (en) | Methods of controlling morphology during epitaxial layer formation | |
US20060024959A1 (en) | Thin tungsten silicide layer deposition and gate metal integration | |
JP2828152B2 (ja) | 薄膜形成方法、多層構造膜及びシリコン薄膜トランジスタの形成方法 | |
TWI661080B (zh) | 金屬矽化物的選擇性形成 | |
JP2013082986A (ja) | 薄膜の形成方法及び成膜装置 | |
US7411254B2 (en) | Semiconductor substrate | |
JPH0969496A (ja) | 集積回路構造体上に形成されたポリシリコン/珪化タングステン多層コンポジット及び製造方法 | |
US20140299056A1 (en) | Low temperature migration enhanced Si-Ge epitaxy with plasma assisted surface activation | |
JP2001110750A5 (ja) | ||
US10312096B2 (en) | Methods for titanium silicide formation using TiCl4 precursor and silicon-containing precursor | |
US20010019737A1 (en) | Method for protecting refractory metal thin film requiring high temperature processing in an oxidizing atmosphere and structure formed thereby | |
US8158495B2 (en) | Process for forming a silicon-based single-crystal portion | |
JP2987926B2 (ja) | 気相成長方法 | |
JP3250543B2 (ja) | 半導体装置の製造方法 | |
JP3157280B2 (ja) | 半導体装置の製造方法 | |
JP3953244B2 (ja) | 薄膜形成方法 | |
KR100872799B1 (ko) | 플라스마 원자층 증착법을 이용한 반도체 콘택트용 금속실리사이드 제조방법 | |
US20070254450A1 (en) | Process for forming a silicon-based single-crystal portion | |
JPH03142926A (ja) | 多結晶シリコン膜の形成方法およびその製造装置 | |
JPH05102080A (ja) | 半導体装置の製造方法 | |
JPH0239527A (ja) | 金属シリサイド膜の形成方法 | |
JPS61131434A (ja) | 半導体装置の製造方法 | |
JPH06267857A (ja) | 半導体装置の製造方法 |