JPH03142926A - 多結晶シリコン膜の形成方法およびその製造装置 - Google Patents
多結晶シリコン膜の形成方法およびその製造装置Info
- Publication number
- JPH03142926A JPH03142926A JP28327689A JP28327689A JPH03142926A JP H03142926 A JPH03142926 A JP H03142926A JP 28327689 A JP28327689 A JP 28327689A JP 28327689 A JP28327689 A JP 28327689A JP H03142926 A JPH03142926 A JP H03142926A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- gas
- silicon film
- impurity
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 230000015572 biosynthetic process Effects 0.000 title description 6
- 239000007789 gas Substances 0.000 claims abstract description 39
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 27
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910000077 silane Inorganic materials 0.000 claims abstract description 22
- 239000012495 reaction gas Substances 0.000 claims abstract description 19
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000001947 vapour-phase growth Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 16
- 239000011574 phosphorus Substances 0.000 abstract description 16
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000003003 phosphines Chemical class 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体集積回路等の製造に好適な多結晶シリコ
ン膜の堆積方法、及びその製造装置に関するものである
。
ン膜の堆積方法、及びその製造装置に関するものである
。
従来の技術
半導体集積回路の高密度、高集積化が進んでおり、素子
の微細化が大きな技術課題である。特に、ゲート電極の
形成や、耐熱性のある配線材料として用いられる多結晶
シリコン膜の形成において、工程の簡略化や、加工精度
の向上、熱処理の低温化の必要性が大きくなってきた。
の微細化が大きな技術課題である。特に、ゲート電極の
形成や、耐熱性のある配線材料として用いられる多結晶
シリコン膜の形成において、工程の簡略化や、加工精度
の向上、熱処理の低温化の必要性が大きくなってきた。
次に、従来から実施されているMOSトランジスタを用
いた半導体集積回路を例にとり、ポリサイド電極(多結
晶シリコン膜、タングステンシリサイド膜を重畳した二
層膜からなる電極構造)の形成方法について説明する。
いた半導体集積回路を例にとり、ポリサイド電極(多結
晶シリコン膜、タングステンシリサイド膜を重畳した二
層膜からなる電極構造)の形成方法について説明する。
第3図(6)〜(b)は、MOS )ランジスタのソー
ス・ドレイン領域からポリサイド電極を取り出す部分を
示した製造工程順の部分断面図である。第3図(6)に
示すように、まずP型シリコン基板1に、二酸化ケイ素
膜からなる素子分離領域2を形成し、次にゲート絶縁膜
3と多結晶シリコンゲート電極4を形成した後、N型の
ソース・ドレイン拡散領域6a、6bを形成し、この後
層間絶縁膜5を堆積し、電極の取り出し用のコンタクト
窓7を開孔する。次に、第3図(b)に示すように、N
型ソース・ドレイン拡散領域6a、6bから多結晶シリ
コン膜10とタングステンシリサイド膜8の二層膜から
なるポリサイド電極を取り出す。多結晶シリコン膜10
の堆積においては、シランガスを反応ガスとする減圧気
相成長法により行い、多結晶シリコン膜10を堆積後、
900℃〜1000℃でホスフィンによる熱拡散法によ
りリンドープする。リンガラス膜を除去した後、タング
ステンシリサイド膜8を堆積し、写真食刻法によりポリ
サイド電極のパターンを形成する。この後、表面保護膜
9を被覆して、半導体集積回路装置が完成する。第3図
に記載されていないが、半導体集積回路装置における多
層配線構造では、高温に耐えるポリサイド電極を下層の
配線に、上層の配線にアルミ合金などの金属配線を用い
る事が多い。
ス・ドレイン領域からポリサイド電極を取り出す部分を
示した製造工程順の部分断面図である。第3図(6)に
示すように、まずP型シリコン基板1に、二酸化ケイ素
膜からなる素子分離領域2を形成し、次にゲート絶縁膜
3と多結晶シリコンゲート電極4を形成した後、N型の
ソース・ドレイン拡散領域6a、6bを形成し、この後
層間絶縁膜5を堆積し、電極の取り出し用のコンタクト
窓7を開孔する。次に、第3図(b)に示すように、N
型ソース・ドレイン拡散領域6a、6bから多結晶シリ
コン膜10とタングステンシリサイド膜8の二層膜から
なるポリサイド電極を取り出す。多結晶シリコン膜10
の堆積においては、シランガスを反応ガスとする減圧気
相成長法により行い、多結晶シリコン膜10を堆積後、
900℃〜1000℃でホスフィンによる熱拡散法によ
りリンドープする。リンガラス膜を除去した後、タング
ステンシリサイド膜8を堆積し、写真食刻法によりポリ
サイド電極のパターンを形成する。この後、表面保護膜
9を被覆して、半導体集積回路装置が完成する。第3図
に記載されていないが、半導体集積回路装置における多
層配線構造では、高温に耐えるポリサイド電極を下層の
配線に、上層の配線にアルミ合金などの金属配線を用い
る事が多い。
従来例で示した半導体集積回路では、NチャンネルMO
Sトランジスタのソース・ドレイン拡散領域6aと6b
から、N型の多結晶シリコン膜10、タングステンシリ
サイド膜8の二層膜で取り出す構造であるが、多結晶シ
リコン膜10への熱拡散によるリン蒸着のため、900
℃以上の処理温度が必要である。微細ゲート電極におい
て、ポリサイド電極を形成する場合、この900℃以上
の熱処理により、ソース・ドレイン拡散領域が伸び、M
OS )ランジスタのショートチャンネル化が発生し、
適用が困難になる。
Sトランジスタのソース・ドレイン拡散領域6aと6b
から、N型の多結晶シリコン膜10、タングステンシリ
サイド膜8の二層膜で取り出す構造であるが、多結晶シ
リコン膜10への熱拡散によるリン蒸着のため、900
℃以上の処理温度が必要である。微細ゲート電極におい
て、ポリサイド電極を形成する場合、この900℃以上
の熱処理により、ソース・ドレイン拡散領域が伸び、M
OS )ランジスタのショートチャンネル化が発生し、
適用が困難になる。
また、従来例によるポリサイド電極の形成において、多
結晶シリコン膜10をリンを含む多結晶シリコン膜を堆
積し、リン蒸着による熱処理工程を避ける方法゛がある
。しかし、この方法はリン等を含む多結晶シリコン膜の
堆積に装置上の問題が多くあり、量産工程への採用が困
難である。
結晶シリコン膜10をリンを含む多結晶シリコン膜を堆
積し、リン蒸着による熱処理工程を避ける方法゛がある
。しかし、この方法はリン等を含む多結晶シリコン膜の
堆積に装置上の問題が多くあり、量産工程への採用が困
難である。
発明が解決しようとする課題
本発明は、高密度半導体集積回路の多結晶シリコン膜又
は、ポリサイド電極の形成には、多結晶シリコン膜への
900℃以上のリン蒸着が必要であり、リン蒸着による
900℃以上の熱処理が、拡散領域の広がりを引き起こ
し、微細ゲート電極への多結晶シリコン膜又は、ポリサ
イド電極の適用を困難としている。
は、ポリサイド電極の形成には、多結晶シリコン膜への
900℃以上のリン蒸着が必要であり、リン蒸着による
900℃以上の熱処理が、拡散領域の広がりを引き起こ
し、微細ゲート電極への多結晶シリコン膜又は、ポリサ
イド電極の適用を困難としている。
また、これを改善する為、不純物含有の多結晶シリコン
膜の形成が報告されているが、従来の減圧気相成長法で
は、ドープド多結晶シリコン膜の成長速度が非常に遅く
、リン濃度によって変化するが、リンを含まない多結晶
シリコン膜に比べ、約4分の1になる。さらに不純物の
濃度分布が・不均一であり、処理能力が低く、大量生産
においては、いろいろ課題が多い。
膜の形成が報告されているが、従来の減圧気相成長法で
は、ドープド多結晶シリコン膜の成長速度が非常に遅く
、リン濃度によって変化するが、リンを含まない多結晶
シリコン膜に比べ、約4分の1になる。さらに不純物の
濃度分布が・不均一であり、処理能力が低く、大量生産
においては、いろいろ課題が多い。
課題を解決するための手段
本発明の多結晶シリコン膜の形成方法は、不純物ガスを
含まずシランを反応ガスとする多結晶シリコン膜を形成
する気相成長工程と、不純物ガスとシランを混合した雰
囲気で不純物を含む多結晶シリコン膜を形成する気相成
長工程とを繰り返すことにより、不純物を含まない多結
晶シリコン膜と、リン、ヒ素、または、ボロンを含む多
結晶シリコン膜を順次積層する。そしてこれは、シラン
ガスと、ホスフィン(PH3)、アルシン(AsH3)
またはジボラン(B2 H6)のうちいずれか1種以上
の不純物ガスと、シランガスとの混合ガスを交互に反応
室内に流入させる機能を有する減圧気相成長装置により
解決する。
含まずシランを反応ガスとする多結晶シリコン膜を形成
する気相成長工程と、不純物ガスとシランを混合した雰
囲気で不純物を含む多結晶シリコン膜を形成する気相成
長工程とを繰り返すことにより、不純物を含まない多結
晶シリコン膜と、リン、ヒ素、または、ボロンを含む多
結晶シリコン膜を順次積層する。そしてこれは、シラン
ガスと、ホスフィン(PH3)、アルシン(AsH3)
またはジボラン(B2 H6)のうちいずれか1種以上
の不純物ガスと、シランガスとの混合ガスを交互に反応
室内に流入させる機能を有する減圧気相成長装置により
解決する。
作用
本発明の多結晶シリコン膜の形成方法によれば、多結晶
シリコン膜の900℃以上の高温によるリンなどの蒸着
が不要となり、微細ゲート電極における多結晶シリコン
膜、又はポリサイド電極の使用を可能とする。さらに、
従来の不純物を含まない多結晶シリコン膜の成長と同じ
く、処理能力を低下させず、容易に不純物を含む多結晶
シリコン膜を堆積させる事ができる。
シリコン膜の900℃以上の高温によるリンなどの蒸着
が不要となり、微細ゲート電極における多結晶シリコン
膜、又はポリサイド電極の使用を可能とする。さらに、
従来の不純物を含まない多結晶シリコン膜の成長と同じ
く、処理能力を低下させず、容易に不純物を含む多結晶
シリコン膜を堆積させる事ができる。
実施例
本発明の多結晶シリコン膜の形成方法を用いた半導体集
積回路の製造方法を第1図の(6)から(d)に示した
製造工程順の工程断面図を参照しながら説明する。第1
図(6)に示す如く、まずP型シリコン基板1の主面に
二酸化珪素からなる素子分離領域2、ゲート絶縁膜3.
多結晶シリコン電極4.ヒ素のイオン注入法により形成
されたN型のソース・ドレイン拡散領域6 a 、6
b *層間絶縁膜5を形威し、コンタクトホール7をソ
ース・ドレイン拡散領域6a、6bの上に開孔する。次
に、第1図(b)に示す如く、不純物を含まない多結晶
シリコン膜111、リンを含む多結晶シリコン膜112
、不純物を含まない多結晶シリコン!11113を連続
して堆積し、この上にタングステンシリサイド膜8を堆
積する。この3層の多結晶シリコン膜111゜112.
113は連続して同一成長装置で成長しても、また、分
離された装置で連続して堆積しても形成可能である。本
実施例では、それぞれ500Aの膜厚であり、112は
反応ガス組成でPH3/SiH4+PH3が0.1%で
ある。堆積直後は、従来のドープド多結晶シリコン膜と
同じく、シート抵抗の測定は困難であるが、800℃の
アニールにより約200Ω/口となり、従来のリン蒸着
などと差は認められない。次に、第1図(C)に示す如
く、ポリサイド膜(111,112,113゜8からな
る多層膜)を周知の写真食刻法により、ポリサイド電極
パターンを形成する。この多層膜からなるポリサイド膜
は、800℃のアニール処理を実施したのち、次に、第
1図(d)に示す如く、装置の表面保護膜9を形成し、
半導体集積回路が完成する。
積回路の製造方法を第1図の(6)から(d)に示した
製造工程順の工程断面図を参照しながら説明する。第1
図(6)に示す如く、まずP型シリコン基板1の主面に
二酸化珪素からなる素子分離領域2、ゲート絶縁膜3.
多結晶シリコン電極4.ヒ素のイオン注入法により形成
されたN型のソース・ドレイン拡散領域6 a 、6
b *層間絶縁膜5を形威し、コンタクトホール7をソ
ース・ドレイン拡散領域6a、6bの上に開孔する。次
に、第1図(b)に示す如く、不純物を含まない多結晶
シリコン膜111、リンを含む多結晶シリコン膜112
、不純物を含まない多結晶シリコン!11113を連続
して堆積し、この上にタングステンシリサイド膜8を堆
積する。この3層の多結晶シリコン膜111゜112.
113は連続して同一成長装置で成長しても、また、分
離された装置で連続して堆積しても形成可能である。本
実施例では、それぞれ500Aの膜厚であり、112は
反応ガス組成でPH3/SiH4+PH3が0.1%で
ある。堆積直後は、従来のドープド多結晶シリコン膜と
同じく、シート抵抗の測定は困難であるが、800℃の
アニールにより約200Ω/口となり、従来のリン蒸着
などと差は認められない。次に、第1図(C)に示す如
く、ポリサイド膜(111,112,113゜8からな
る多層膜)を周知の写真食刻法により、ポリサイド電極
パターンを形成する。この多層膜からなるポリサイド膜
は、800℃のアニール処理を実施したのち、次に、第
1図(d)に示す如く、装置の表面保護膜9を形成し、
半導体集積回路が完成する。
なお、多結晶シリコン膜112に、ヒ素または、ボロン
を含んだドープド多結晶シリコンを用いる場合も、同じ
様に適用できる。本実施例では、連続して多結晶シリコ
ン膜を堆積する間に、不純物が拡散し、活性化のアニー
ルのみで多結晶シリコン膜電極、又は、ポリサイド電極
に必要な不純物の導入が行われている。
を含んだドープド多結晶シリコンを用いる場合も、同じ
様に適用できる。本実施例では、連続して多結晶シリコ
ン膜を堆積する間に、不純物が拡散し、活性化のアニー
ルのみで多結晶シリコン膜電極、又は、ポリサイド電極
に必要な不純物の導入が行われている。
次に、前記実施例に示した半導体集積回路の形成に用い
た多結晶シリコン膜の製造を可能とする減圧気相成長装
置を、第2図(6)に示した反応室の一部断面図を参照
して説明する。石英ガラスからなる反応チャンバー21
が。ヒーター22で加熱され、温度コントローラーによ
り温度制御されている。反応チャンバー21は、シール
ドされ、排気ポンプに接続され、ガス排気口25からガ
スが排気され、数mmTorrまで減圧される。この反
応チャンバー21内には、石英ガラスからなるウェハー
搭載用のボート23が中心部に設置され、これが回転テ
ーブル26上に乗せられ、ウェハー24が水平に保持さ
れる。
た多結晶シリコン膜の製造を可能とする減圧気相成長装
置を、第2図(6)に示した反応室の一部断面図を参照
して説明する。石英ガラスからなる反応チャンバー21
が。ヒーター22で加熱され、温度コントローラーによ
り温度制御されている。反応チャンバー21は、シール
ドされ、排気ポンプに接続され、ガス排気口25からガ
スが排気され、数mmTorrまで減圧される。この反
応チャンバー21内には、石英ガラスからなるウェハー
搭載用のボート23が中心部に設置され、これが回転テ
ーブル26上に乗せられ、ウェハー24が水平に保持さ
れる。
シランガスが反応ガス供給口271から、シランとホス
フィンとの混合ガスが反応ガス供給口272から供給さ
れる構造を有している。
フィンとの混合ガスが反応ガス供給口272から供給さ
れる構造を有している。
この装置を用いて、リンを含む多結晶シリコン膜の堆積
例を示す。反応チャンバー21は、約610℃に制御さ
れる。まず、ウェハー搭載用のボート23にシリコンウ
ェハー24を搭載し、これを回転テーブル26の上に乗
せ、反応チャンバー21の下部より投入し、図のように
配置する。
例を示す。反応チャンバー21は、約610℃に制御さ
れる。まず、ウェハー搭載用のボート23にシリコンウ
ェハー24を搭載し、これを回転テーブル26の上に乗
せ、反応チャンバー21の下部より投入し、図のように
配置する。
チャンバー21内は窒素ガスによりパージし、空気を除
去し、続いて、ガス排気口25より排気し、チャンバー
21内を数mmTorr以下にする。続いて、反応ガネ
シランを反応ガス供給口271から、例えば、450s
ecm導入すると、反応チャンバー21の内圧が約30
0mmTo r rとなり、多結晶シリコン膜が500
A威長する(成長速度110A/分〉。次に、反応ガス
供給口271からのガスの供給を止め、第2の反応ガス
供給口272から、ホスフィンとシランの混合ガスを供
給する。このホスフィン/シランの割合は、多結晶シリ
コン膜中のリン濃度によって、所定の割合に設定する。
去し、続いて、ガス排気口25より排気し、チャンバー
21内を数mmTorr以下にする。続いて、反応ガネ
シランを反応ガス供給口271から、例えば、450s
ecm導入すると、反応チャンバー21の内圧が約30
0mmTo r rとなり、多結晶シリコン膜が500
A威長する(成長速度110A/分〉。次に、反応ガス
供給口271からのガスの供給を止め、第2の反応ガス
供給口272から、ホスフィンとシランの混合ガスを供
給する。このホスフィン/シランの割合は、多結晶シリ
コン膜中のリン濃度によって、所定の割合に設定する。
例えば、シラン450secm。
ホスフィン0.4secm(全て、100%濃度に換算
したガス流量である〉で、流量比0.1%とし、キャリ
アーガスでガス圧をIII Iする。本条件での成長速
度は、30A/分であり、リンを含まない多結晶シリコ
ン膜の約4分の1である。次に、再び反応ガス供給口2
71に切り換え、シランガスを供給する。このガス供給
シーケンス例を第2図(b)に示す。反応ガス供給口2
71と272の開閉を交互に行い、反応ガス供給口27
2を開いている時間を反応ガス供給口271が開いてい
る時間より短かくする。このように、多層膜厚構造とし
、3000Aの膜厚のリンドープド多結晶シリコン膜を
成長させるのに、各層を500Aとし、6ステツプで成
長させる事により、従来方式では100分の成長時間を
要するのに、約60分まで短縮できた。膜の構成、例え
ば、各ステップでの膜厚比を最適化することにより、更
に短縮化は可能である。多結晶シリコン膜中の不純物の
分布は、低温でのアニール処理により、従来の1層から
なるドープド多結晶シリコン膜と同等である。さらに、
ウェハーの搭載する間隔を狭くする事も可能になり、チ
ャージ枚数の増加も同時に対応できた。以上のように、
ドープド多結晶シリコン膜の成長での課題であった不純
物分布の均一11の低下、処理枚数の低下など実用化の
問題を解決する事が可能となった。
したガス流量である〉で、流量比0.1%とし、キャリ
アーガスでガス圧をIII Iする。本条件での成長速
度は、30A/分であり、リンを含まない多結晶シリコ
ン膜の約4分の1である。次に、再び反応ガス供給口2
71に切り換え、シランガスを供給する。このガス供給
シーケンス例を第2図(b)に示す。反応ガス供給口2
71と272の開閉を交互に行い、反応ガス供給口27
2を開いている時間を反応ガス供給口271が開いてい
る時間より短かくする。このように、多層膜厚構造とし
、3000Aの膜厚のリンドープド多結晶シリコン膜を
成長させるのに、各層を500Aとし、6ステツプで成
長させる事により、従来方式では100分の成長時間を
要するのに、約60分まで短縮できた。膜の構成、例え
ば、各ステップでの膜厚比を最適化することにより、更
に短縮化は可能である。多結晶シリコン膜中の不純物の
分布は、低温でのアニール処理により、従来の1層から
なるドープド多結晶シリコン膜と同等である。さらに、
ウェハーの搭載する間隔を狭くする事も可能になり、チ
ャージ枚数の増加も同時に対応できた。以上のように、
ドープド多結晶シリコン膜の成長での課題であった不純
物分布の均一11の低下、処理枚数の低下など実用化の
問題を解決する事が可能となった。
なお、アルシンによるとヒ素ドープド多結晶シリコン膜
の成長、ジボランによるポロンドープド多結晶シリコン
膜でも、同様な堆積方法が可能である。
の成長、ジボランによるポロンドープド多結晶シリコン
膜でも、同様な堆積方法が可能である。
発明の効果
本発明の多結晶シリコン膜の形成方法およびその製造装
置によれば、高密度半導体集積回路の微細な多結晶シリ
コン電極や、ポリサイド電極の形成の適用を可能とし、
熱処理温度の低下、処理能力の向上を可能にし、量産効
果を向上させることができる。
置によれば、高密度半導体集積回路の微細な多結晶シリ
コン電極や、ポリサイド電極の形成の適用を可能とし、
熱処理温度の低下、処理能力の向上を可能にし、量産効
果を向上させることができる。
第1図は本発明の多結晶シリコン膜の形成方法を適用し
た半導体集積回路の一実施例を示す製造工程順の断面図
、第2図は本発明の多結晶シリコン膜の製造装置の実施
例を示す減圧気相成長装置の反応室の一部断面図、およ
び反応ガスフロー概念図、第3図は従来の半導体集積回
路の製造工程順の断面図である。 l・・・・・・P型シリコン基板、3・・・・・・ゲー
ト絶縁膜、4・・・・・・多結晶シリコンゲート電極、
6a、6b・・・・・・ソース・ドレイン拡散領域、5
・・・・・・層間絶縁膜、7・・・・・・コンタクトホ
ール、111,113・・・・・・多結晶シリコン膜、
112・・・・・・ドープド多結晶シリコン膜、8・・
・・・・タングステンシリサイド膜、9・・・・・・表
面保護膜、21・・・・・・石英チャンバー、23・・
・・・・ウェハー搭載用石英ポート、24・・・・・・
ウェハ、271゜ 272・・・・・・反応ガス供給口。
た半導体集積回路の一実施例を示す製造工程順の断面図
、第2図は本発明の多結晶シリコン膜の製造装置の実施
例を示す減圧気相成長装置の反応室の一部断面図、およ
び反応ガスフロー概念図、第3図は従来の半導体集積回
路の製造工程順の断面図である。 l・・・・・・P型シリコン基板、3・・・・・・ゲー
ト絶縁膜、4・・・・・・多結晶シリコンゲート電極、
6a、6b・・・・・・ソース・ドレイン拡散領域、5
・・・・・・層間絶縁膜、7・・・・・・コンタクトホ
ール、111,113・・・・・・多結晶シリコン膜、
112・・・・・・ドープド多結晶シリコン膜、8・・
・・・・タングステンシリサイド膜、9・・・・・・表
面保護膜、21・・・・・・石英チャンバー、23・・
・・・・ウェハー搭載用石英ポート、24・・・・・・
ウェハ、271゜ 272・・・・・・反応ガス供給口。
Claims (4)
- (1)不純物ガスを含まずにシランを反応ガスとして多
結晶シリコン膜を形成する気相成長工程と、不純物ガス
とシランを混合した雰囲気で不純物を含む多結晶シリコ
ン膜を形成する気相成長工程とを繰り返すことにより、
多結晶シリコン膜を堆積する事を特徴とする多結晶シリ
コン膜の形成方法。 - (2)不純物ガスが、ホスフィン(PH_3)、アルシ
ン(AsH_3)またはジボラン(B_2H_6)のう
ちいずれか1種以上の不純物ガスを含む事を特徴とする
特許請求の範囲第1項に記載の多結晶シリコン膜の形成
方法。 - (3)ホスフィン(PH_3)、アルシン(AsH_3
)またはジボラン(B_2H_6)のうちいずれか1種
以上の不純物ガスとシランガスを混合した反応ガスとシ
ランガスを交互に反応室内に流入させ、複数層の多結晶
シリコン膜を連続して同一反応室内で堆積する事を特徴
とする特許請求の範囲第1項に記載の多結晶シリコン膜
の形成方法。 - (4)反応室と、同反応室内に配置されたウェハー搭載
用石英ボートと、シランガスを前記反応室に供給する第
1の反応ガス供給口と、ホスフィン(PH_3)、アル
シン(AsH_3)またはジボラン(B_2H_6)の
うちいずれか1種以上の不純物ガスをシランガスに混合
した反応ガスを前記反応室に供給する第2の反応ガス供
給口とを備えるとともに、前記シランガスと前記混合し
た反応ガスを交互に前記反応室内に流入させる事を特徴
とする多結晶シリコン膜の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28327689A JPH03142926A (ja) | 1989-10-30 | 1989-10-30 | 多結晶シリコン膜の形成方法およびその製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28327689A JPH03142926A (ja) | 1989-10-30 | 1989-10-30 | 多結晶シリコン膜の形成方法およびその製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03142926A true JPH03142926A (ja) | 1991-06-18 |
Family
ID=17663361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28327689A Pending JPH03142926A (ja) | 1989-10-30 | 1989-10-30 | 多結晶シリコン膜の形成方法およびその製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03142926A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03205232A (ja) * | 1989-12-29 | 1991-09-06 | Canon Inc | 搬送装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59138332A (ja) * | 1983-01-28 | 1984-08-08 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
-
1989
- 1989-10-30 JP JP28327689A patent/JPH03142926A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59138332A (ja) * | 1983-01-28 | 1984-08-08 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03205232A (ja) * | 1989-12-29 | 1991-09-06 | Canon Inc | 搬送装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100287985B1 (ko) | 레이저장치의출력제어장치 | |
JP5252417B2 (ja) | 深トレンチのドープシリコン充填のプロセスシーケンス | |
KR100289859B1 (ko) | 반도체장치의제조방법 | |
JP3181357B2 (ja) | 半導体薄膜の形成方法および半導体装置の製造方法 | |
US5366922A (en) | Method for producing CMOS transistor | |
GB2368726A (en) | Selective epitaxial growth method in semiconductor device | |
JP3356531B2 (ja) | ボロン含有ポリシリコン膜の形成方法 | |
JPH0391239A (ja) | 半導体装置の製造方法 | |
JPH08330423A (ja) | 半導体装置の製造方法 | |
US5250463A (en) | Method of making doped semiconductor film having uniform impurity concentration on semiconductor substrate | |
US5783257A (en) | Method for forming doped polysilicon films | |
JP2001110750A5 (ja) | ||
JP4955848B2 (ja) | 電子素子用基板製造方法 | |
JPH03142926A (ja) | 多結晶シリコン膜の形成方法およびその製造装置 | |
US3574007A (en) | Method of manufacturing improved mis transistor arrays | |
US6821871B2 (en) | Method for manufacturing semiconductor device, substrate treatment method, and semiconductor manufacturing apparatus | |
EP4174209A1 (en) | Method of forming a doped polysilicon layer | |
KR960016220B1 (ko) | 반도체 장치의 제조 방법 | |
KR100472855B1 (ko) | 반도체소자의다결정실리콘박막제조방법 | |
JPH0653491A (ja) | 半導体装置の製造方法 | |
JP2934665B2 (ja) | 半導体装置の製造方法 | |
JP2829102B2 (ja) | 半導体装置の製造方法 | |
JP3064363B2 (ja) | Si薄膜の形成方法 | |
JPH03173421A (ja) | 不純物ドーピング方法 | |
JP2867046B2 (ja) | 相補型絶縁ゲート電界効果トランジスタの製法 |