JP3181357B2 - 半導体薄膜の形成方法および半導体装置の製造方法 - Google Patents

半導体薄膜の形成方法および半導体装置の製造方法

Info

Publication number
JP3181357B2
JP3181357B2 JP06888092A JP6888092A JP3181357B2 JP 3181357 B2 JP3181357 B2 JP 3181357B2 JP 06888092 A JP06888092 A JP 06888092A JP 6888092 A JP6888092 A JP 6888092A JP 3181357 B2 JP3181357 B2 JP 3181357B2
Authority
JP
Japan
Prior art keywords
film
forming
silicon film
amorphous silicon
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06888092A
Other languages
English (en)
Other versions
JPH05109637A (ja
Inventor
順一 塩澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP06888092A priority Critical patent/JP3181357B2/ja
Priority to KR1019920014836A priority patent/KR960012299B1/ko
Priority to US07/931,787 priority patent/US5389570A/en
Priority to GB9217640A priority patent/GB2259311B/en
Publication of JPH05109637A publication Critical patent/JPH05109637A/ja
Application granted granted Critical
Publication of JP3181357B2 publication Critical patent/JP3181357B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体薄膜の形成方法
および半導体装置の製造方法に係り、特に、段差被覆性
の高いボロン添加アモルファスシリコン膜およびボロン
添加多結晶シリコン膜の形成に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化に伴い、回
路の微細化は進む一方であり、配線においても微細化お
よび多層化が急速に進められている。
【０００３】このよな状況の中で、配線の多層化に際し
て、ウェハ表面の段差は増大する一方であり、段差を有
する表面に段差被覆性よく膜厚の均一な薄膜形成を行う
必要が高まってきている。その代表的な例としては１．
コンタクトの埋め込み材料として用いる場合、２．金属
配線側壁材料として用いる場合とがある。
【０００４】これらのうちコンタクトの埋め込み材料と
しては、例えば、ボロン添加の多結晶シリコン膜が、広
く用いられている。
【０００５】従来、このボロン添加の多結晶シリコン
は、ＬＳＩの電極としても広く用いられており、シラン
とジボランをソースガスとし、５００から６５０℃の任
意の温度で、これらを熱分解することによって形成され
ている。
【０００６】このシランとジボランガスの熱分解により
形成した膜は、ステップカバレージが良好であるため、
アスペクト比が１以上のコンタクトホールを“す”の形
成もなく良好に埋め込むことが可能で、かつ成膜後に低
抵抗膜を得ることができることから、特に埋め込み材料
として有効なものである。
【０００７】このボロン添加の多結晶シリコン膜を用い
たコンタクトの埋め込みは以下のようにして行われてき
た。
【０００８】まず、図１７(a) に示すように、シリコン
基板表面に素子分離絶縁膜２を形成して分割された素子
領域内にゲート絶縁膜３を介してゲート電極５を形成す
るとともに、ソースドレイン領域としての拡散層６を形
成し、層間絶縁膜７としての酸化シリコン膜を形成した
後、コンタクトホールＨを形成する。
【０００９】次に、図１７(b) に示すように、スパッタ
法またはＣＶＤ法により、基板表面全体に膜厚５０nmの
チタン膜８を形成し、窒素雰囲気中で８００℃３０秒の
ランプアニ−ルを行い、拡散層６との界面に膜厚７０nm
のＴｉＳｉ2 層８Ｓを形成すると共に、表面に膜厚２０
nmのＴｉＮ層９を形成する。
【００１０】この後、図１７(c) に示すごとく、コンタ
クトホール内を埋め込むようにボロン添加の多結晶シリ
コン膜４ａをＬＰＣＶＤ法により形成する。成膜条件は
シランとジボランをソースガスとし、５００から６００
℃の温度、０．１Torrの圧力で形成している。この方法
によれば、比抵抗は３〜５Ω・ｃｍと低く、かつ“す”
の発生もなく良好なボロン添加の多結晶シリコン膜４ａ
を形成することができる。 さらに、図１７(d) に示す
ごとく、ＲＩＥ法によってボロン添加の多結晶シリコン
膜をエッチバックし、同時にコンタクトホール外のＴｉ
膜８とＴｉＮ膜層８も除去する。
【００１１】そしてさらに、上層のＡｌとのバリア層と
して、同様にスパッタ法またはＣＶＤ法により、基板表
面全体に膜厚５０nmのチタン膜８ａを形成し、窒素雰囲
気中で８００℃３０秒のランプアニ−ルを行い、ボロン
添加の多結晶シリコン膜５との界面に膜厚７０nmのＴｉ
Ｓｉ2 層８ＳＳを形成すると共に、表面に膜厚２０nmの
ＴｉＮ層９ａを形成し、この後スパッタ法によりＡｌ膜
１０を形成する。このようにしてＦＥＴのソース・ドレ
イン電極が得られる。
【００１２】この工程において、ボロン添加の多結晶シ
リコン膜４ａの形成は図２に示すように縦型炉を用いて
行われる。
【００１３】この装置は、円筒状の反応管外管１１内に
所定の間隔を隔てて円筒状の反応管内管１２を配設し、
この内側に保温筒１３を介して石英ボート１４を設置
し、この反応管外管１１の下部に配設されたマニホール
ド１５のガス供給口１６から反応管内管１２内にソース
ガスとしてのシランおよびジボランを供給し、石英ボー
ト１４に載置された多数枚のウエハ１８表面にボロン添
加の多結晶シリコン膜５を形成するものである。ここで
１７はキャップである。また、ガスは反応管内管１２の
下方から上方に向かい、反応管外管１１に出て反応管外
管１１と反応管内管１２との間を下降し、反応管外管１
１の下部に設けられた排気口から排出される。
【００１４】即ち、ここでのガス流はウェハ１８表面と
垂直になる。
【００１５】しかしながら、このように多数枚のウェハ
をバッチ処理する場合、以下に示すような問題があっ
た。
【００１６】１）ボロン濃度が各ウェハ位置に依存し、
ガス上流側ではボロン濃度が高く、下流側ではボロン濃
度が低くなり、比抵抗にばらつきが生じる。
【００１７】２）膜厚が各ウェハ位置に依存し、ガス上
流側ほど厚く、下流側では薄くなり、膜厚のばらつきが
ある。
【００１８】３）ウェハ内で周辺部の膜厚が厚く、中心
部で薄くなり、ウェハ内での膜厚の均一性が悪いという
問題がある。
【００１９】このような問題のため、従来は１度に処理
できる枚数に限界があり、１バッチあたり１ロットから
２ロットのみで成膜を行っており、４ロット以上のバッ
チ処理を行うのは均一性の点で不可能に近い状態であっ
た。
【００２０】また段差を有する表面に被覆性にすぐれた
シリコン膜を形成する強い要求のあるもう１つの例とし
て、多層配線工程における金属側壁材としてシリコンを
用いる例がある。
【００２１】これは、配線間にコンタクトをとる場合、
コンタクトホール形成のためのマスクパターンの位置ず
れにより、良好なコンタクトをとることができないとい
う問題を解決するためになされたもので、第１層の配線
パターンの側壁にシリコン膜を形成しておくものであ
る。すなわち従来は図１８(a) 乃至(d) に示すように、
シリコン基板１１表面を覆うシリコン酸化膜１２上に形
成されたアルミニウムや銅などの第１の配線層１３にコ
ンタクトするように層間絶縁膜としてのシリコン酸化膜
１５にコンタクトホールを形成する場合を考える。この
際、位置ずれが生じると（図１８(c) 参照）、下地のシ
リコン酸化膜１２までエッチングされてシリコン基板表
面まで到達してしまったり、第１の配線層１３の一部し
か露呈せず、コンタクトホール内にタングステンなどの
選択成長により接続用の導体層１８を形成しようとする
と、図１８(d) に示すように成長しない部分ができ十分
なコンタクトをとることができないという問題があっ
た。このためマスクの位置ずれを考慮にいれて第１の配
線層パターンを最小寸法の倍以上となるように大きく形
成しなければならず、これが素子の微細化を阻む問題と
なっていた。
【００２２】そこで図１９(a) 乃至(g) に示すように、
第１の配線層１３のパターンの側壁にシリコン膜を形成
し、これをストッパーとして所望のコンタクトホールを
形成する方法が提案されている。
【００２３】この方法では、まず図１９(a) に示すよう
に、シリコン基板１１上に設けたシリコン酸化膜１２上
にアルミニウムまたは銅等の第１の配線層１３を形成
し、これをフォトリソグラフィ法を用いてパターニング
する。
【００２４】次いで図１９(b) に示すようにアモルファ
スシリコン膜１４を形成する。
【００２５】そして図１９(c) に示すようにＲＩＥ法に
よりアモルファスシリコン膜１４をエッチバックして第
１の配線層１３の側壁に残留せしめる。
【００２６】この後図１９(d) に示すようにこの上層に
ＴＥＯＳとオゾンを用いたＣＶＤ法により平坦な形状に
なるように層間絶縁膜としてのシリコン酸化膜１５を形
成する。
【００２７】そして図１９(e) に示すように，フォトレ
ジストをマスクとしてＲＩＥ法によりシリコン酸化膜を
エッチングし、コンタクトホールを形成する。
【００２８】さらに図１９(f) に示すように，ＷＦ6 と
ＳｉＨ4 とをガスソースとして用いたＣＶＤ法により、
コンタクトホール内に露呈する第１の配線層および側壁
シリコン膜１４上に選択的にタングステン膜１８を成長
せしめる。
【００２９】そして図１９(g) に示すようにスパッタリ
ング法等を用いてアルミニウムなどの第２の配線層１６
を形成する。
【００３０】従来非晶質シリコン膜の形成に際しては、
従来のシランガスあるいはジシランガスの熱分解による
方法では成膜温度が５００℃以上必要であり、アルミニ
ウムなどの低融点の金属配線上に形成することはできな
いため、プラズマＣＶＤ法を用い３００℃以下の温度で
行ってきた。しかしながら、プラズマＣＶＤ法で形成し
たシリコン膜は段差被覆性が悪く、エッチバックした後
に図１９(c) に示した非晶質シリコン膜１４のように理
想的な形状にはならず、側壁に十分に残すことはできな
いという問題があった。このため、配線間で良好なコン
タクトをとることは困難であった。
【００３１】
【発明が解決しようとする課題】このように従来の方法
では、１度に処理できる枚数に限界があり、膜厚および
ボロン濃度等の特性の均一なボロン添加の多結晶シリコ
ン膜を同時に大量に形成することはできなかった。
【００３２】また、ウェハの大口径化に伴い、ウェハ内
での膜厚の均一性を得ることができないという問題があ
った。
【００３３】さらにまた、従来の方法で低温形成したシ
リコン膜は段差被覆性が十分でないという問題があっ
た。
【００３４】本発明は、前記実情に鑑みてなされたもの
で、一度に多量のウェハに対して膜厚およびボロン濃度
等の特性の均一なボロン含有多結晶シリコン膜を形成す
る方法を提供することを目的とする。
【００３５】また本発明は、低温下で段差被覆性の良好
なシリコン膜を形成することを目的とする。
【００３６】
【課題を解決するための手段】そこで本発明の第１で
は、基板表面に、１５０℃から４５０℃の低温下で、高
次シランとジボランの熱分解により化学的気相成長法で
ボロンを含む非晶質シリコン膜を堆積するようにしてい
る。
【００３７】また本発明の第２では、複数の被処理基板
を所定の間隔を隔てて一列に設置し、１５０℃から４５
０℃の低温下で、高次シランとジボランを熱分解するこ
とにより、化学的気相成長法でボロンを含む非晶質シリ
コン膜を堆積するようにしている。
【００３８】望ましくは前記非晶質シリコン膜の堆積
は、酸素および窒素のうち少なくとも１つを含むガスを
添加しながら高次シランとジボランを熱分解することに
より、化学的気相成長法により、酸素および窒素のうち
少なくとも１つとボロンとを含む非晶質シリコン膜を堆
積することによって行う。
【００３９】本発明の第３では、基板表面に形成された
導体パターンの上層に、１５０℃から４５０℃の低温下
で、高次シランとジボランの熱分解により化学的気相成
長法でボロンを含む非晶質シリコン膜を堆積し、前記非
晶質シリコン膜を異方性エッチングすることにより前記
導体パターンの側壁に該シリコン膜を残留せしめ、さら
にこの上層に層間絶縁膜を形成して、該層間絶縁膜にコ
ンタクトホールを形成し前記導体パターンの少なくとも
一部を露呈せしめるようにしている。
【００４０】望ましくは、非晶質シリコン膜は、酸素ま
たは窒素の内少なくとも１つを含むガスを添加しなが
ら、高次シランとジボランを熱分解することにより、化
学的気相成長法により酸素および窒素の内少なくとも１
つとボロンとを含む非晶質シリコン膜を堆積する。
【００４１】本発明の第４では、１５０℃から４５０℃
の低温下で、高次シランとジボランの熱分解により化学
的気相成長法でボロンを含む非晶質シリコン膜を堆積
し、前記非晶質シリコン膜に前記堆積工程より高温の熱
処理を施し多結晶化し、ボロン含有多結晶シリコン膜を
形成する熱処理工程とを含むようにしている、本発明の
第５では、複数の被処理基板を所定の間隔を隔てて一列
に設置し、１５０℃から４５０℃の低温下で、ジボラン
の熱分解が律速となるような条件で、高次シランとジボ
ランを熱分解することにより、化学的気相成長法でボロ
ンを含む非晶質シリコン膜を堆積し、前記非晶質シリコ
ン膜に前記堆積工程より高温の熱処理を施し多結晶化
し、不純物含有多結晶シリコン膜を形成するようにして
いる。
【００４２】本発明の第６では、基板表面を覆う絶縁膜
に形成されたコンタクトホール内に、１５０℃から４５
０℃の低温下で、高次シランとジボランの熱分解により
化学的気相成長法でボロンを含む非晶質シリコン膜を堆
積し、前記非晶質シリコン膜に前記堆積工程より高温の
熱処理を施し多結晶化し、ボロン含有多結晶シリコン膜
をコンタクトホールを埋め込むように形成する。
【００４３】本発明の第７ではトレンチキャパシタのプ
レート電極形成工程が、１５０℃から４５０℃の低温下
で、高次シランとジボランの熱分解により化学的気相成
長法でボロンを含む非晶質シリコン膜を堆積し、この非
晶質シリコン膜に前記堆積工程より高温の熱処理を施し
多結晶化し、ボロン含有多結晶シリコン膜を形成するこ
とによって行うようにしている。
【００４４】望ましくは非晶質シリコン膜の堆積は、
０．０１Torr以上０．２Torr以下の低圧下で行う。
【００４５】また望ましくは、非晶質シリコン膜の堆積
工程は、酸素および窒素のうち少なくとも１つを含むガ
スを添加しながら高次シランとジボランを熱分解するこ
とにより、化学的気相成長法で、酸素および窒素のうち
少なくとも１つとボロンとを含む非晶質シリコン膜を堆
積する。
【００４６】さらに望ましくは、高次シランはジシラン
である。
【００４７】なお、本発明ではジボランの熱分解が律速
となるような低温低圧条件下で高次シランとジボランを
熱分解することにより、化学的気相成長法で非晶質シリ
コン、膜を堆積するとよい。
【００４８】また前記堆積工程より高温の熱処理は、５
００〜７００℃の熱処理であることが好ましい。
【００４９】
【作用】本発明者らは種々の実験の結果次のような事実
を発見し、本発明はこれに着目して成されたものであ
る。
【００５０】すなわち、ジシランは４００℃以下では熱
分解せず、低温下での成膜は困難であったが、一方ジボ
ランの熱分解温度はジシランより低く、また、ジボラン
が吸着すると共に解離することによって、ジシランの分
解が基板表面で促進され、成膜速度が上がることがわか
った。従ってジシランとジボランの組み合わせにより、
従来考えられなかった極めて低温下での成膜が可能とな
る。そして低温下での成膜が可能となったことにより極
めて均一なボロン濃度の非晶質シリコン膜を得ることが
できる。このような低温下で成膜されたシリコン膜は非
晶質構造であるが、成膜後熱処理を行うことにより、容
易に多結晶化され、比抵抗が小さく均一なボロン添加多
結晶シリコン膜を得ることができる。なおこのような堆
積工程では、基板表面における反応で成膜が進行するた
め、リンやヒ素等を添加したシリコン膜に比べ、段差被
覆性の良好な薄膜を得ることができる。しかもボロン添
加多結晶シリコン膜は、リンやヒ素等を添加したシリコ
ン膜に比べ、比抵抗が大幅に小さい。この段差被覆性が
良好であることと比抵抗が小さいという２つの特徴によ
り、本発明はコンタクトの埋め込みおよび配線の側壁膜
に極めて良好なものとなっている。
【００５１】上記発明の第１によれば、１５０℃から４
５０℃の低温下、望ましくは、２５０℃から４５０℃
で、ボロンを含む非晶質シリコン膜を堆積するようにす
ればより均一な非晶質シリコン膜を堆積することがで
き、そして後続の熱処理工程で多結晶化し、均一で比抵
抗の小さいボロン含有シリコン膜を得ることができる。
なおここで温度の下限を１５０℃としたのは、１５０℃
以下では成膜速度が０．５nm/min以下となるため実用的
でないためである。
【００５２】すなわち、ジボランの熱分解が律速となる
ような条件で、熱分解により不純物を含む非晶質シリコ
ン膜を堆積しているため、位置に依存することなく均一
な不純物含有シリコン膜を形成することができる。
【００５３】望ましくは、０．０１Torr以上０．２Torr
以下の低圧下で堆積するようにすればより均一な薄膜形
成が可能である。
【００５４】また、高次シランとジボランをソースガス
としジボランの熱分解が律速となるような条件で、熱分
解により不純物を含む非晶質シリコン膜を堆積している
ため、位置に依存することなく均一なボロン濃度の非晶
質シリコン膜を形成することができる。
【００５５】本発明の第２では、多数の被処理基板を所
定の間隔を隔てて一列に設置し、多数の被処理基板に対
し、一度に不純物含有シリコン膜を形成するに際し、高
次シランとジボランをソースガスとし、ジボランの熱分
解で律速されるような条件下で熱分解を行い、ボロン添
加の非晶質シリコン膜を堆積すれば、この工程ではジボ
ランの熱分解反応が律速してボロンが膜中に供給される
ため、反応管内の各位置の試料に対して均一な膜厚でボ
ロン濃度一定のシリコン膜を形成することが可能にな
る。
【００５６】すなわち、ソースガスとして高次シランと
ジボランを用いることにより、１５０から４５０℃の低
温での成膜が可能となる。そして、このように１５０か
ら４５０℃の低温下での反応であるため、ジボランの熱
分解反応が律速してボロンが膜中に供給され、このボロ
ン添加の非晶質シリコン膜は、ボロン濃度、膜厚が反応
管の各位置で均一であり、かつウェハ内でも均一であ
る。
【００５７】本発明の第３では、配線層パターンの側壁
に形成する側壁膜にこの方法で形成した均一なボロン濃
度の非晶質シリコン膜を用いているため良好な形状の側
壁膜の形成が可能となる。
【００５８】さらにこのボロン濃度の非晶質シリコン膜
に酸素または窒素を添加するようにすると、抵抗を高く
することができ誘電率を低くすることが可能となり、配
線間の容量を低減することができる。
【００５９】また本発明の第４によれば、１５０℃から
４５０℃の低温下、望ましくは、２５０℃から４５０℃
で、ボロンを含む非晶質シリコン膜を堆積するようにす
ればより均一な非晶質シリコン膜を堆積することがで
き、そして後続の熱処理工程で多結晶化し、均一で比抵
抗の小さいボロン含有シリコン膜を得ることができる。
なおここで温度の下限を１５０℃としたのは、１５０℃
以下では成膜速度が０．５nm/min以下となるため実用的
でないためである。
【００６０】すなわち、ジボランの熱分解が律速となる
ような条件で、熱分解により不純物を含む非晶質シリコ
ン膜を堆積しているため、位置に依存することなく均一
な不純物含有シリコン膜を形成することができる。な
お、このような条件すなわち低温低圧条件下で得られる
膜は非晶質となっているため、成膜後に熱処理を行い多
結晶化し、均一で比抵抗の小さい不純物含有シリコン膜
を大面積にわたって形成することができる。
【００６１】また、高次シランとジボランをソースガス
としジボランの熱分解が律速となるような条件で、熱分
解により不純物を含む非晶質シリコン膜を堆積している
ため、位置に依存することなく均一なボロン濃度の非晶
質シリコン膜を形成することができる。なお、このよう
な条件すなわち低温低圧条件下で得られる膜は非晶質と
なっているため、成膜後に熱処理を行い多結晶化し、均
一で比抵抗の小さいボロン含有シリコン膜を得ることが
できる。
【００６２】本発明の第５では、多数の被処理基板を所
定の間隔を隔てて一列に設置し、多数の被処理基板に対
し、一度に不純物含有シリコン膜を形成するに際し、高
次シランとジボランをソースガスとし、ジボランの熱分
解で律速されるような条件下で熱分解を行い、ボロン添
加の非晶質シリコン膜を堆積すれば、この工程ではジボ
ランの熱分解反応が律速してボロンが膜中に供給される
ため、反応管内の各位置の試料に対して均一な膜厚でボ
ロン濃度一定のシリコン膜を形成することが可能にな
る。
【００６３】すなわち、ソースガスとして高次シランと
ジボランを用いることにより、１５０から４５０℃の低
温での成膜が可能となる。そして、このように１５０か
ら４５０℃の低温下での反応であるため、ジボランの熱
分解反応が律速してボロンが膜中に供給され、均一なボ
ロン濃度のシリコン膜形成が可能となる。
【００６４】但し、このようにして低温下で形成された
膜は非晶質構造をなす。
【００６５】そこで、このボロン添加の非晶質シリコン
膜を、例えば５００から７００℃で熱処理すれば、結晶
粒径の大きなボロン添加の多結晶シリコン膜を形成する
ことができる。
【００６６】このようにして形成されたボロン添加の非
晶質シリコン膜は、ボロン濃度、膜厚が反応管の各位置
で均一であり、かつウェハ内でも均一であるため、結晶
化後多結晶シリコン膜は、比抵抗のばらつきがなく膜厚
が均一で信頼性の高いものとなる。
【００６７】そこで本発明の第６ではこのボロン添加の
多結晶シリコン膜をコンタクトの埋め込みに用いるよう
にしているため、極めて段差被覆性よく良好に埋め込み
を行うことができる。
【００６８】本発明の第７では、トレンチ型メモリセル
のキャパシタのプレート電極などの形成にこのボロン添
加の多結晶シリコン膜を用いているため、アスペクト比
の大きいトレンチに対しても、均一な電極形成が可能と
なる。
【００６９】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
【００７０】図１(a) 乃至図１(g) は本発明実施例の半
導体装置の製造工程を示す断面図である。
【００７１】まず、従来例と同様にして比抵抗４〜５Ω
cmのｎ型シリコン基板１表面に素子分離絶縁膜２を形成
して分割された素子領域内に、ゲート絶縁膜３を介して
ゲート電極５を形成するとともに、ソースドレイン領域
としての拡散層６を形成し、層間絶縁膜７としての酸化
シリコン膜を形成した後、コンタクトホールＨを形成す
る（図１(a) ）。
【００７２】次に、図１(b) に示すように、スパッタ法
またはＣＶＤ法により、基板表面全体に膜厚５０nmのチ
タン膜８および窒化チタン膜９を形成する。
【００７３】続いて、図１(c) に示すように、ＬＰＣＶ
Ｄ法によりコンタクトホール内を埋め込むようにボロン
添加の非晶質シリコン膜４を形成する。ここでは図２に
示したようなＬＰＣＶＤ装置を用い、石英ボート１４に
１００枚のシリコンウェハを設置し、ソースガスとして
ジシランとジボランを用い、２００から４５０℃の温度
でガス上流側すなわち（反応管の下側）から下流側（反
応管の上側）に向かって次第に高温となるように調整し
０．０１Torrから０．２Torrの圧力で成膜を行う。ここ
では各ウェハはガス流に対して垂直となるように多数枚
配列されている。この方法によれば、“す”の発生もな
く、均一で良好なボロン添加の非晶質シリコン膜を形成
することができる。
【００７４】この後さらに、図１(d) に示すごとく、Ｃ
Ｆ4 やＯ2 などをガスソースとしたプラズマエッチング
法やＲＩＥ法によってボロン添加の非晶質シリコン膜４
をエッチバックし、同時にコンタクトホール外のＴｉ膜
８とＴｉＮ膜９も除去する。そしてさらに、図１(e) に
示すごとく、スパッタ法またはＣＶＤ法により、基板表
面全体に、再び膜厚５０nmのチタン膜８ａおよび窒化チ
タン膜９ａを形成する。
【００７５】この後、図１(f) に示すごとく、５００か
ら７００℃の窒素ガスあるいはアルゴンガス雰囲気中で
３０分間、熱処理を行うことにより、ボロン添加の非晶
質シリコン膜４をボロン添加の多結晶シリコン膜５と化
す。このときの熱処理で、拡散層６とチタン膜８の界面
および、ボロン添加の多結晶シリコン膜５とこの上のチ
タン膜８ａとの界面にはそれぞれチタンシリサイド８
Ｓ、８ＳＳが同時に形成される。
【００７６】そして最後に、図１(g) に示すように、ス
パッタ法によりＡｌ膜１０を形成する。このようにして
ＦＥＴのソース・ドレイン電極が得られる。
【００７７】なお、このようにして形成されたボロン添
加の多結晶シリコン膜４の比抵抗は２×１０-3Ω・cm以
下であり、低抵抗となるため、コンタクト抵抗を低減す
ることができる。
【００７８】さらに、このボロン添加の多結晶シリコン
膜５は段差被覆性が極めて良好であり、信頼性の高いも
のとなっている。
【００７９】また１７５枚のウェハのいずれも均一で信
頼性の高い膜を得ることができた。さらに堆積に際し、
２００から４５０℃の温度でガス上流側すなわち（反応
管の下側）から下流側（反応管の上側）に向かって次第
に高温となるように調整し、不均一さを補償するように
したが、一定となるようにしてもよい。
【００８０】次に、ボロン添加のシリコン膜の成膜温度
と、圧力を変化させ、できる膜を測定した。
【００８１】まず、実施例で用いたのと同様のウェハを
用意し、図２に示したのと同様の装置を用い、かつソー
スガスとしてジシランとジボランを用い、３００から５
００℃の温度で、かつ０．０７５Torrの圧力で成膜を行
い、各位置での成膜速度を測定した。なお１５０℃より
低温では成膜速度が０．５nm/min以下となって遅くて実
用的でないため、１５０℃以上で成膜し測定を行った。
【００８２】その結果を図３に示す。図中横軸をウェハ
位置（左を上流側とする）、縦軸を成膜速度（オングス
トローム／分）とした。ここでは１７５枚のウェハの位
置を、最上のウェハを１とし、最下層のウェハを１７５
として示している。この図からあきらかなように、５０
０℃で成膜した場合はガスの上流側から下流側にいくに
したがって成膜速度が大きく変化しているのに対し、４
００℃で成膜した場合はやや変化しているのに過ぎず、
３００℃で成膜した場合はほとんど変化はない。また２
５０℃および１５０℃で成膜した場合も成膜速度は小さ
くなるがほとんど変化はない。このときＳｉ2 Ｈ6 は５
０sccm，Ｂ2 Ｈ6 は１０sccm（１０％のＨｅ添加）とし
た。
【００８３】また、このときの反応管の中央部にあるウ
ェハの各位置での膜厚を測定した。その結果を図４に示
す。この図から明らかなように５００℃で成膜した場合
は多結晶シリコン膜となっているが、中央部から周縁部
にいくにつれて膜厚が大きくなっており、その差は１０
％程度にもなっている。これに対し、３００℃で成膜し
た場合は非晶質シリコンとなっており、膜厚は均一で中
央部と周縁部でほとんど変化はない。
【００８４】さらに、３００℃から５００℃で成膜した
場合のボロン濃度のウェハ位置依存性を測定した。その
結果を図５に示す。この図からあきらかなように、５０
０℃で成膜した場合はガスの上流側から下流側にいくに
したがってボロン濃度が大きく減少し、下流側では上流
の半分以下となっているのに対し、４００℃で成膜した
場合はやや変化しているのに過ぎず、２５０℃および３
００℃で成膜した場合はほとんど変化はない。これらの
変化量は１０％以下であった。
【００８５】また、３００℃から５００℃で成膜した場
合の比抵抗のウェハ位置依存性を測定した。なお、３０
０℃と４００℃で成膜した場合には、膜は非晶質状態と
なっているため、その後、再結晶化のための熱処理が必
要である。そこで３００℃と４００℃で成膜したものに
ついては、成膜後６００℃の窒素雰囲気中で１時間の熱
処理を行い多結晶シリコンとした後、比抵抗を測定し
た。この結果を図６に示す。
【００８６】この図からあきらかなように、２５０℃と
３００℃と４００℃で成膜した場合には、４７０℃およ
び５００℃で成膜した場合に比べて比抵抗はすべての領
域で１．５ mΩcmと低く、ウェハ間でのばらつきすなわ
ちウェハ位置によるばらつきも１０％以内と小さい。こ
れは図５に示したボロン濃度の均一性が良好であること
に起因する。これに対し４７０℃および５００℃で成膜
した場合の比抵抗の位置依存性はガスの上流側から下流
側にいくにしたがって５倍程度の差があり、均一性が極
めて悪い。さらに比抵抗の値自体についても最も低い位
置でも、２．５mΩcmとかなり高いものとなっている。
この結果から、２５０〜４５０℃の低温で成膜すること
により、比抵抗の均一性が極めて良好となる。
【００８７】次に、成膜時の圧力を変化させた場合の、
圧力と比抵抗の値との関係を測定した。ここでは温度は
３００℃と一定にし、０．０７５Torrから０．４Torrの
圧力でボロン添加非晶質シリコン膜を成膜し、成膜後６
００℃の窒素雰囲気中で１時間の熱処理を行い多結晶シ
リコンとした後比抵抗を測定した。その結果を図７に示
す。
【００８８】図７から明らかなように、０．２５Torrお
よび０．４Torrの圧力でボロン添加非晶質シリコン膜を
成膜した場合は、比抵抗の位置依存性はガスの上流側か
ら下流側にいくに従って５倍程度の差があり、均一性が
極めて悪い。これに対し０．０７５Torrで成膜した場合
は、比抵抗はすべての領域で１．５ mΩcmと低く、ウェ
ハ間でのばらつきすなわちウェハ位置によるばらつき
も、上流側の比抵抗値が下流側の比抵抗値より１０％程
度低くなっているのみである。
【００８９】この結果からガス圧力を０．１Torr以下と
することにより比抵抗の均一性が極めて良好となること
がわかる。
【００９０】なお、前記実施例では１７５枚のウェハを
縦型炉を用いて同時に成膜する場合について説明した
が、ウェハを１枚づつ、ガス流と平行となるように設置
し成膜するようにした枚葉式炉を用いる場合にも適用可
能である。
【００９１】また、前記実施例では、コンタクトの埋め
込みに用いた場合について説明したが、ＭＯＳＦＥＴの
ゲート電極や、キャパシタのプレート電極あるいはスト
レージノード電極等にも適用可能である。
【００９２】次に本発明の第２の実施例として配線層の
側壁膜に使用した例について説明する。すなわちこの例
では、図８(a) 乃至(g) に示すように、第１の配線層１
３のパターンの側壁にシリコン膜を形成し、これをスト
ッパーとして所望のコンタクトホールを形成する。
【００９３】まず、図８(a) に示すように、シリコン基
板１１上に設けたシリコン酸化膜１２上にアルミニウム
または銅等の第１の配線層１３をスパッタリング法また
はＣＶＤ法によって形成し、これをフォトリソグラフィ
法およびＲＩＥ法を用いてパターニングする。
【００９４】次いで図８(b) に示すようにボロンを添加
したアモルファスシリコン膜１４を熱ＣＶＤ法により段
差被覆性よく形成する。ここでは、ソースガスとしてジ
シランとジボランを用い、３００℃の温度、０．０１To
rrから０．２Torrの圧力で成膜を行う。このような低温
下で均一な膜の形成が可能となるのは表面にジボランか
らの分解により形成されたボロンがシランまたはジシラ
ンの吸着サイトを占めるためである。この方法によれ
ば、“す”の発生もなく、均一で良好なボロン添加の非
晶質シリコン膜を形成することができる。
【００９５】この後さらに、図８(c) に示すごとく、Ｃ
Ｆ4 やＯ2 などをガスソースとしたプラズマエッチング
法やＲＩＥ法によってボロン添加の非晶質シリコン膜１
４を異方性エッチングし、第１の配線層１３の側壁に残
留せしめる。
【００９６】この後図８(d) に示すようにこの上層にＴ
ＥＯＳとオゾンを用いたＣＶＤ法により平坦な形状にな
るように層間絶縁膜としてのシリコン酸化膜１５を形成
する。 そして図８(e) に示すように，フォトレジスト
をマスクとしてＲＩＥ法によりシリコン酸化膜をエッチ
ングし、コンタクトホールを形成する。このとき、フォ
トレジストパターンが第１の配線層１３から位置ずれを
起こしている場合でも、この非晶質シリコン膜１４がエ
ッチング時のストッパーとなるため所望のコンタクトホ
ールを形成することができる。
【００９７】さらに図８(f) に示すように，ＷＦ6 とＳ
ｉＨ4 とをガスソースとして用いたＣＶＤ法により、コ
ンタクトホール内に露呈する第１の配線層および側壁シ
リコン膜１４上に選択的にタングステン膜１８を成長せ
しめる。
【００９８】そして図８(g) に示すようにスパッタリン
グ法等を用いてアルミニウムなどの第２の配線層１６を
形成する。
【００９９】このようにして微細で信頼性の高い多層配
線構造を形成することが可能となる。 このボロン添加
非晶質シリコン膜のボロン濃度と成長速度および比抵抗
との関係を測定した。その結果を図９に示す。横軸はボ
ロン濃度である。この図からボロン濃度が５×１０18cm
-3（１００ｐｐｍ）以上で５オングストローム／min.以
上の堆積速度を得ることができる。すなわち３００℃の
低温では、ボロン添加量が少ないと堆積速度は極めて小
さいがボロン濃度を５×１０18cm-3以上に大きくしたと
き堆積速度が大幅に向上し実用上使用可能なものとな
る。また比抵抗はボロン添加量の増大と共に小さくなっ
ている。比抵抗が小さく（１０5 Ω・cm）なると側壁膜
に用いた場合、配線間の容量増大を引き起こす。
【０１００】さらにボロン濃度が３×１０20cm-3のとき
酸素を添加したときの比抵抗と酸素添加量との関係を図
１０に示す。非晶質シリコン膜中の酸素量の増大に伴い
膜の抵抗値は増大する。１００ｐｐｍ以上の酸素を添加
することにより抵抗値を１０4 Ω・cm以上にすることが
できる。また図１１にボロンと酸素を含有する非晶質シ
リコンの誘電率と酸素添加量との関係を測定した結果を
示す。この図から酸素濃度が１％程度になると誘電率が
低下する傾向がみられることがわかる。このように酸素
を添加することにより、金属配線側壁膜としては配線間
の容量の増大がなく良好な膜を得ることができる。
【０１０１】そこで前記第２の実施例の変形例として図
１２に示すように、側壁膜を酸素・ボロン添加非晶質シ
リコン層２４で構成するようにしてもよい。他は前記第
２の実施例と同様に形成する。すなわち非晶質シリコン
膜の成膜に際して用いるソースガスの組成が異なる。こ
こではソースガスとしてジシラン流量１００sccm，ジボ
ラン流量１００sccm，酸素流量０．０１sccm〜１０sccm
の範囲とし、３００℃の温度、０．１Torrの圧力で成膜
を行う。これにより配線間の容量の増大がなく良好な金
属配線側壁膜を得ることができる。
【０１０２】なおこの例ではジシラン、ジボラン、酸素
をガスソースとした例について説明したが、ジシランに
代えてシラン、酸素に代えて亜酸化窒素を用いるように
してもよい。
【０１０３】次に第２の実施例のもう１つの変形例とし
て図１３に示すように、側壁膜を窒素・ボロン添加非晶
質シリコン層２５で構成するようにしてもよい。他は前
記第２の実施例と同様に形成する。すなわち非晶質シリ
コン膜の成膜に際して用いるソースガスの組成が異な
る。ここではソースガスとしてジシラン流量１００scc
m，ジボラン流量２０sccm，アンモニア流量０．０１scc
m〜２０sccmの範囲とし、３００℃の温度、０．１Torr
の圧力で成膜を行う。
【０１０４】このときの非晶質シリコン中の窒素量と膜
の抵抗値との関係を測定した結果を図１４に示す。また
窒素量と膜の誘電率との関係を測定した結果を図１５に
示す。この結果から窒素濃度の増大に伴い膜の抵抗値は
増大し、１０4 Ω・ｃｍ以上にするには１００ｐｐｍ以
上の窒素濃度が必要である。また窒素濃度が１％程度に
なると誘電率が低下する傾向がみられる。
【０１０５】このように窒素の添加により配線間の容量
の増大がなく良好な金属配線側壁膜を得ることができ
る。
【０１０６】なおこの例ではジシラン、ジボラン、アン
モニアをガスソースとした例について説明したが、アン
モニアに代えて三フッ化窒素を用いるようにしてもよ
い。
【０１０７】さらに、酸素および窒素のうち少なくとも
１つを含むガスであればこれを用いることにより膜の抵
抗値を増大させ誘電率を低下させることができる。
【０１０８】次に本発明の第３の実施例として段差被覆
率が良好であることを利用してＤＲＡＭのトレンチキャ
パシタ内の埋め込み電極を形成するのに適用した例につ
いて説明する。
【０１０９】ｐ型シリコン基板３１を用意し通常の方法
で素子分離を行い、異方性エッチングによりトレンチＴ
を形成すると共に表面にＭＯＳＦＥＴを形成した後、こ
のトレンチ内壁にストレージノードとなるｎ型拡散層３
２を形成する。そしてキャパシタ絶縁膜３３としてシリ
コン酸化膜とシリコン窒化膜との２層構造の絶縁膜を形
成する（図１６(a) ）。
【０１１０】この後、図１６(b) に示すようボロンを添
加したアモルファスシリコン膜３４を熱ＣＶＤ法により
トレンチ内を埋め込むように被覆性よく形成する。ここ
では、ソースガスとしてジシランとジボランを用い、３
００℃の温度、０．０１Torrから０．２Torrの圧力で成
膜を行う。このような低温下で均一な膜の形成が可能と
なるのは表面にジボランからの分解により形成されたボ
ロンがシランまたはジシランの吸着サイトを占めるため
である。この方法によれば、“す”の発生もなく、均一
で良好なボロン添加の非晶質シリコン膜を低温下で形成
することができる。
【０１１１】この後図１６(c) に示すごとく、５００か
ら７００℃の窒素ガスあるいはアルゴンガス雰囲気中で
３０分間、熱処理を行うことにより、ボロン添加の非晶
質シリコン膜３４をボロン添加の多結晶シリコン膜３５
と化す。このようにして低温下で均一かつ低抵抗のプレ
ート電極を形成することができる。
【０１１２】このようにボロン添加の非晶質シリコン膜
３４を低温低圧下で形成することができるあめ、段差被
覆性が良好な状態で成膜することができ、アスペクト比
５以上のトレンチの埋め込みも可能である。
【０１１３】従って、ストレージノードとしての拡散層
の形成後、高温の成膜工程を経ることなくプレート電極
を形成することができるため、ｎ型拡散層の伸びを考慮
する必要がなくなり、メモリセルの小形化をはかること
ができる。
【０１１４】なお、ストレージノードとしてのｎ型拡散
層の形成のための拡散源としてこのボロン添加非晶質シ
リコン層を用いるようにしても良い。
【０１１５】また、前記実施例ではストレージノードと
してトレンチ内壁に形成した拡散層を用いたが、トレン
チ内壁にシリコン酸化膜を介して多結晶シリコン層を形
成するようにしてもよい。このときストレージノード電
極としてもボロン添加非晶質シリコン層を用いるように
し、キャパシタ絶縁膜およびプレート電極としてのボロ
ン添加非晶質シリコン層を形成した後同時に熱処理を行
い、ストレージノード電極およびプレート電極を多結晶
化すると熱処理工程が一度ですむので、工数の低減とな
る。
【０１１６】なお、上述した実施例においては高次シラ
ンとしてジシランを用いたが、トリシランなど他の高次
シランガスを用いても良い。
【０１１７】その他、本発明の要旨を逸脱しない範囲で
種々変形して実施可能である。
【０１１８】
【発明の効果】以上説明してきたように、本発明によれ
ば、低温低圧下で、ボロン添加非晶質シリコン膜を形成
するようにしているため、段差被覆性が良好で均一な膜
を得ることができると共に、多数枚のウェハを一度に処
理する場合に均一でかつ比抵抗の小さい膜を形成するこ
とができ、生産性の向上をはかることが可能となる。
【図面の簡単な説明】
【図１】本発明実施例の半導体薄膜の形成方法を用いた
半導体装置の製造工程図。
【図２】本発明実施例の半導体薄膜の形成に用いられる
ＣＶＤ装置を示す図。
【図３】成膜温度を変化させた時のウェハ位置と成膜速
度との関係を示す図。
【図４】成膜温度を変化させた時のウェハ内での成膜速
度のばらつきを示す図。
【図５】成膜温度を変化させた時のウェハ位置とボロン
濃度との関係を示す図。
【図６】成膜温度を変化させた時のウェハ位置と比抵抗
との関係を示す図。
【図７】成膜圧力を変化させた時のウェハ位置と比抵抗
との関係を示す図。
【図８】本発明の第２の実施例の半導体装置の製造工程
図
【図９】ボロン濃度と成膜速度，比抵抗の関係を測定し
た結果を示す図
【図１０】酸素の添加量と比抵抗との関係を示す図
【図１１】酸素の添加量と誘電率との関係を示す図
【図１２】本発明の第２の実施例の変形例を示す図
【図１３】本発明の第２の実施例の変形例を示す図
【図１４】窒素の添加量と比抵抗との関係を示す図
【図１５】酸素の添加量と誘電率との関係を示す図
【図１６】本発明の第３の実施例のトレンチキャパシタ
の製造工程図
【図１７】従来の半導体薄膜製造工程の一例を示す図。
【図１８】従来の半導体薄膜製造工程の一例を示す図
【図１９】従来の半導体薄膜製造工程の一例を示す図
【符号の説明】
１ シリコン基板 ２ 素子分離絶縁膜 ３ ゲート絶縁膜 ４ ボロン添加非晶質シリコン膜 ５ ゲ−ト電極 Ｈ コンタクトホール、 ６ 拡散層 ７ 層間絶縁膜 ８、８ａ Ｔｉ膜 ８Ｓ、８ＳＳ ＴｉＳｉ 2 ９、９ａ ＴｉＮ膜 １０ Ａｌ膜 １１ シリコン基板 １２ シリコン酸化膜 １３ 第１の配線層 １４ 側壁膜 １５ 層間絶縁膜 １６ 第２の配線層 １８ タングステン膜 ２４ 酸素・ボロン添加非晶質シリコン層 ２５ 窒素・ボロン添加非晶質シリコン層 ３１ シリコン基板 ３２ 拡散層（ストレージノード） ３３ キャパシタ絶縁膜 ３４ ボロン添加非晶質シリコン層 ３５ ボロン添加多結晶シリコン層（プレート電極） Ｔ トレンチ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 H01L 21/3205 H01L 21/336 H01L 21/768 H01L 29/78

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 高次シランとジボランと酸素を基板に供
    給し、該基板表面にボロン及び酸素を含む非晶質シリコ
    ン膜を形成する非晶質シリコン膜形成工程を有すること
    を特徴とする半導体薄膜の形成方法。
  2. 【請求項２】 前記非晶質シリコン膜形成工程は、 １５０℃から４５０℃の低温下で、前記高次シランと前
    記ジボランを熱分解させて行われることを特徴とする請
    求項１記載の半導体薄膜の形成方法。
  3. 【請求項３】 前記非晶質シリコン膜形成工程は、 複数の基板表面に前記非晶質シリコン膜を同時に形成す
    ることを特徴とする請求項１または請求項２記載の半導
    体薄膜の形成方法。
  4. 【請求項４】 前記非晶質シリコン膜を多結晶化させる
    熱処理工程をさらに含むことを特徴とする請求項１乃至
    ３記載の半導体薄膜の形成方法。
  5. 【請求項５】 前記熱分解は、０．０１から０．２ｔｏ
    ｒｒの圧力下で行われることを特徴とする請求項２乃至
    ４記載の半導体薄膜の形成方法。
  6. 【請求項６】 前記高次シランは、ＳｉＸＨ
    ２Ｘ＋２（Ｘ≧２）であることを特徴とする請求項１乃
    至５記載の半導体薄膜の形成方法。
  7. 【請求項７】 前記高次シランは、Ｓｉ２Ｈ６およびＳ
    ｉ３Ｈ８のうち少なくとも１つを含むことを特徴とする
    請求項１乃至６記載の半導体薄膜の形成方法。
  8. 【請求項８】基板表面に側壁を有する第１の導電層を形
    成する第１の導電層工程と、 １５０℃から４５０℃の低温下で高次シランとジボラン
    の熱分解により、ボロンを含む非晶質シリコン膜を前記
    基板および前記第１の導電層の表面に形成する非晶質シ
    リコン膜形成工程と、 前記非晶質シリコン膜を前記側壁に残してエッチングす
    る非晶質シリコン膜エッチング工程と、 前記基板、前記第１の導電層および前記側壁に残った非
    晶質シリコン膜の表面に絶縁膜を形成する絶縁膜形成工
    程と、 前記絶縁陽にコンタクトホールを形成し、前記第１の導
    電層を露呈させる第１の導電層露呈工程と、 前記コンタクトホール内に充填材を充填する充填材充填
    工程と、 前記充填材上に第２の導電層を形成する第２の導電層形
    成工程とを含むことを特徴とする半導体装置の製造方
    法。
  9. 【請求項９】 高次シランを含む第１のガスとジボラン
    を含む第２のガスを反応させるチャンバーを用意する工
    程と、 前記チャンバー内の温度を１５０℃から４５０℃に設定
    する温度設定工程と、 前記チャンバー内に酸素を導入する第３のガス導入工程
    と前記第１のガスと前記第２のガスを反応させ、ボロン
    及び酸素を含む非晶質シリコン膜を形成する非晶質シリ
    コン膜形成工程と、 を含むことを特徴とする半導体薄膜の形成方法。
  10. 【請求項１０】 前記チャンバー内に複数の基板を配役
    する基板配役工程を含み、 前記非晶質シリコン膜形成工程は、 前記複数の基板のうち少なくとも一の基板表面に前記非
    晶質シリコン膜を形成することを特徴とする請求項９記
    載の半導体薄膜の形成方法。
  11. 【請求項１１】 前記非晶質シリコン膜を多結晶化させ
    る熱処理工程をさらに含むことを特徴とする請求項９又
    は１０記載の半導体薄膜の形成方法。
  12. 【請求項１２】 前記チャンバー内の圧力を０．０１か
    ら０．２Ｔｏｒｒに設定する圧力設定工程をさらに含む
    ことを特徴とする請求項９乃至１１記載の半導体薄膜の
    形成方法。
  13. 【請求項１３】 前記第１のガスは、 Ｓｉ２Ｈ６およびＳｉ３Ｈ８のうち少なくとも１つを含
    むことを特徴とする請求項９乃至１２記載の半導体薄膜
    の形成方法。
JP06888092A 1991-08-19 1992-03-26 半導体薄膜の形成方法および半導体装置の製造方法 Expired - Fee Related JP3181357B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP06888092A JP3181357B2 (ja) 1991-08-19 1992-03-26 半導体薄膜の形成方法および半導体装置の製造方法
KR1019920014836A KR960012299B1 (ko) 1991-08-19 1992-08-18 붕소 도핑된 실리콘층의 형성 방법 및 반도체 장치의 제조 방법
US07/931,787 US5389570A (en) 1991-08-19 1992-08-18 Method of forming boron doped silicon layer and semiconductor
GB9217640A GB2259311B (en) 1991-08-19 1992-08-19 Method of forming boron doped silicon layer and semiconductor manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-207045 1991-08-19
JP20704591 1991-08-19
JP06888092A JP3181357B2 (ja) 1991-08-19 1992-03-26 半導体薄膜の形成方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05109637A JPH05109637A (ja) 1993-04-30
JP3181357B2 true JP3181357B2 (ja) 2001-07-03

Family

ID=26410070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06888092A Expired - Fee Related JP3181357B2 (ja) 1991-08-19 1992-03-26 半導体薄膜の形成方法および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5389570A (ja)
JP (1) JP3181357B2 (ja)
KR (1) KR960012299B1 (ja)
GB (1) GB2259311B (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240390A (ja) * 1994-02-28 1995-09-12 Fujitsu Ltd 半導体装置の製造方法
JP2616554B2 (ja) * 1994-04-22 1997-06-04 日本電気株式会社 半導体装置の製造方法
US5674777A (en) * 1994-10-18 1997-10-07 National Science Council Method for forming silicon-boron binary compound layer as boron diffusion source in silicon electronic device
US6703672B1 (en) 1995-09-29 2004-03-09 Intel Corporation Polysilicon/amorphous silicon composite gate electrode
KR100198634B1 (ko) 1996-09-07 1999-06-15 구본준 반도체 소자의 배선구조 및 제조방법
US6211608B1 (en) 1998-06-11 2001-04-03 Micron Technology, Inc. Field emission device with buffer layer and method of making
DE19919469A1 (de) * 1999-04-29 2000-11-02 Bosch Gmbh Robert Verfahren zum Plasmaätzen von Silizium
US6544655B1 (en) 2000-08-08 2003-04-08 Honeywell International Inc. Methods for reducing the curvature in boron-doped silicon micromachined structures
US7026219B2 (en) * 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
KR101027485B1 (ko) * 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
US6498108B2 (en) * 2001-02-12 2002-12-24 Fairchild Semiconductor Corporation Method for removing surface contamination on semiconductor substrates
US7601225B2 (en) * 2002-06-17 2009-10-13 Asm International N.V. System for controlling the sublimation of reactants
JP5005170B2 (ja) * 2002-07-19 2012-08-22 エーエスエム アメリカ インコーポレイテッド 超高品質シリコン含有化合物層の形成方法
US7294582B2 (en) * 2002-07-19 2007-11-13 Asm International, N.V. Low temperature silicon compound deposition
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US7092287B2 (en) * 2002-12-18 2006-08-15 Asm International N.V. Method of fabricating silicon nitride nanodots
US7005160B2 (en) 2003-04-24 2006-02-28 Asm America, Inc. Methods for depositing polycrystalline films with engineered grain structures
US6815077B1 (en) * 2003-05-20 2004-11-09 Matrix Semiconductor, Inc. Low temperature, low-resistivity heavily doped p-type polysilicon deposition
US7629270B2 (en) * 2004-08-27 2009-12-08 Asm America, Inc. Remote plasma activated nitridation
US7253084B2 (en) * 2004-09-03 2007-08-07 Asm America, Inc. Deposition from liquid sources
US7966969B2 (en) * 2004-09-22 2011-06-28 Asm International N.V. Deposition of TiN films in a batch reactor
US7427571B2 (en) * 2004-10-15 2008-09-23 Asm International, N.V. Reactor design for reduced particulate generation
US7674726B2 (en) * 2004-10-15 2010-03-09 Asm International N.V. Parts for deposition reactors
US7109097B2 (en) * 2004-12-14 2006-09-19 Applied Materials, Inc. Process sequence for doped silicon fill of deep trenches
US7629267B2 (en) * 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
US20070054048A1 (en) * 2005-09-07 2007-03-08 Suvi Haukka Extended deposition range by hot spots
WO2007057796A1 (en) * 2005-11-16 2007-05-24 Nxp B.V. Method of manufacturing a semiconductor device and semiconductor device obtained with such a method
WO2007075369A1 (en) * 2005-12-16 2007-07-05 Asm International N.V. Low temperature doped silicon layer formation
US7553516B2 (en) * 2005-12-16 2009-06-30 Asm International N.V. System and method of reducing particle contamination of semiconductor substrates
US7691757B2 (en) 2006-06-22 2010-04-06 Asm International N.V. Deposition of complex nitride films
US7629256B2 (en) * 2007-05-14 2009-12-08 Asm International N.V. In situ silicon and titanium nitride deposition
US7851307B2 (en) 2007-08-17 2010-12-14 Micron Technology, Inc. Method of forming complex oxide nanodots for a charge trap
JP2009260329A (ja) * 2008-03-27 2009-11-05 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置およびその製造方法
US8343583B2 (en) 2008-07-10 2013-01-01 Asm International N.V. Method for vaporizing non-gaseous precursor in a fluidized bed
US8012876B2 (en) * 2008-12-02 2011-09-06 Asm International N.V. Delivery of vapor precursor from solid source
US7833906B2 (en) 2008-12-11 2010-11-16 Asm International N.V. Titanium silicon nitride deposition
JP5337269B2 (ja) * 2010-04-27 2013-11-06 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JPWO2014002353A1 (ja) * 2012-06-27 2016-05-30 パナソニックＩｐマネジメント株式会社 固体撮像素子及びその製造方法
KR101507381B1 (ko) * 2014-02-26 2015-03-30 주식회사 유진테크 폴리실리콘 막의 성막 방법
US10410872B2 (en) 2016-09-13 2019-09-10 Applied Materials, Inc. Borane mediated dehydrogenation process from silane and alkylsilane species for spacer and hardmask application
US10276379B2 (en) 2017-04-07 2019-04-30 Applied Materials, Inc. Treatment approach to improve film roughness by improving nucleation/adhesion of silicon oxide
US10593543B2 (en) 2017-06-05 2020-03-17 Applied Materials, Inc. Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
CN117293018A (zh) 2017-07-24 2023-12-26 应用材料公司 改善在氧化硅上的超薄非晶硅膜的连续性的预处理方法
US11145509B2 (en) 2019-05-24 2021-10-12 Applied Materials, Inc. Method for forming and patterning a layer and/or substrate

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2100759B (en) * 1977-12-22 1983-06-08 Canon Kk Electrophotographic photosensitive member and process for production thereof
US4363828A (en) * 1979-12-12 1982-12-14 International Business Machines Corp. Method for depositing silicon films and related materials by a glow discharge in a disiland or higher order silane gas
JPS5767938A (en) * 1980-10-16 1982-04-24 Canon Inc Production of photoconductive member
DE3208494C2 (de) * 1981-03-09 1993-09-30 Canon Kk Verfahren zur Herstellung eines fotoleitfähigen Elements
JPS5989407A (ja) * 1982-11-15 1984-05-23 Mitsui Toatsu Chem Inc アモルフアスシリコン膜の形成方法
JPS59232909A (ja) * 1983-05-16 1984-12-27 Oki Electric Ind Co Ltd 非晶質シリコン薄膜の製造方法
JPS6043485A (ja) * 1983-08-19 1985-03-08 Mitsui Toatsu Chem Inc アモルフアスシリコン膜の形成方法
FR2555206B1 (fr) * 1983-11-22 1986-05-09 Thomson Csf Procede de depot de silicium amorphe par decomposition thermique a basse temperature et dispositif de mise en oeuvre du procede
US5151383A (en) * 1983-12-30 1992-09-29 International Business Machines Corporation Method for producing high energy electroluminescent devices
US4683146A (en) * 1984-04-16 1987-07-28 Canon Kabushiki Kaisha Process for producing deposition films
US4634605A (en) * 1984-05-23 1987-01-06 Wiesmann Harold J Method for the indirect deposition of amorphous silicon and polycrystalline silicone and alloys thereof
FR2623167B2 (fr) * 1987-08-14 1992-08-07 Genus Int Perfectionnement aux articles munis d'articulations elastiques se rigidifiant lors de leur mise en tension
JPH0783066B2 (ja) * 1989-08-11 1995-09-06 株式会社東芝 半導体装置の製造方法
KR100209856B1 (ko) * 1990-08-31 1999-07-15 가나이 쓰도무 반도체장치의 제조방법

Also Published As

Publication number Publication date
GB2259311B (en) 1995-07-05
GB2259311A (en) 1993-03-10
US5389570A (en) 1995-02-14
KR960012299B1 (ko) 1996-09-18
JPH05109637A (ja) 1993-04-30
GB9217640D0 (en) 1992-09-30

Similar Documents

Publication Publication Date Title
JP3181357B2 (ja) 半導体薄膜の形成方法および半導体装置の製造方法
US5733816A (en) Method for depositing a tungsten layer on silicon
US6399490B1 (en) Highly conformal titanium nitride deposition process for high aspect ratio structures
US6140671A (en) Semiconductor memory device having capacitive storage therefor
US5312774A (en) Method for manufacturing a semiconductor device comprising titanium
JPH09509288A (ja) シリコン含有ソースガスを用いる窒化タングステン付着方法
JPH08139288A (ja) 半導体装置および半導体装置の製造方法
US8367548B2 (en) Stable silicide films and methods for making the same
US5714415A (en) Method of forming thin semiconductor film
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
US6284650B1 (en) Integrated tungsten-silicide processes
KR100447031B1 (ko) 텅스텐 실리사이드막의 형성방법
JP4583531B2 (ja) 反応物質の流入を変化させることにより堆積された層を有する半導体デバイスを形成する方法。
EP0298155A2 (en) Method of forming refractory metal film
JPH0645521A (ja) 半導体素子の製造方法
JPH0786515A (ja) ポリシリコン抵抗体の形成方法
JPH11224938A (ja) 半導体装置及びその製造方法
US5946599A (en) Method of manufacturing a semiconductor IC device
JP2932484B2 (ja) 高融点金属多層膜形成法
KR100401525B1 (ko) 캐패시터 및 그 제조방법
KR20040016696A (ko) 반도체장치의 전극형성방법 및 장치
JP3379754B2 (ja) 接触抵抗を減ずる半導体の構造とその形成方法
JPH10209280A (ja) 半導体装置の製造方法
KR960016220B1 (ko) 반도체 장치의 제조 방법
JPH0653491A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080420

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees