JP2009260329A - 薄膜半導体装置およびその製造方法 - Google Patents
薄膜半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009260329A JP2009260329A JP2009075474A JP2009075474A JP2009260329A JP 2009260329 A JP2009260329 A JP 2009260329A JP 2009075474 A JP2009075474 A JP 2009075474A JP 2009075474 A JP2009075474 A JP 2009075474A JP 2009260329 A JP2009260329 A JP 2009260329A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- refractory metal
- amorphous semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】 透明絶縁性基板上に形成され、所定の間隔を隔てて不純物を含むソース領域ドレイン領域を有する島状半導体層、前記ソース領域及びドレイン領域の間の島状半導体層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記島状半導体層及びゲート電極を覆う層間絶縁膜、前記ソース領域及びドレイン領域にそれぞれ接続する、前記層間絶縁膜に形成されたコンタクト孔内にそれぞれ埋め込まれた不純物を含む多結晶半導体層、及び前記多結晶半導体層に接続する高融点金属層を含む配線層を具備し、前記多結晶半導体層と配線層の高融点金属層との間には、高融点金属と半導体との化合物からなる薄層が形成されていることを特徴とする。
【選択図】図7
Description
本実施例に係るポリシリコンTFTを製造するために順次行われる製造工程をTFT素子部の断面模式図を図1〜図6によって示す。
本実施例では、図5(b)に示す工程までは実施例1と同一であるため、この部分の詳細な説明は省略する。実施例1と異なる点は、実施例1ではコンタクト孔の埋め込みをエッチバック法を用いて行っていたが、実施例2ではこれを不純物が導入された非晶質の半導体薄膜の600℃以下の温度での固相成長の特性を利用して、自己整合的にコンタクト孔のみを多結晶Siで埋め込みを行う点である。以下図8を参照して説明する。
本実施例では、図4(b)に示す工程までは実施例1と同一であるため、この部分の詳細な説明は省略する。実施例1および2との相違は、図10(a)に示すように、層間絶縁膜28を形成した後に引き続いて、SiN保護膜40とSiO2保護膜41を連続して形成し、3層の積層構造とする点である。これに伴って、コンタクト孔形成においては、3層の絶縁膜を一括してエッチングすることとなる。これ以外の手続きについては実施例1および2と同じである。このようにして、n+およびp+アモルファスシリコンプラグ33が図10(a)に示すように3層から成る層間絶縁膜28,40,41に開口されたコンタクト孔内に埋め込まれる。
本実施例では、図4(b)に示す工程までは実施例1と同一であり、その後、図10(a)に示すように、層間絶縁膜28を形成した後に引き続いて、SiN保護膜40とSiO2保護膜41を連続して形成し、3層の積層構造とし、コンタクト孔を形成し、コンタクト孔内を埋めるようにアモルファスシリコン層を形成し、高濃度不純物を注入するまでは、実施例3と同様である。
本実施例は、ソース・ドレイン領域の表面に高融点金属シリサイドを形成した例を示す。即ち、実施例1における図3(d)に示す構造において高融点金属膜を形成し、熱処理して露出するソース・ドレイン領域26、27と高融点金属膜との界面にシリサイド膜を形成し、未反応の高融点金属膜を除去して、ソース・ドレイン領域26、27上にシリサイド膜46,47を残すことを除いて、実施例3又は4と同様の手順により、図14に示す構造のポリシリコンTFTを得た。
Claims (12)
- 透明絶縁性基板上に形成され、所定の間隔を隔てて第1導電型の不純物を含むソース領域及び第1導電型の不純物を含むドレイン領域を有する島状半導体層、
前記ソース領域及びドレイン領域の間の島状半導体層上に形成されたゲート絶縁膜、
前記ゲート絶縁膜上に形成されたゲート電極、
前記島状半導体層及びゲート電極を覆う層間絶縁膜、
前記ソース領域及びドレイン領域にそれぞれ接続する、前記層間絶縁膜に形成されたコンタクト孔内にそれぞれ埋め込まれた不純物を含む多結晶半導体層、及び
前記多結晶半導体層に接続する高融点金属層を含む配線層
を具備し、前記多結晶半導体層と配線層の高融点金属層との間には、高融点金属と半導体との化合物からなる薄層が形成されていることを特徴とする薄膜半導体装置。 - 透明絶縁性基板上に形成され、所定の間隔を隔てて不純物を含むソース領域及びドレイン領域を有する島状半導体層、
前記ソース領域及びドレイン領域の間の島状半導体層上に形成されたゲート絶縁膜、
前記ゲート絶縁膜上に形成されたゲート電極、
前記島状半導体層及びゲート電極を覆う層間絶縁膜、
前記ソース領域及びドレイン領域にそれぞれ接続する、前記層間絶縁膜に形成されたコンタクト孔内にそれぞれ埋め込まれた、高融点金属と半導体との化合物からなる、コンタクト層、及び
前記コンタクト層に接続する配線層
を具備することを特徴とする薄膜半導体装置。 - 透明絶縁性基板上に形成され、所定の間隔を隔てて不純物を含むソース領域及びドレイン領域を有する島状半導体層、
前記ソース領域及びドレイン領域の間の島状半導体層上に形成されたゲート絶縁膜、
前記ゲート絶縁膜上に形成されたゲート電極、
前記島状半導体層及びゲート電極を覆う層間絶縁膜、
前記ソース領域及びドレイン領域にそれぞれ接続する、前記層間絶縁膜に形成されたコンタクト孔内にそれぞれ埋め込まれた、高融点金属と半導体との化合物からなるコンタクト層、及び
前記コンタクト層に接続する配線層
を具備し、前記ソース領域及びドレイン領域の表面には、高融点金属と半導体との化合物からなる薄層が形成されていることを特徴とする薄膜半導体装置。 - 透明絶縁性基板上に非晶質半導体層を形成する工程、
前記非晶質半導体層に結晶化領域を形成する工程、
前記結晶化領域上にゲート絶縁膜及びゲート電極を形成する工程、
前記ゲート電極をマスクとして用いて、前記結晶化領域のソース予定領域及びドレイン予定領域に不純物を導入し、ソース領域及びドレイン領域を形成する工程、
得られた構造の表面に層間絶縁膜を形成する工程、
前記層間絶縁膜に、前記ソース領域及びドレイン領域にそれぞれ接続するコンタクト孔を形成する工程、
前記コンタクト孔内を埋めるように、前記層間絶縁膜上に非晶質半導体膜を形成する工程、
前記非晶質半導体膜に不純物を導入する工程、
前記不純物が導入された非晶質半導体膜をエッチバックして、前記コンタクト孔内のみに非晶質半導体膜を残す工程、
第1の熱処理を施して、前記コンタクト孔に埋め込まれた非晶質半導体膜中の不純物を活性化及び非晶質半導体膜を600℃以下の温度で固相成長させ、多結晶半導体膜に変換する工程、
得られた構造の表面に高融点金属膜を形成する工程、
第2の熱処理を施して、前記高融点金属と半導体を反応させ、界面に高融点金属と半導体の化合物からなる薄膜を形成する工程、及び
前記高融点金属膜を所定のパターンに加工して、得られた高融点金属膜パターンを含む配線を形成する工程
を具備することを特徴とする薄膜半導体装置の製造方法。 - 透明絶縁性基板上に非晶質半導体層を形成する工程、
前記非晶質半導体層に結晶化領域を形成する工程、
前記結晶化領域上にゲート絶縁膜及びゲート電極を形成する工程、
前記ゲート電極をマスクとして用いて、前記結晶化領域のソース予定領域及びドレイン予定領域に不純物を導入し、ソース領域及びドレイン領域を形成する工程、
得られた構造の表面に層間絶縁膜を形成する工程、
前記層間絶縁膜に、前記ソース領域及びドレイン領域にそれぞれ接続するコンタクト孔を形成する工程、
前記コンタクト孔内を埋めるように、前記層間絶縁膜上に非晶質半導体膜を形成する工程、
前記非晶質半導体膜に不純物を導入する工程、
第1の熱処理を施して、前記コンタクト孔に埋め込まれた非晶質半導体膜中の不純物を活性化及び非晶質半導体膜を600℃以下の温度で固相成長させ、多結晶半導体膜に変換する工程、
選択エッチングを行い、前記不純物が導入された非晶質半導体膜を除去し、前記コンタクト孔内のみに多結晶半導体膜を残す工程、
得られた構造の表面に高融点金属膜を形成する工程、
第2の熱処理を施して、前記高融点金属と半導体を反応させ、界面に高融点金属と半導体の化合物からなる薄膜を形成する工程、及び
前記高融点金属膜を所定のパターンに加工して、得られた高融点金属膜パターンを含む配線を形成する工程
を具備することを特徴とする薄膜半導体装置の製造方法。 - 前記高融点金属膜を形成する前に、前記コンタクト孔内の多結晶半導体膜にSi又はGeを導入し、多結晶半導体膜の表面をプリアモルファス化する工程を更に具備することを特徴とする請求項4又は5に記載の薄膜半導体装置の製造方法。
- 透明絶縁性基板上に非晶質半導体層を形成する工程、
前記非晶質半導体層に結晶化領域を形成する工程、
前記結晶化領域上にゲート絶縁膜及びゲート電極を形成する工程、
前記ゲート電極をマスクとして用いて、前記結晶化領域のソース予定領域及びドレイン予定領域に不純物を導入し、ソース領域及びドレイン領域を形成する工程、
得られた構造の表面に層間絶縁膜を形成する工程、
前記層間絶縁膜上に酸化膜と窒化膜の積層構造からなる保護層を形成する工程、
前記層間絶縁膜及び保護層に、前記ソース領域及びドレイン領域にそれぞれ接続するコンタクト孔を形成する工程、
前記コンタクト孔内を埋めるように、前記層間絶縁膜上に非晶質半導体膜を形成する工程、
前記非晶質半導体膜に不純物を導入する工程、
前記不純物が導入された非晶質半導体膜をエッチバックして、前記コンタクト孔内のみに非晶質半導体膜を残す工程、
前記保護層をマスクとして前記コンタクト孔内の非晶質半導体膜に高融点金属を導入する工程、
前記保護層を除去する工程、
熱処理を施して、前記コンタクト孔に埋め込まれた非晶質半導体膜と導入された高融点金属とを反応させて、非晶質半導体膜を半導体と高融点金属との化合物膜に変換する工程、及び
前記コンタクト孔に埋め込まれた化合物膜に接続する配線及を形成する工程
を具備することを特徴とする薄膜半導体装置の製造方法。 - 透明絶縁性基板上に非晶質半導体層を形成する工程、
前記非晶質半導体層に結晶化領域を形成する工程、
前記結晶化領域上にゲート絶縁膜及びゲート電極を形成する工程、
前記ゲート電極をマスクとして用いて、前記結晶化領域のソース予定領域及びドレイン予定領域に不純物を導入し、ソース領域及びドレイン領域を形成する工程、
得られた構造の表面に層間絶縁膜を形成する工程、
前記層間絶縁膜上に酸化膜と窒化膜の積層構造からなる保護層を形成する工程、
前記層間絶縁膜及び保護層に、前記ソース領域及びドレイン領域にそれぞれ接続するコンタクト孔を形成する工程、
前記コンタクト孔内を埋めるように、前記層間絶縁膜上に非晶質半導体膜を形成する工程、
前記非晶質半導体膜に不純物を導入する工程、
第1の熱処理を施して、前記コンタクト孔に埋め込まれた非晶質半導体膜中の不純物を活性化及び非晶質半導体膜を600℃以下の温度で固相成長させ、多結晶半導体膜に変換する工程、
選択エッチングを行い、前記不純物が導入された非晶質半導体膜を除去し、前記コンタクト孔内のみに多結晶半導体膜を残す工程、
前記保護層をマスクとして前記コンタクト孔内の非晶質半導体膜に高融点金属を導入する工程、
前記保護層を除去する工程、
第2の熱処理を施して、前記コンタクト孔に埋め込まれた非晶質半導体膜と導入された高融点金属とを反応させて、非晶質半導体膜を半導体と高融点金属との化合物膜に変換する工程、
前記第1のコンタクト孔に埋め込まれた化合物膜に接続する配線を形成する工程
を具備することを特徴とする薄膜半導体装置の製造方法。 - 透明絶縁性基板上に非晶質半導体層を形成する工程、
前記非晶質半導体層に結晶化領域を形成する工程、
前記結晶化領域上にゲート絶縁膜及びゲート電極を形成する工程、
前記ゲート電極をマスクとして用いて、前記結晶化領域のソース予定領域及びドレイン予定領域に不純物を導入し、ソース領域及びドレイン領域を形成する工程、
得られた構造の表面に高融点金属膜を形成する工程、
熱処理して前記結晶化領域と高融点金属膜との界面にシリサイド膜を形成する第1の熱処理工程、
未反応の高融点金属膜を除去して、前記結晶化領域上にシリサイド膜を残す工程、
得られた構造の表面に層間絶縁膜を形成する工程、
前記層間絶縁膜上に酸化膜と窒化膜の積層構造からなる保護層を形成する工程、
前記層間絶縁膜及び保護層に、前記ソース領域及びドレイン領域にそれぞれ接続するコンタクト孔を形成する工程、
前記コンタクト孔内を埋めるように、前記層間絶縁膜上に非晶質半導体膜を形成する工程、
前記非晶質半導体膜に不純物を導入する工程、
前記不純物が導入された非晶質半導体膜をエッチバックして、前記コンタクト孔内のみに非晶質半導体膜を残す工程、
前記保護層をマスクとして前記コンタクト孔内の非晶質半導体膜に高融点金属を導入する工程、
前記保護層を除去する工程、
熱処理を施して、前記コンタクト孔に埋め込まれた非晶質半導体膜と導入された高融点金属とを反応させて、非晶質半導体膜を半導体と高融点金属との化合物膜に変換する工程、
前記コンタクト孔に埋め込まれた化合物膜に接続する配線を形成する工程
を具備することを特徴とする薄膜半導体装置の製造方法。 - 前記熱処理は、ファーネスアニール、ラピッドサーマルアニール、フラッシュランプアニール、及びレーザアニールからなる群から選ばれた方法により行われることを特徴とする請求項4〜9のいずれかに記載の薄膜半導体装置の製造方法。
- 前記高融点金属は、Ni,Ti、Co、Mo、及びWからなる群から選ばれた1種であることを特徴とする請求項4〜10のいずれかに記載の薄膜半導体装置の製造方法。
- 請求項1〜3に記載の薄膜半導体装置を備えることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009075474A JP2009260329A (ja) | 2008-03-27 | 2009-03-26 | 薄膜半導体装置およびその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008084610 | 2008-03-27 | ||
JP2009075474A JP2009260329A (ja) | 2008-03-27 | 2009-03-26 | 薄膜半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009260329A true JP2009260329A (ja) | 2009-11-05 |
Family
ID=41387275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009075474A Pending JP2009260329A (ja) | 2008-03-27 | 2009-03-26 | 薄膜半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009260329A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011158704A1 (en) * | 2010-06-18 | 2011-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US11437465B2 (en) | 2019-06-13 | 2022-09-06 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05109637A (ja) * | 1991-08-19 | 1993-04-30 | Toshiba Corp | 半導体薄膜の形成方法および半導体装置の製造方法 |
JPH11219916A (ja) * | 1998-01-30 | 1999-08-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2001326364A (ja) * | 2000-03-10 | 2001-11-22 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
-
2009
- 2009-03-26 JP JP2009075474A patent/JP2009260329A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05109637A (ja) * | 1991-08-19 | 1993-04-30 | Toshiba Corp | 半導体薄膜の形成方法および半導体装置の製造方法 |
JPH11219916A (ja) * | 1998-01-30 | 1999-08-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2001326364A (ja) * | 2000-03-10 | 2001-11-22 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011158704A1 (en) * | 2010-06-18 | 2011-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8906737B2 (en) | 2010-06-18 | 2014-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US9252103B2 (en) | 2010-06-18 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US11437465B2 (en) | 2019-06-13 | 2022-09-06 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
US11935919B2 (en) | 2019-06-13 | 2024-03-19 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009212504A (ja) | 薄膜半導体装置およびその製造方法 | |
JP4794810B2 (ja) | 半導体装置の製造方法 | |
TW546846B (en) | Thin film transistor and method for manufacturing the same | |
JP2008053634A (ja) | 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器 | |
JP2006024946A (ja) | 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法 | |
TW200924067A (en) | Methods of fabricating crystalline silicon, thin film transistors, and solar cells | |
JP2004165185A (ja) | 半導体膜およびその製造方法ならびに半導体装置およびその製造方法 | |
JP2009260328A (ja) | 薄膜半導体装置およびその製造方法 | |
JP5172189B2 (ja) | 薄膜半導体装置およびその製造方法 | |
JP4360826B2 (ja) | 半導体膜およびその製造方法 | |
JP2006203250A (ja) | 3次元半導体デバイスの製造方法 | |
JP2009260329A (ja) | 薄膜半導体装置およびその製造方法 | |
JP2009260326A (ja) | 薄膜半導体装置およびその製造方法 | |
JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
JP2005340827A (ja) | 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるtftの製造方法 | |
JP4377706B2 (ja) | 薄膜半導体装置の製造方法 | |
JP2005056917A (ja) | 半導体装置の製造方法 | |
JP2009170794A (ja) | 薄膜半導体装置の製造方法 | |
JPH098298A (ja) | 半導体装置の製造方法 | |
JP2008305926A (ja) | 薄膜半導体装置の製造方法 | |
JP2009260327A (ja) | 薄膜半導体装置およびその製造方法 | |
JP4401667B2 (ja) | アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。 | |
JP4547857B2 (ja) | トランジスタの製造方法 | |
JP2006128469A (ja) | 半導体装置およびその製造方法 | |
CN108878456B (zh) | 结晶金属氧化物层的制造方法、主动元件基板及制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131029 |