JPH11219916A

JPH11219916A - 半導体装置及びその製造方法

Info

Publication number: JPH11219916A
Application number: JP1924398A
Authority: JP
Inventors: Kazuto Ikeda; 和人池田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-01-30
Filing date: 1998-01-30
Publication date: 1999-08-10

Abstract

(57)【要約】【課題】絶縁膜のホールに導電膜を充填する工程を含む
半導体装置の製造方法に関し、ホール内のシリサイド同
士の短絡を防止し、シリサイド層とシリコン層の接合面
積を大きくし、さらに、相変態を促進すること。【解決手段】半導体基板１の上方に絶縁膜８を形成する
工程と、絶縁膜８の上面を平坦化する工程と、絶縁膜８
にホール９ｓ（９ｄ，９ｇ）を形成する工程と、シリコ
ン膜１０をホール９ｓ（９ｄ，９ｇ）内と絶縁膜８上に
形成する工程と、シリコン膜１０の上に金属膜１１を形
成する工程と、金属膜１１とシリコン膜１０を加熱して
シリサイド層１２を形成し、ホール９ｓ（９ｄ，９ｇ）
内でのシリサイド層１２を底が略三角錐の楔形状に形成
する工程と、絶縁膜８上に残存したシリコン膜１０、金
属膜１１及びシリサイド層１２を除去してホール９ｓ
（９ｄ，９ｇ）内にのみシリサイド層１２を残す工程と
を有す

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、より詳しくは、絶縁膜に形成される
コンタクトホールに導電膜を充填する工程を含む半導体
装置及びその製造方法に関する。

【０００２】

【従来の技術】半導体素子では、配線との接続抵抗を減
らすために、配線との接続部分にシリサイドを形成する
構造が採用され、例えば以下に説明するようないくつか
の方法が採用されている。第１の方法として図６(a) 〜
図６(c) に示した方法が知られている。

【０００３】図６(a) において、一導電型のシリコン基
板101 の表面にはフィールド酸化膜102 が形成され、さ
らに、そのフィールド酸化膜102 に囲まれた領域には反
対導電型のウェル103 が形成されていて、そのウェル10
3 にはＭＯＳトランジスタが形成されている。ＭＯＳト
ランジスタは、ウェル103 の上に絶縁膜104 を介して形
成されたシリコンよりなるゲート電極105 と、ゲート電
極105 の両側方の領域のウェル104 に形成された一導電
型の不純物拡散層106s、106dとを有している。さらに、
ゲート電極105 の側壁には絶縁性のサイドウォール107
が形成されている。

【０００４】そのような状態において、フィールド酸化
膜102 とＭＯＳトランジスタを覆うように金属膜108 を
形成した後に、図６(b) に示すように、絵電極105 、不
純物拡散層106s、106dを構成するシリコンと金属膜108
を熱により反応させて、ゲート電極105 、不純物拡散層
106s、106dの表層にシリサイド109s,109d,109gを形成す
る。さらに、化学溶液を用いて未反応の金属膜108 をシ
リコン基板101 上から除去すると、図６(c) に示すよう
に不純物拡散層106s,106d の表面とゲート電極105 の上
層にシリサイド109s,109d,109gが残ることになる。

【０００５】第２の方法として図７(a) 〜図７(d) 、図
８(a) 〜図８(d) に示した方法が知られている。なお、
それらの図のうち図６(a) と同じ符号は同じ要素を示し
ている。まず、図７(a) に示すように、フィールド酸化
膜102 とＭＯＳトランジスタの上に層間絶縁110 を形成
した後に、その層間絶縁膜110 を化学機械研磨してその
表面を平坦にする。

【０００６】さらに、図７(b) に示すように、フォトリ
ソグラフィーによって層間絶縁膜110 をパターニング
し、２つの不純物拡散層106d,106s の上とゲート電極10
5 の上に３つのコンタクトホール111s,111d,111gを形成
する。続いて、一導電型の不純物を含む多結晶シリコン
膜112 を層間絶縁膜110 の上とコンタクトホール111s,1
11d,111gの中に形成する。

【０００７】その後に、図７(c) に示すように、多結晶
シリコン膜112 を化学機械研磨によって層間絶縁膜110
の上から除去し、コンタクトホール111s,111d,111g内に
のみ残存させる。これに続いて、図８(a) に示すよう
に、層間絶縁膜110 と多結晶シリコン膜112 の上に金属
膜113 を形成し、ついで、図８(b) に示すように、シリ
コン膜112と金属膜113 を熱により反応させて、コンタ
クトホール111s,111d,111g内の多結晶シリコン膜112 の
表層をシリサイド化してシリサイド114s,114g,114dを形
成する。さらに、化学溶液を用いて未反応の金属膜113
をシリコン基板101 上及びコンタクトホール上から除去
すると、図８(c) に示すように不純物拡散層106s,106d
の表面とゲート電極105 の表層のそれぞれにシリサイド
114s,114g,114dが残ることになる。

【０００８】さらに、第３の方法として図９(a) 〜図９
(c) に示した方法が知られている。なお、それらの図の
うち図６(a) と同じ符号は同じ要素を示している。ま
ず、図７(c) と同じように、ＭＯＳトランジスタを覆う
層間絶縁膜110 に３つのコンタクトホール111s,111d,11
1gを形成し、さらに、コンタクトホール111s,111d,111g
内に多結晶シリコン膜112 を充填する。

【０００９】次に、図９(a) に示すように、３つのコン
タクトホール111s,111d,111g内の多結晶シリコン膜112
の表層に砒素イオンを注入してその表層に非晶質層112a
を形成する。その後に、図９(b) に示すように、層間絶
縁膜110 の上に金属膜113 を形成し、続いて加熱により
金属膜113 と非晶質層112aとを熱により反応させて図９
(c)に示すようなシリサイド114s,114d,114gをコンタク
トホール111s,111d,111g内の上部に形成する。続いて、
化学溶液を用いて未反応の金属膜113 を層間絶縁膜110
及びコンタクトホール111s,111d,111gの上から除去する
と、図８(c) に示すと同様なようにコンタクトホール11
1s,111d,111g内の上部にシリサイド114s,114d,114gが残
ることになる。

【００１０】なお、シリサイドを形成する際に使用する
金属としては、タングステン、チタンのような高融点金
属や、コバルト、ニッケルなどが使用される。

【００１１】

【発明が解決しようとする課題】ところで、上記した第
１の方法によって形成されるシリサイド109s,109d,109g
は、ＭＯＳトランジスタのソース、ドレインとなる不純
物拡散層196s,106d の上層部とゲート電極105 の上層部
にそれぞれ形成されるために、不純物拡散層106s,106d
とゲート電極105 をシリサイド109s,109d,109gよりも薄
くすることはできない。このことは、シリサイド109s,1
09d,109gを不純物拡散層106s,106d とゲート電極105 よ
りも厚く形成できないことを意味するので、シリサイド
109s,109d,109gを厚く形成して電気抵抗を減らす上で制
約となる。

【００１２】また、半導体素子の縮小化に伴って不純物
拡散層106s,106d も薄くなってきているので、シリサイ
ド109s,109d,109gを形成する際に金属が拡散して不純物
拡散層106s,106d の底まで到達しやすくなり、不純物拡
散層106s,106d とウェル104の間のｐｎ接合に逆バイア
ス電圧を印加したときにリーク電流が大きくなる。さら
に、半導体素子の微細化が進むと、不純物拡散層106s,1
06d の上面の面積（特に幅）とゲート電極105 の上面の
面積（特に幅）が狭くなるので、金属膜108 として例え
ばチタン膜を用いた場合に、チタンとシリコンの相変態
が抑制されてシリサイド109s,109d,109gの電気抵抗が下
がりにくくなる。

【００１３】上記した第２の方法によって形成されるシ
リサイド109s,109d,109gは、不純物拡散層106s,106d の
表面やゲート電極105 の表面に形成されないので、シリ
サイド109s,109d,109gを厚く形成することが可能にな
り、しかも、金属が不純物拡散層106s,106d の底に達し
なくなる。しかし、半導体素子の微細化が進むと、これ
に伴ってコンタクトホール111s,111d,111gの幅が小さく
なるので、金属膜113 として例えばチタン膜を用いた場
合に、チタンとシリコンの相変態が生じにくくなってシ
リサイドが形成されにくくなり、この結果、シリサイド
の抵抗が下がりにくく、しかもシリコン膜112 とその上
の配線（不図示）とのコンタクト抵抗が下がりにくくな
る。

【００１４】上記した第３の方法では、金属膜113 を形
成する前にコンタクトホール111s,111d,111g内のシリコ
ン膜112 の上層部を非晶質化しているので、金属とシリ
コンの相変態が促進されるのでシリサイド114d,114s,11
4gの形成が容易となるが、非晶質化の処理工程が増えて
しまう。しかも、シリサイド層114d,114s,114gを形成す
る際に始めから高温でシリコン膜112 に熱を加えると非
晶質層112aが多結晶に戻ってしまうので、温度を２段階
で上昇させるといった工程を採用しなければならず、工
程管理が煩雑になる。

【００１５】第２の方法と第３の方法に共通すること
は、半導体素子の微細化に伴ってコンタクトホール111
s,111d,111g同士の距離が近くなると、シリサイド114d,
114s,114gがコンタクトホール111s,111d,111g同士の間
にも形成されてしまって、コンタクトホール111s,111d,
111g内の導電膜同士が電気的に分離されなくなる。さら
に、第２及び第３の方法によって形成されるシリサイド
114d,114s,114gはその底面が平坦であって、シリサイド
114d,114s,114gとシリコン膜112 との接触面積はコンタ
クトホール111s,111d,111gの幅の大きさによって決定さ
れるため、コンタクトホール111s,111d,111gの縮小化に
よってシリサイド層114d,114s,114gとシリコン膜112 と
の接合が十分でなくなるおそれもある。

【００１６】本発明の目的は、コンタクトホール内にシ
リコン層を充填し、そのシリコン層の上層部にシリサイ
ド層を形成する工程において、コンタクトホール内のシ
リサイド同士の短絡を防止し、シリサイド層とシリコン
層の接合面積を大きくし、さらに、相変態を促進するこ
とができる半導体装置及びその製造方法を提供すること
にある。

【００１７】

【課題を解決するための手段】（１）上記した課題は、
図４に例示するように、半導体基板１の上に形成された
絶縁膜８と、前記絶縁膜８に形成されたホール９ｓ（９
ｄ，９ｇ）と、前記ホール９ｓ（９ｄ，９ｇ）内に形成
された不純物含有シリコン膜１０と、前記不純物含有シ
リコン膜１０の上層部で、底が断面図楔形状に形成され
たシリサイド層１２とを有することを特徴とする半導体
装置により解決する。

【００１８】その半導体装置において、前記シリサイド
層１２は、チタンシリサイド層、コバルトシリサイド
層、ニッケルシリサイド層、タングステンシリサイド
層、モリブデンシリサイド層のいずれかであることを特
徴とする。（２）上記した課題は、図１〜図３に例示するように、
半導体基板１の上方に絶縁膜８を形成する工程と、前記
絶縁膜８の上面を平坦化する工程と、前記絶縁膜８にホ
ール９ｓ（９ｄ，９ｇ）を形成する工程と、シリコン膜
１０を前記ホール９ｓ（９ｄ，９ｇ）内と前記絶縁膜８
上に形成する工程と、前記シリコン膜１０の上に金属膜
１１を形成する工程と、前記金属膜１１と前記シリコン
膜１０を加熱してシリサイド層１２を形成し、前記ホー
ル９ｓ（９ｄ，９ｇ）内でのシリサイド層１２を底が断
面図楔形状に形成する工程と、前記絶縁膜８上に残存し
た前記シリコン膜１０、前記金属膜１１及び前記シリサ
イド層１２を除去して前記ホール９ｓ（９ｄ，９ｇ）内
にのみ前記シリサイド層１２を残す工程とを有すること
を特徴とする半導体装置の製造方法により解決する。

【００１９】上記した半導体装置の製造方法において、
前記絶縁膜８上に残存した前記シリコン膜１０、前記金
属膜１１及び前記シリサイド層１２は、化学機械研磨に
よって除去されることを特徴とする。上記した半導体装
置の製造方法において、前記ホール９ｓ（９ｄ，９ｇ）
は、前記半導体基板１に形成された不純物拡散層７ｓ
（７ｄ）の上と前記半導体基板１の上に形成された導電
パターン５の上の少なくとも一方に形成されることを特
徴とする。

【００２０】上記した半導体装置の製造方法において、
図５に例示するように、前記金属膜１１と前記シリコン
膜１０を加熱する前に、加熱雰囲気又は大気と前記金属
膜との接触を避けるための保護膜１４を前記金属膜１１
の上に形成する工程を有することを特徴とする。上記し
た半導体装置の製造方法において、前記シリコン膜１０
は、前記ホール９ｓ（９ｄ，９ｇ）の上に位置する部分
の上面の位置が前記絶縁膜８の上に位置する部分の上面
の位置よりも低いことを特徴とする。

【００２１】上記した半導体装置の製造方法において、
前記ホール９ｓ（９ｄ，９ｇ）の上のシリコン膜１０の
上面位置が前記絶縁膜８の上面よりも下側で前記シリサ
イド層１２の膜厚の１０％以内にあり、且つ、前記ホー
ル９ｓ（９ｄ，９ｇ）の上のシリコン膜１０の上面位置
が前記絶縁膜８の上面よりも上側で前記シリサイド層１
２の膜厚の５％以内にあることを特徴とする。

【００２２】上記した半導体装置の製造方法において、
前記シリコン膜１０は、単結晶、多結晶又は非晶質のい
ずれかであることを特徴とする。上記した半導体装置の
製造方法において、前記シリコン膜１０は化学気相成長
法又はプラズマ化学気相成長法により成長されることを
特徴とする。上記した半導体装置の製造方法において、
前記金属膜１１はチタン、コバルト、ニッケル、タング
ステン又はモリブデンのいずれかの膜であることを特徴
とする。

【００２３】次に、本発明の作用について説明する。本
発明によれば、絶縁膜にホールを形成し、その絶縁膜上
とホール内にシリコン膜を形成した後に、そのシリコン
膜の上に金属膜を形成し、ついでシリコン膜と金属膜を
加熱することにより、シリサイド膜を形成するとともに
そのホールの上部に形成れるシリサイド膜を断面楔形状
にした。

【００２４】これによれば、シリサイド膜の成長は、ホ
ールの上及びその周辺からホール内に向けて進むので、
シリサイド膜が容易に相変態する。また、ホール内のシ
リサイド膜の形状が断面楔形状になるので、ホール内に
おいてシリサイド膜とシリコン膜との接触面積が従来の
平坦なものよりも増加するので、接触抵抗が小さくな
る。

【００２５】また、ホール以外のシリサイド膜を研磨な
どによって絶縁膜上から除去するようにしたので、複数
のホールの間の領域に存在したシリサイド膜も同時に除
去されてホール内のシリサイド膜同士の短絡は防止され
る。

【００２６】

【発明の実施の形態】そこで、以下に本発明の実施の形
態を図１〜図３に基づいて説明する。まず、図１(a) に
示すような状態になるまでの工程を説明する。ｎ型のシ
リコン基板１の表面にフィールド酸化膜２を形成し、そ
のフィールド酸化膜２に囲まれた能動領域にホウ素をイ
オン導入してＰウェル３を形成する。続いて、Ｐウェル
３の上にゲート絶縁膜４を形成し、その上に不純物を含
むシリコン膜を形成し、そのシリコン膜をパターニング
することによりゲート絶縁膜４の上に幅０．３μｍ以下
のゲート電極５を形成する。

【００２７】その後に、ゲート電極５をマスクに使用し
てゲート電極５の両側のＰウェル３に砒素又は燐のよう
な不純物を低ドーズ量で導入した後に、ゲート電極５の
側壁に幅０．１μｍの絶縁性サイドウォール６を形成す
る。さらに、絶縁性サイドウォール６とゲート電極５を
マスクに使用してＰウェル３に砒素又は燐のような不純
物を高ドーズ量で導入する。そしてＰウェル３に導入さ
れた不純物を活性化すると、ゲート電極５の両側のＰウ
ェル３にはＬＤＤ(lightly doped drain) 構造の一対の
不純物拡散層７ｓ，７ｄが形成される。

【００２８】以上のようなゲート電極５、不純物拡散層
７ｓ，７ｄなどによってＭＯＳトランジスタが構成され
る。なお、絶縁性サイドウォール６の形成は、全体に酸
化シリコン、窒化シリコンなどの絶縁膜を形成した後
に、その絶縁膜を反応性イオンエッチングによって略垂
直方向にエッチングし、その絶縁膜をゲート電極５の側
面に残す工程を経ることによって行われる。

【００２９】以上のように能動領域にＭＯＳトランジス
タを形成した後に、ＭＯＳトランジスタ及びフィールド
酸化膜２の上に図１(a) に示すようなSiO₂、ＢＰＳＧ、
ＰＳＧのような層間絶縁膜８を６００nmの厚さに形成す
る。次に、図１(b) に示すように、層間絶縁膜８の露出
面を化学的機械的研磨(chemical mechanical polishin
g) によって平坦化した後に、その平坦化された面の上
にフォトレジストＲを塗布し、これを露光、現像してゲ
ート電極５、不純物拡散層７ｓ，７ｄの上に窓を形成す
る。

【００３０】そして、その窓を通して層間絶縁膜８をエ
ッチングすることにより、ゲート電極５、不純物拡散層
７ｓ，７ｄの上にそれぞれ図１(c) に示すようなホール
９ｓ，９ｄ，９ｇを形成し、その後に、フォトレジスト
Ｒを除去する。それらのホール９ｓ，９ｄ，９ｇは、ゲ
ート電極５、不純物拡散層７ｓ，７ｄの平面形状よりも
小さな略四角形であり、その幅は約３００nm程度であ
る。

【００３１】次に、図２(a) に示すように、SiH₄、Si₂H
₆のようなシラン系ガスと酸素を含む混合ガスを用いる
化学気相成長法（ＣＶＤ）、プラズマ化学気相成長法に
よって、膜厚４００nmのシリコン膜１０を層間絶縁膜８
の上とホール９ｓ，９ｄ，９ｇの中に形成する。そのシ
リコン膜１０は単結晶、多結晶又は非晶質のいずれであ
ってもよいが、比抵抗を考慮すると単結晶又は多結晶が
好ましい。

【００３２】そのシリコン膜１０の成長は下地の凹凸形
状がほぼ現れる条件に設定する。これにより、層間絶縁
膜８上ではほぼ均一の膜厚となるとともにホール９ｓ，
９ｄ，９ｇの上では凹部１０ａが形成される。次に、図
２(b) に示すように、シリコン膜１０の上にチタンより
なる金属膜１１をスパッタにより５０nmの厚さに形成す
る。金属膜１１を構成する材料としては、チタンの他に
例えばコバルト、ニッケル、タングステン、モリブデン
であってもよい。

【００３３】次に、シリコン膜１０と金属膜１１を加熱
してシリコンと金属を合金化して図３(a) に示すような
シリサイド膜１２を形成する。そのシリサイド膜１２
は、シリコンの表面に沿った形状を有するので、層間絶
縁膜１０上ではほぼ平坦になる一方、ＭＯＳトランジス
タの上方では凹凸が現れることになる。この結果、ホー
ル９ｓ，９ｄ，９ｇの領域ではシリサイド膜１２の凹肩
が現れるとともに、ホール９ｓ，９ｄ，９ｇの中では断
面図が逆三角形、即ち楔形状のシリサイド膜１２が存在
することになる。シリサイド膜１２の形成はアルコン雰
囲気中で行われる。

【００３４】シリサイド膜１２は、シリコン膜１０の凹
部１０ａの上面を層間絶縁膜８の上面と同じ位置かその
近傍に位置させることによってホール９ｓ，９ｄ，９ｇ
内で楔形状に現れることになるのであって、凹部１０ａ
が深すぎてホール９ｓ，９ｄ，９ｇ内に入り込むと、ホ
ール９ｓ，９ｄ，９ｇの中のシリサイド膜１２の底面が
ほぼ平坦になってしまう。ホール９ｓ，９ｄ，９ｇ内で
シリサイド膜１２が楔形状となる条件は、加熱温度、加
熱時間、金属膜１１の膜厚、シリコン膜１０の膜厚によ
って異なる。しかし、ホール９ｓ，９ｄ，９ｇの領域で
のシリサイド膜１２の膜厚をＴとすれば、シリコン膜１
０の上面が層間絶縁膜８の上面から膜厚Ｔの１０％以内
の距離で下側にあり且つ層間絶縁膜８の上面から膜厚Ｔ
の５％以内の距離で上側に存在するようにすれば、ホー
ル９ｓ，９ｄ，９ｇ内で楔形状のシリサイド膜１２が形
成される傾向にある。

【００３５】ところで、図２(b) に示したシリコン膜１
０は、ホール９ｓ，９ｄ，９ｇ内だけではなくその上と
その周辺にも存在している。このため、金属膜１１とシ
リコン膜１０を熱によって合金化する際にホール９ｓ，
９ｄ，９ｇの上からシリサイド化が容易に進むので、多
結晶のシリコン膜１０の上層を予めアモルファス化した
り、或いは加熱を２段回で上昇させる必要がなくなる。

【００３６】シリサイド膜１２を形成するための加熱温
度は６５０℃以上であって凝集温度以下である。なお、
シリサイド膜１２を形成するための加熱温度を例えば８
００℃とし、加熱時間を３０秒とすると、シリサイド膜
１２の膜厚のうちの約９０％はシリコン膜１０が存在し
た部分を占め、残りの約１０％は金属膜１１が存在した
部分を占めることになる。

【００３７】以上のようにシリサイド膜１２を形成した
後に、図３(b) に示すように、ＣＭＰを用いて層間絶縁
膜８の上にあるシリサイド膜１２と未反応の金属膜１１
と未反応のシリコン膜１０を除去すると、シリサイド膜
１２はホール９ｓ，９ｄ，９ｇの中にだけ楔形状に残
り、その他の領域からは除去されることになる。また、
その研磨の際にホール９ｓ，９ｄ，９ｇ相互間の領域か
らシリサイド膜１２を除去することにより、ホール９
ｓ，９ｄ，９ｇ内の楔形状のシリサイド膜１２ｓ，１２
ｄ，１２ｇ同士の短絡が防止される。

【００３８】また、ホール９ｓ，９ｄ，９ｇ内ではシリ
サイド膜１２ｓ，１２ｄ，１２ｇの底面が断面楔形状に
なっているので、従来のような平坦な底面に比べて、シ
リコン膜１０との接合面が広くなり、オーミック接触抵
抗がさらに低くなる。なお、ホール９ｓ，９ｄ，９ｇに
残されたシリサイド１２ｓ，１２ｄ，１２ｇには、図４
に示すように、層間絶縁膜８の上に形成された配線１３
ｓ，１３ｄ，１３ｇが接続される。

【００３９】ところで、シリサイド膜１２を形成する際
の金属膜と大気の接触、或いは加熱雰囲気と金属膜の接
触を防止するために、図５に示すように、金属膜１１の
上に予め窒化チタン（TiN ）よりなる保護膜１４を形成
しておいてもよい。この保護膜１４は、層間絶縁膜８の
上のシリコン膜１０、金属膜１１及びシリサイド膜１２
を研磨する工程で除去されることになるので、ホール９
ｓ，９ｄ，９ｇ内に残ることはない。

【００４０】なお、シリコン膜１０に不純物を含有され
る方法としては、シリコン膜１０を成長する際に同時に
その中に導入してもよいし、シリコン膜１０を形成した
後に熱拡散、イオン注入などによって混入させてもよい
し、或いは、シリコン膜１０を形成した後に、そのシリ
コン膜１０の上に不純物を含む酸化膜、例えばＰＳＧ、
ＢＰＳＧ、ＢＳＧ等を形成し、その後に熱によってその
不純物を酸化膜からシリコン膜１０に拡散させるように
してもよい。その不純物は、上記した実施形態では燐又
は砒素であるが、Ｐウェル３の代わりにＮウェルを用い
る場合には、不純物拡散層７ｓ，７ｄがｐ形になるので
ホウ素となる。

【００４１】また、上記した実施形態では、研磨法とし
てＣＭＰ法を用いているが、化学エチング法を用いても
よい。

【００４２】

【発明の効果】以上述べたように本発明によれば、絶縁
膜にホールを形成し、その絶縁膜上とホール内にシリコ
ン膜を形成した後に、そのシリコン膜の上に金属膜を形
成し、ついでシリコン膜と金属膜を加熱してシリサイド
膜を形成するとともに、そのホールの上部に形成れるシ
リサイド膜を楔形状にしたので、シリサイド膜をホール
の上とその周辺からホール内に向けて進ませ、シリサイ
ド膜を容易に相変態させることができる。

【００４３】また、ホール内のシリサイド膜の形状を楔
形状にしたので、ホール内においてシリサイド膜とシリ
コン膜との接触面が、従来の平坦なものよりも増加させ
ることができ、接触抵抗を小さくすることができる。ま
た、ホール以外のシリサイド膜を研磨などによって絶縁
膜上から除去するようにしたので、複数のホールの間の
領域に存在したシリサイド膜も同時に除去されてコンタ
クト内のシリサイド膜同士の短絡を防止することができ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る半導体装置の製造工
程を示す断面図（その１）である。

【図２】本発明の実施の形態に係る半導体装置の製造工
程を示す断面図（その２）である。

【図３】本発明の実施の形態に係る半導体装置の製造工
程を示す断面図（その３）である。

【図４】本発明の実施の形態に係る半導体装置の製造工
程を示す断面図（その４）である。

【図５】本発明のその他の実施の形態に係る半導体装置
の製造工程の一部を示す断面図である。

【図６】半導体装置の製造工程の第１の従来例を示す断
面図である。

【図７】半導体装置の製造工程の第２の従来例を示す断
面図（その１）である。

【図８】半導体装置の製造工程の第２の従来例を示す断
面図（その２）である。

【図９】半導体装置の製造工程の第３の従来例を示す断
面図である。

【符号の説明】

１…シリコン基板（半導体基板）、２…フィールド酸化
膜、３…ウェル、４…ゲート絶縁膜、５…ゲート電極、
６…サイドウォール、７ｓ，７ｄ…不純物拡散層、８…
層間絶縁膜、９ｓ．９ｄ，９ｇ…ホール、１０…シリコ
ン膜、１１…金属膜、１２，１２ｓ，１２ｄ，１２ｇ…
シリサイド膜、１３ｓ，１３ｄ，１３ｇ…配線、１４…
保護膜。

Claims

【特許請求の範囲】

【請求項１】半導体基板の上に形成された絶縁膜と、前記絶縁膜に形成されたホールと、前記ホール内に形成された不純物含有シリコン膜と、前記不純物含シリコン層の上層部で、底が断面楔形状に
形成されたシリサイド層とを有することを特徴とする半
導体装置。
【請求項２】前記シリサイド層は、チタンシリサイド
層、コバルトシリサイド層、ニッケルシリサイド層、タ
ングステンシリサイド層、モリブデンシリサイド層のい
ずれかであることを特徴とする請求項１記載の半導体装
置。
【請求項３】半導体基板の上に絶縁膜を形成する工程
と、前記絶縁膜の上面を平坦化する工程と、前記絶縁膜にホールを形成する工程と、シリコン膜を前記ホール内と前記絶縁膜上に形成する工
程と、前記シリコン膜の上に金属膜を形成する工程と、前記金属膜と前記シリコン膜を加熱してシリサイド層を
形成し、前記ホール内でのシリサイド層を底が断面楔形
状に形成する工程と、前記絶縁膜上に残存した前記シリコン膜、前記金属膜及
び前記シリサイド層を除去して前記ホール内にのみ前記
シリサイド層を残す工程とを有することを特徴とする半
導体装置の製造方法。
【請求項４】前記絶縁膜上に残存した前記シリコン膜、
前記金属膜及び前記シリサイド層は、化学機械研磨によ
って除去されることを特徴とする請求項３記載の半導体
装置の製造方法。
【請求項５】前記ホールは、前記半導体基板に形成され
た不純物拡散層の上と前記半導体基板の上に形成された
導電パターンの上の少なくとも一方に形成されることを
特徴とする請求項３記載の半導体装置の製造方法。
【請求項６】前記金属膜と前記シリコン膜を加熱する前
に、加熱雰囲気又は大気と前記金属膜との接触を避ける
ための保護膜を前記金属膜の上に形成する工程を有する
ことを特徴とする半導体装置の製造方法。
【請求項７】前記シリコン膜は、前記ホールの上に位置
する部分の上面の位置が前記絶縁膜の上に位置する部分
の上面の位置よりも低いことを特徴とする請求項３記載
の半導体装置の製造方法。
【請求項８】前記ホールの上のシリコン膜の上面位置が
前記絶縁膜の上面よりも下側で前記シリサイド層の膜厚
の１０％以内にあり、且つ、前記ホールの上のシリコン
膜の上面位置が前記絶縁膜の上面よりも上側で前記シリ
サイド層の膜厚の５％以内にあることを特徴とする請求
項３記載の半導体装置の製造方法。
【請求項９】前記シリコン膜は、単結晶、多結晶又は非
晶質のいずれかであることを特徴とする請求項３記載の
半導体装置の製造方法。
【請求項１０】前記シリコン膜は化学気相成長法又はプ
ラズマ化学気相成長法により成長されることを特徴とす
る請求項３記載の半導体装置の製造方法。
【請求項１１】前記金属膜はチタン、コバルト、ニッケ
ル、タングステン又はモリブデンのいずれかの膜である
ことを特徴とする請求項３記載の半導体装置の製造方
法。