JP2810879B2 - 段部被覆を改良する方法 - Google Patents

段部被覆を改良する方法

Info

Publication number
JP2810879B2
JP2810879B2 JP61280536A JP28053686A JP2810879B2 JP 2810879 B2 JP2810879 B2 JP 2810879B2 JP 61280536 A JP61280536 A JP 61280536A JP 28053686 A JP28053686 A JP 28053686A JP 2810879 B2 JP2810879 B2 JP 2810879B2
Authority
JP
Japan
Prior art keywords
layer
silicon material
refractory metal
forming
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61280536A
Other languages
English (en)
Other versions
JPS62132349A (ja
Inventor
ユン・チャウ・イェン
Original Assignee
アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド filed Critical アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド
Publication of JPS62132349A publication Critical patent/JPS62132349A/ja
Application granted granted Critical
Publication of JP2810879B2 publication Critical patent/JP2810879B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 発明の分野 この発明は一般に集積回路製作方法に関し、かつ特
に、超大規模集積(VLSI)半導体ダイス製作における段
部被覆を改良するための方法に関する。なお、この明細
書において「ポリサイド」とは「ポリシリコン−シリサ
イド」のことを指し、より特定的には、ポリシリコンを
他の金属と反応させることにより形成されるシリサイド
(シリコンと当該金属との金属間化合物)のことを指
す。 関連技術の説明 集積回路製作におけるVLSI技術の研究および開発の結
果、性能を改良し、かつ製造歩留りをより改善する目的
で、チップ面積を節約するために、半導体チップの個々
の構成要素のジオメトリが絶えず縮小されるという成果
がもたらされた。ダイスの極微の寸法における固有の問
題の1つは、個々の構成要素の相互接続が個々の能動構
成要素上に形成された層において、1個の構成要素につ
き1個または2個以上のコンタクト穴の充填を必要とす
ることである。これらの穴は、「コンタクト窓」および
「穴」としても周知であり、典型的には絶縁体を介し
て、電気的に結合されるべき各能動素子のコンタクト区
域に通じる。すなわち、裸眼には半導体ダイスは平坦で
あるように見えるが、それは実際には、非平面状の周囲
である。 現在、縮小は水平方向に行なわれており、垂直方向の
寸法が、それに比例してスケール決めされているわけで
はない。これにより、一般に「段部被覆」と呼ばれる、
製造プロセスにおける非常に深刻な問題が生じる。VLSI
では、構成要素の表面面積に対する水平方向の寸法は、
現在1ミクロンの範囲に近づきつつあり、寸法をサブミ
クロンとすることが、ブレークスルーの目標と考えられ
ている。しかしながら、穴の垂直方向の高さすなわち深
さは、寄生容量効果のような有害な現象によりこのスケ
ール決めに従わない可能性がある。 現在の技術水準における標準的電気的相互接続機構
は、基本的には金属のパターン化された薄膜である。相
互接続を形成するためのプロセス手順は、一般に「金属
化」と呼ばれる。特に、一般に用いられる金属化の方法
は、さまざまな構成要素の間に所望の相互接続を完了す
るために、チップ区域全体に生成されかつサブストレー
トの拡散領域、ポリシリコンライン、および下に横たわ
る金属ラインに通じる穴をエッチングするシリコン二酸
化物(「酸化物」)のように絶縁体層上に金属層をスパ
ッタすることである。 第1図で示されるように、VLSIダイスにおける相対的
に深いコンタクト穴は、適切な段部被覆を与えるスパッ
タされた金属膜に適していない。その結果、不十分な段
部被覆を生じる。不十分な段部被覆の結果、乏しい信頼
性およびウエハ上に形成された多くの動作しない素子の
両方を、すなわち低い製造歩留りを生じる。 もし金属化が構造間の層であるならば、金属層上に平
坦化が行なわれなければ段部被覆の問題は、後に生成さ
れた層においては一層ひどくなる。 不十分な段部被覆を克服する1つの方法は、金属化層
が形成された後それを平坦化するように試みることであ
る。この方法は、相対的に高い温度のプロセスである。
高温は、能動構成要素が形成される半導体層に有害な影
響をもたらし得る。こうした影響の1つは、ドープされ
た領域が横方向および垂直方向に広がることである。バ
イポーラトランジスタでは、たとえば外因性のベース領
域が真正のベース領域を過ぎてエミッタ領域内に広がる
かもしれず、または接合の深さが埋込コレクタ領域に向
かって広がり、その結果、より低い降伏電圧を生じるか
もしれない。金属酸化物半導体(MOS)とバイポーラ素
子の両方において、不純物の移動が加熱サイクルの間生
じ得る。 他の方法は、酸化物層内の燐(P)の濃度を比較的高
くし、かつコンタクト穴の角を滑らかにするためにコン
タクトエッチングの後高温を用いることである。再び、
不利な点はMOSトランジスタのソース/ドレインの形成
の後の不所望の高温サイクルである。構造物全体は、後
の金属化方法のためには比較的不適な表面の輪郭を有す
る。P型のドープされた酸化物に対する高温の必要条件
を克服するために、酸化物は硼素(B)と燐(P)の両
方をドープされ得る。しかしながら、これは酸化膜の組
成物のプロセス制御という困難を導入する。さらに他の
方法は、テーパされた穴を生じるエッチング技術を採用
することである。しかしながら、この方法は非常に繊細
なマスキング動作を必要とする。このような技術の再現
性を達成することは困難である。 さらに他の方法は、低圧での気相反応、すなわち低圧
化学的気相成長(LPCVD)方法を採用することにより段
部被覆を改良するように開発された。しかしながら、LP
CVD金属は高抵抗率および膜の厚さの均一性の欠損を被
る。 段部被覆を改良する他の方法は、1985年7月31日出願
の、本件出願と同一譲受人に譲渡された米国特許出願第
761,206号(サンダー(Sander))で教示された、ドー
プされたポリシリコンプラグおよびエッチングバック平
坦化技術である。 一般に、不十分な段部被覆により半導体チップ製造業
者は、VLSIに反する技術を用いるように強いられる。例
として、内側に傾斜するスロープを有する穴を形成した
り、すならち比較的に窓の開口を広くするようにした
り、相補型MOS(CMOS)のようにp型領域がn型ウェル
に設けられる場合があり、しかもコンタクトがp型領域
に対してのみなされなければならないときに、穴を高い
精度で整列させることが保証されるように、間隔の削減
を抑制したりすることがある。 半導体サブストレートのドープされた領域の接合の深
さが浅いために、関連の問題である「スパイキング」が
VLSI素子に生じ得る。アルミニウムのような金属が直接
接触すると、金属の原子は接合を介して構成要素構造物
のより低い層に移動し得る。これもまた結果的に、歩留
りおよび信頼性の損失を生じる。 それゆえに、集積回路製作技術に対し、優れた抵抗の
コンタクトを提供し、またより優れた縮小性を有する段
部被覆を改良する必要がある。 発明の要約 この発明の目的は、VLSI集積回路のための段部被覆の
改良を提供することである。 この発明の目的は、集積回路の信頼性、性能および製
造歩留りを改良することである。 この発明のさらに他の目的は、予め製作されたダイ領
域での熱効果が最少にされるように導電性穴プラグを形
成するための相対的に低い温度の集積回路製作方法を提
供することである。 この発明のさらに他の目的は、金属パターン化方法の
ためのマスキング動作を緩和する後の金属化方法のため
により優れた表面の輪郭を提供することである。 その基本的局面においては、この発明は、半導体集積
回路ダイスにおける能動構成要素領域を覆うコンタクト
穴に導電性プラグを形成することにより、集積回路金属
化プロセスの工程のための段部被覆を改良する方法を提
供する。シリコンを基本にしたチップのためのポリシリ
コンのような半導体材料の層は、実質的にコンタクト穴
を充填するように形成される。好ましい実施例では、フ
ィラーは導電率を向上させるようにドープされる。耐火
性金属の層は、ポリシリコン上に形成される。ポリシリ
コンおよび耐火性金属は焼鈍しにより反応され、それに
よって実質的に穴に延性するポリサイド材料が作られ
る。結果として生じる構造物は、それから穴に導電性ポ
リサイドプラグを残して予め定められた程度まで取り除
かれる。後の金属相互接続層は、それによってより優れ
た段部被覆を提供する。導電性ポリシリコンまたはポリ
サイドプラグが形成される様々な実施例が開示される。 この発明の利点は、このプロセスが実質的に均一の穴
プラグを提供して、実に様々な大きさのコンタクト窓の
ために用いられ得ることである。 この発明の他の利点は、様々な層のための製作平坦化
工程が省略され得ることである。 この発明のさらに他の利点は、この発明の工程が比較
的低い温度を用い、それによって前に形成されたダイス
の構成要素への有害な結果を最少にすることである。 この発明のさらに他の利点は、ポリサイドエッチング
速度がポリシリコンまたは酸化物に対して選択力を有す
るので、エッチングのための終点検出がより正確である
ことである。 この発明の他の目的、特徴および利点は、各図を通じ
て同じ参照符号が同じ特徴を示す。以下の詳細な説明お
よび添付の図面を考察して明らかになるであろう。 この説明において参照される図面は、もし特定に注目
されるのでなければ、同一比では描かれていないと理解
されるべきである。さらに、図面は、この発明に従って
製作された集積回路の一部分のみを明示するように意図
されている。 発明の詳細な説明 さてこの発明の特定の実施例を詳細に参照すると、そ
れはこの発明を実施するために発明者によって現在企図
された最良のモードを例示する。代わりの実施例もまた
簡単に説明される。 集積回路の構成要素の製作方法で用いられる共通の技
術の詳細を記述する刊行物が多いことが、認められるべ
きである。たとえば、フェアチャイルド・コーポレーシ
ョン(Fairchild Corporation)が1979年に版権を得
た、レストン・パブリッシング・カンパニー,インコー
ポレーテッド(Reston Publishing Co.,Inc.)の「半導
体および集積回路製作技術」(Semiconductor & Integ
rated Circuit Fabrication Techniques)を参照された
い。それらの技術は一般に、この発明の構造物の製作に
採用され得る。さらに、このような方法の個々の工程
は、商業的に入手可能な集積回路製作機械を用いて行な
われ得る。この発明の理解に特に必要であるので、例示
の技術データが現在の技術に基づいて述べられる。この
技術における将来的発展は、当業者に明らかであるよう
に適当な調整を必要とするかもしれない。 第2a図は、たとえば、商業的に入手可能な、軽くドー
プされたシリコンウエハであるウエハのサブストレート
10の断面を示す。この発明を説明する目的のために、ウ
エハのサブストレート10は、多くの能動構成要素領域お
よびコンタクト区域を有する1つまたは2つ以上の集積
回路チップが構成され、かつ回路設計に従って電気的相
互接続を形成するように金属化の準備がされている工程
まで既に処理されていることが仮定されるべきである。 1つのこのような構成要素領域12は、サブストレート
10の表面14に横たわる。たとえば、サブストレート10は
単結晶のシリコンサブストレートまたはp型導電性を有
するように軽くドープされたこのようなサブストレート
上に成長されたエピタキシャル層であってもよい。構成
要素領域12は、たとえばバイポーラトランジスタのコレ
クタまたは電界効果トランジスタのドレイン領域として
作用するためにn+型導電性を有するように多くドープ
されたシリコン領域であってもよい。コンタクト領域12
の機能的性質にかかわらず、コンタクト穴16は、電気的
相互接続がコンタクト領域12に対してなされ得るように
サブストレート10に重畳する二酸化シリコン(「酸化
物」)のような誘電体のまたは絶縁体の層18に既に形成
されている。穴16はまた、たとえば相互接続ラインまた
はチップのゲートされた土台上に開かれてもよい。 ポリシリコン20のような半導体材料の層が形成され
る。穴16の幅は相対的に狭いが、周知の技術を用いて容
易に充填されるものとする。化学的気相成長(CVD)ま
たはプラズマを用いたCVDのような従来の生成技術が、
ポリシリコン層20を形成するように採用され得る。この
層は、CVDサイクルにおけるPH3またはPOCl3の後の拡散
により、相対的に低い抵抗率を有するようにドープされ
得る。代わりに、ポリシリコン層20はコンタクト領域12
の導電型に依存するアクセプタまたはドナー原子を用い
て周知のイオン注入技術によりドープされ得る。生成さ
れたポリシリコンの全体の厚さは、形成サイクルがコン
フォーマルな性質を有するにもかかわらずポリシリコン
20がほとんどプラナ状の表面23を形成するように選択さ
れる。なお、本願明細書において、「コンフォーマル」
とは、ある層について、その層の表面形状が、その下地
の表面形状を反映したものとなるような性質を表わすも
のとする。 耐火性金属層22がポリシリコン20上に形成される。例
示の適当な耐火性金属は、チタン(Ti)タングステン
(W)、モリブデン(Mo)、タンタル(Ta)、およびプ
ラチナ(Pt)である。スパッタ生成は、一般の方法技術
である。 次に、形成されたポリシリコン20および耐火性金属22
の層状にされた構造物は、ポリシリコン20および金属22
がポリサイド材料24を形成するために反応するようにさ
れるために加熱処理サイクルを介して置かれる。典型的
なサイクルパラメータは、窒素またはアルゴン雰囲気で
およそ30分ないし1時間、600℃ないし900℃で炉のチュ
ーブ内で加熱する。高温での短期間の熱の焼鈍し方法も
また、採用されてもよい。 ポリシリコン20および耐火性金属22の相対的な厚さ
は、選択された材料の反応特性および導電性プラグが形
成されるべき穴の寸法に依存する。たとえば1オングス
トロームの厚さのチタンの層が、およそ2.51オングスト
ロームのポリサイドチタン珪化物層を形成するようにお
よそ2.27オングストロームのポリシリコンと反応するこ
とが周知である。ポリサイドプラグを形成するために、
第2b図で示されるように、穴16のポリシリコン20の全体
またはほとんど全体がポリサイド24を形成するように反
応される厚さを選択することが望ましい。 第2b図は、このプロセスの熱処理サイクル後の構造を
示し、ポリシリコン20および耐火性金属22の相対的厚さ
に依存して、反応していないポリシリコン20′の残留の
層がサブストレート10の表面14の穴16内に残り得る。ポ
リシリコン20′がドープされ、かつ残留物が非常に薄く
され得るので、抵抗は低くなる。それゆえ、コンタクト
領域12とポリサイド24の間のオーミック接触が確実にさ
れる。 もし領域12が浅い接合領域であるならば、コンタクト
領域12の、サブストレート10との接合を介するポリサイ
ドの浸蝕すなわち「スパイキング」を妨げるために、こ
のポリシリコン20′の残留物を故意に残すように相対的
な厚さおよび熱サイクルパラメータを算定することが望
ましいかもしれない。より深い接合領域または金属相互
接続層のコンタクト穴に対して、ポリシリコンを完全に
ポリサイドに変えるように反応が行なわれ得る。 この発明の重要な局面は、反応の性質により与えられ
る制御である。耐火性金属22の厚さは、ポリシリコン20
の既知の厚さおよび穴16の既知の深さにより決定され得
る。それゆえに、金属22の厚さは、ポリシリコンもしく
はポリサイドまたはポリサイド上のポリシリコンのプラ
グのいずれかが、製作されるべきチップ構造の性質に依
存して穴16に残留するように、予め決定され得る。以下
に述べられた実施例もまた、この特徴を示す。 反応していない金属の残留層22′もまた、加熱処理サ
イクルにかかわらず残存するかもしれない。それゆえ
に、いかなる反応していない純粋な耐火性金属層22′も
従来の清掃プロセスの工程を用いて除去される。 その後、ポリサイド24は、酸化物18からは除去される
が穴16には残留するように部分的にエッチングされる。
エッチングが、緩衝されたフッ化水素酸または塩素プラ
ズマエッチャントのような従来の化学的エッチャントを
用いて行なわれ得る。こうして第2c図で示されるように
導電性ポリサイドプラグは実質的に穴を充填する。構造
物全体が、既に実質的にプラナ状にされている。後に形
成される金属化層、たとえば典型的にはアルミニウムの
マスキングおよびスパッタリングまたは金属珪化物の相
互接続構造を形成することにより形成される金属化層
(例として、1982年9月30日出願の、かつ本件出願と同
一譲受人に譲渡された、ウォレスン他の米国特許出願第
430,188号を参照されたい)もまた、実質的にプラナ状
になる。 それゆえ、金属層の生成は、より優れた段部被覆を与
えるであろう。さらに、このような金属層は実質的にプ
ラナ状の形状を自動的に有する。これは、もしさらに他
の層が金属層に重畳して構成されるべきであるならば、
当然、極めて重要となる。 ポリサイドプラグ24′は、よりずっと低い抵抗率を有
するという点で、単一のポリシリコンプラグに付加的利
点を提供する。たとえば、この発明に従って形成された
チタン珪化物プラグは、ポリシリコンフラグより約3桁
低い抵抗を有する。 実施例 1×1×1ミクロン(長さ×幅×深さ)の寸法を有す
る穴に、穴を充填し、かつ酸化物より10,000オングスト
ローム高くなっているポリシリコン層が形成された。チ
タンは、0.85ミクロンの厚さを有するようにポリシリコ
ン上にスパッタされた。構造物は、N2雰囲気で30分間、
900℃まで加熱された。残留の純粋なチタンは、H2O2
混合されたNH4OHにより除去された。ポリサイドは、10
対1のBOEで化学的にエッチングされた。これは、実質
的に穴を充填するTiSi2のポリサイドプラグを残した。 第3a図で示されるように、相対的に狭い穴16に対し
て、ポリシリコン20および耐火性金属22の生成物により
穴16のほぼ中央の上に尖形30を生じる可能性がある。尖
端において、耐火性金属の厚さがスパッタ全体の厚さの
10ないし50%の間で変化し得る。この状態を処理するた
めの第1の代わりの組の方法の工程が、第3b図ないし第
3d図に示される。先に述べられた技術では、反応される
べき必要な耐火性金属22の厚さは、充填されるべき穴の
深さに従って決定された。この方法では、金属22の厚さ
は、酸化物18上に生成されたポリシリコン20の厚さによ
り決定される。いくつかの製作応用にとっては、後者の
方がより決定しやすいかもしれない。しかしながら、余
分のプロセスの工程が必要とされる。多くドープされた
LPCVDポリシリコン20は、穴16の幅の約2分の1の厚さ
tに生成される。 第3b図で示されるように、加熱処理サイクルは、ポリ
サイド24が酸化物18の主表面32に対して形成されるまで
続く。耐火性金属22の厚さが変化するため、ポリサイド
24と反応していないポリシリコン21との間のインターフ
ェイスは、絶縁体層18の表面32の表面においては実質的
に平坦になる。既に述べられたように、ポリサイド24が
それから取り除かれる。 この工程では、構造物の主表面32を本質的に平坦化す
るポリシリコンプラグ21が既に形成されていることが再
び注目され得る。もしポリサイド上のドープされたポリ
シリコンの比較的高い抵抗率が集積回路の性能に臨界的
でないならば、金属化方法の工程がすぐに行なわれ得
る。 さて第3a図を参照すると、構造物の表面32上に他の耐
火性金属層34が形成される。層34の厚さは、穴16の深さ
により決定される。再び、金属34が穴16のポリシリコン
プラグ21と反応するようにされるために加熱処理サイク
ルが行なわれる。第3d図で示されるように、反応の後、
プラグ21はポリサイド24′に実質的に代えられている。 耐火性金属の残留物22′がそれから、取り除かれるか
または構成要素の相互接続を形成する際に用いられ得
る。 上記のように、再びポリシリコン20′の薄い層はプラ
グ21とコンタクト領域12の間にそのまま残されて示され
る。 他の代わりの実施例が、第4a図から第4d図まで示され
る。この実施例は相対的に深いだけでなく相対的に幅の
広いコンタクト窓に関する。ポリシリコンの生成物の幅
およびコンフォーマルな性質の結果として、穴16内への
最初の層20は、矢印40で示されるように主凹部を含み得
る。後に形成される耐火性金属22は、同一の全体的輪郭
に従うだろう。第1の加熱処理サイクルの後、第1のポ
リサイド24のコンフォーマルな層が形成され、かつポリ
シリコン穴の内張り20′が残留する。第2のポリシリコ
ン42の層は、少なくとも凹部40を実質的に充填するよう
に形成される。これは、第4b図において点線で示される
ように、ブランケット層を形成することにより最も容易
に達成される。代わりに、フォトレジストが凹部40を充
填するように用いられてもよい。 それからエッチングが行なわれる。ポリシリコンプラ
グ42′は、凹部40に残される。このプラグ42′は上記の
ように、導電性により得る。ゆえに、表面32のレベルま
でエッチングすることにより構造物が相対的にプラナ状
になり得るので、この状態で金属化を進行することもで
きるし、プラグ42′をポリサイドに変えることもでき
る。 さて第4c図を参照すると、耐火性金属34の第2の層が
構造物上に形成される。第2の加熱処理サイクルが、そ
れから行なわれる。 第4d図に示されるように加熱処理の後、ポリサイド2
4′が形成されかつ穴16を実質的に充填する。構造物の
表面32から耐火性金属の残留物22′および層24′の不所
望のポリサイド部分を除去するように、従来のエッチン
グがそれから行なわれ得る。 相対的に深くかつ相対的に広い穴16の問題に対する類
似した解決が、第5a図から第5d図まで示される。第1の
加熱処理サイクルの後ポリシリコンの内張り20′が、穴
16の底部を除いて残留しないように、余分の厚さの耐火
性金属22が形成されることを除いては、最初のプロセス
の工程は第4a図および第5a図ならびに第4b図および第5b
図においてそれぞれ本質的に同一である。典型的には、
耐火性金属22の厚さは、凹部40の幅に依存するスパッタ
された層の全体の厚さの20ないし50%である。構造物か
ら取り除かれる耐火性金属の残留物22′が残留してもよ
い。この除去に続いて、第5c図において点線で示される
ように、フォトレジスト層44が構造物上に形成される。
現像に続いて、フォトレジストプラグ44′のみが凹部40
に残留する。フォトレジストプラグ44′はポリサイド層
の後のエッチングの間、下にあるポリサイドのためのシ
ールドとして作用する。第5d図で示されるように、これ
により、比較的滑らかに湾曲した上方表面46を有するポ
リサイドプラグ24′を穴16に生じる。ゆえに、後に形成
された金属化層がより優れた段部被覆を提供する。 多層集積回路に見られ得るような、非常に深くかつ非
常に幅の広い穴の構造物に対するさらに他の代わりの実
施例が、第6a図から第6f図まで示される。このような穴
16では、凹部40内に空所を形成する危険がある。プロセ
スの第1の工程は、第4a図および第4b図で示される実施
例に対応する。すなわち第6a図および第6b図で示される
ように、穴16に凹部40およびポリシリコン20′の内張り
を有するコンフォーマルなポリサイド24を最初に形成す
る。ポリサイド24の層がそれらエッチング除去される。
これにより、第6c図で示されるように、減じられた横縦
比および元の凹部40と比較して、より滑らかな輪郭を有
する凹部40′を生じる。 ポリシリコン42の第2の層および耐火性金属32の第2
の重畳層が形成される。凹部40′が修正されているの
で、この堆積層は本質的に、よりプラナ状である。 次に、第6d図で示されるように、構造物にポリシリコ
ンプラグ42′を残してポリサイド24′の層を形成するよ
うにポリシリコン42および耐火性金属32を反応させるた
めに、加熱処理サイクルが行なわれる。 第2のポリサイド24′の層がそれから、構造物から除
去される。 さて第6e図を参照すると、第3の耐火性金属46の層が
構造物上に形成される。ポリシリコンプラグ42′のため
に、構造物の表面34は今では実質的にプラナ状であり、
かつ耐火性金属46の厚さはほぼ均一である。結果とし
て、第6f図で示されるように、穴16にポリサイドプラグ
24″を形成するように加熱処理サイクルが行なわれ得
る。 この一連の図面はまた、コンタクト領域12が相対的に
深い場合、プロセスの公差に従ったばらつきがあったと
しても、接合を通したポリサイドのスパイキングの機会
がほとんどないため、前の実施例で示されるようなポリ
シリコン残留物層20′が必要とされないことを示すよう
に意図されている。ゆえに、プラグ24′は、ドープされ
たポリシリコン層20′を保有する上記の実施例の1つよ
りも低い、全体の抵抗を有するはずである。 当業者には明らかであるように、コンタクト穴16は、
特に相補型金属酸化物半導体素子において、サブストレ
ート10のn型表面区域およびp型表面区域の両方に開か
れてもよい。隣接するコンタクト領域12に整合するよう
にポリシリコン21のプラグの適正なドーピングが達成さ
れるように、適当な従来のマスキング技術が用いられ得
る。 この発明の好ましく、かつ代わりの実施例の上記の説
明は、例示と説明の目的で提示されたものである。これ
は余すところないものではなく、またこの発明を、開示
された正確な形式に限定するものでもない。明らかに、
多くの修正や変更が当業者にとって明らかとなるであろ
う。同様に、前記のいかなるプロセスの工程も、同様の
結果を達成するために他の工程と変換されてもよい。実
施例は、この発明の原理およびその実際の応用を最もよ
く説明するために選ばれかつ述べられたのであって、そ
れによって当業者が、様々な実施例に対し、かつ企図さ
れた特定の用途に適用する様々な修正とともにこの発明
を理解することを可能にする。この発明の範囲は、添付
の特許請求の範囲およびその均等物によって規定される
ことが意図されている。
【図面の簡単な説明】 第1図は、集積回路の金属化層による段部被覆の問題の
略断面図である。 第2図ないし第6図は、この発明の様々な実施例による
プロセスの工程の理想化されたシーケンスの略断面図で
ある。 第2a図は、ポリシリコンのようなアモルファス半導体材
料およびチタン層のような重畳する耐火性金属層がシー
ケンシャルに形成される、誘電体または絶縁体材料のよ
うな重畳層を介するコンタクト穴を有するサブストレー
トの段部完成を示す。 第2b図は、第2a図で示されるように、ポリシリコンおよ
び金属がポリサイド材料を作るように反応された後の段
部完成を示す。 第2c図は、第2b図で示されるように、コンタクト穴を実
質的に充填するポリサイドプラグを残すように、ポリサ
イドおよびいかなる残留の金属も取り除かれた後の段部
完成を示す。 第3a図は、ポリシリコン層および耐火性金属層がシーケ
ンシャルに形成される、酸化物層のような重畳層を介す
るコンタクト穴を有するサブストレートの段部完成を示
す。 第3b図は、第3a図で示されるように、ポリシリコンおよ
び耐火性金属がポリサイド材料を作るように反応された
後の段部完成を示す。 第3c図は、第3b図で示されるように、ポリサイド層がポ
リシリコンプラグを残すように取り除かれ、かつ第2の
耐火性金属層が形成された後の段部完成を示す。 第3d図は、第3c図のポリシリコンプラグおよび耐火性金
属が、コンタクト穴を実質的に充填するポリサイドプラ
グを形成するように反応された後の段部完成を示す。 第4a図は、ポリシリコンおよび重畳する耐火性金属層が
シーケンシャルに形成される重畳層を介するコンタクト
穴を有するサブストレートの段部完成を示す。 第4b図は、第4a図で示されるように、ポリシリコンおよ
び金属がポリサイド層を形成するように反応され、かつ
重畳するポリシリコン層が形成された後の段部完成を示
す。 第4c図は、第4b図で示されるように、重畳するポリシリ
コン層がエッチングされ、かつ第2の耐火性金属層が形
成された後の段部完成を示す。 第4d図は、第4c図で示されるように、第2の耐火性金属
が下に横たわる層と反応された後の段部完成を示す。 第5a図は、コンタクト穴が形成され、かつポリシリコン
および重畳する耐火性金属層がシーケンシャルに形成さ
れた重畳層を有するサブストレートの段部完成を示す。 第5b図は、第5a図で示されるように、ポリシリコンおよ
び金属が、金属の残留物を残してポリサイド層を形成す
るように反応された後の段部完成を示す。 第5c図は、第5b図の残留物層が除去され、かつフォトレ
ジスト層がポリサイド層上に形成された後の段部完成を
示す。 第5d図は、第5c図で示されるように、コンタクト穴を実
質的に充填するポリサイドプラグを残すように、フォト
レジスト層およびポリサイド層がエッチングされた後の
段部完成を示す。 第6a図は、ポリシリコン層および耐火性金属層がシーケ
ンシャルに生成された重畳層を介するコンタクト穴を有
するサブストレートの段部完成を示す。 第6b図は、第6a図で示されるように、ポリシリコン層お
よび金属層がポリサイド材料を形成するように反応され
た後の段部完成を示す。 第6c図は、第6b図で示されるように、ポリサイド層が除
去され、かつ第2のポリシリコン層および第2の耐火性
金属層がシーケンシャルに形成された後の段部完成を示
す。 第6d図は、第6c図で示されるように、第2のポリシリコ
ン層および第2の耐火性金属層が、第2のポリサイド層
を形成するように反応された後の段部完成を示す。 第6e図は、第6d図で示されるように、第2のポリサイド
層が除去され、かつ第3の耐火性金属層が生成された後
の段部完成を示す。 第6f図は、第6e図で示されるように、第3の耐火性金属
層が前記コンタクト穴でポリシリコンと反応され、かつ
いかなる残留の耐火性金属も除去された後の段部完成を
示す。 図において、10はサブストレート、12はコンタクト領
域、14,23,32は表面、16はコンタクト穴、18は絶縁体
層、20,20′,42はポリシリコン、21はポリシリコンプラ
グ、22,22′,34,46は耐火性金属、24はポリサイド、2
4′はポリサイドプラグ、42′はポリシリコンプラグ、4
4はフォトレジスト、44′はフォトレジストプラグであ
る。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−175726(JP,A)

Claims (1)

  1. (57)【特許請求の範囲】 1.サブストレートに重なる層を貫通するコンタクト穴
    を含む構造物を有する半導体集積回路の製作において、
    以後に形成される電気的結合層による段部被覆を改良す
    るための方法であって、 (a)前記構造物上にシリコン材料の層を形成すること
    により、前記コンタクト穴の少なくとも一部を充填する
    工程と、 (b)前記シリコン材料上に耐火性金属の層を形成する
    工程と、 (c)前記シリコン材料の少なくとも一部および前記金
    属の少なくとも一部が導電性シリサイドを形成するよう
    に、前記シリコン材料層および前記耐火性金属層を反応
    させる工程と、 (d)前記シリサイド層上に第2のシリコン材料層を堆
    積させる工程と、 (e)前記構造物上に第2の耐火性金属層を堆積させる
    工程と、 (f)未反応のシリコン材料がシリサイドに変換される
    よう前記構造物を加熱処理する工程と、 (g)前記コンタクト穴を除いて、前記シリサイドを含
    む前記材料を前記構造物から取り除くことによって実質
    的に平坦な層を形成する工程とを含み、 それによって、以後に形成される層が、実質的に改良さ
    れた段部被覆を提供する、段部被覆を改良するための方
    法。 2.前記工程(a)が、前記構造物の、前記コンタクト
    穴が露出させる区域と同一の導電型を有する、ドープさ
    れたポリシリコンの層を堆積させる工程を含む、特許請
    求の範囲第1項に記載の方法。 3.前記工程(c)は、前記シリコンと前記耐火性金属
    とが、前記シリサイドを形成するまで前記構造物を加熱
    処理する工程を含む、特許請求の範囲第1項に記載の方
    法。 4.前記工程(a)が、前記シリコン材料に不純物を導
    入することによって前記シリコン材料を導電性にするス
    テップをさらに含む、特許請求の範囲第1項に記載の方
    法。 5.前記工程(f)の後に、 前記構造物上に第3の耐火性金属層を堆積させる工程
    と、 前記コンタクト穴内に残留する前記シリコン材料と前記
    第3の耐火性金属とが、前記コンタクト穴を実質的に充
    填するシリサイドプラグを形成するまで前記構造物を加
    熱処理する工程と をさらに含む、特許請求の範囲第1項に記載の方法。 6.相対的に幅の広いかつ相対的に深いコンタクト穴を
    有する、半導体集積回路構造物における電気的コンタク
    ト金属部の段部被覆を改良するための方法であって、 前記構造物上に、コンフォーマルな第1のシリコン材料
    層を形成する工程と、 前記第1のシリコン材料層上に、コンフォーマルな第1
    の耐火性金属層を形成する工程と、 前記構造物の前記コンタクト穴を少なくとも部分的に充
    填する、コンフォーマルな第1のシリサイド層を形成す
    るように、前記第1のシリコン材料層および前記第1の
    耐火性金属層を熱的に反応させる工程と、 前記第1のシリサイド層上に、実質的に平坦な上面を有
    する第2のシリコン材料層を形成する工程と、 前記第2のシリコン材料層をエッチングして、前記コン
    タクト穴内の、前記第1のシリサイド層および前記第2
    のシリコン材料層の、実質的に平坦な上面を形成する工
    程と、 前記実質的に平坦な上面上に第2の耐火性金属層を形成
    する工程と、 前記第2の耐火性金属層、第2のシリコン材料層、第1
    のシリサイド層、および前記第1のシリコン材料層を熱
    的に反応させて実質的に均質なシリサイド層を形成する
    工程と、 前記コンタクト穴を除いて、前記均質なシリサイド層お
    よび残留している前記耐火性金属を除去する工程とを含
    み、それによって導電性プラグが前記コンタクト穴を実
    質的に充填し、かつ前記構造物を実質的に平坦化させ
    る、方法。 7.前記第1のシリコン材料層を形成する前記工程が、
    前記シリコン材料内に不純物を導入して前記シリコン材
    料を導電性にする工程をさらに含む、特許請求の範囲第
    6項に記載の方法。
JP61280536A 1985-11-27 1986-11-25 段部被覆を改良する方法 Expired - Fee Related JP2810879B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80257085A 1985-11-27 1985-11-27
US802570 1985-11-27

Publications (2)

Publication Number Publication Date
JPS62132349A JPS62132349A (ja) 1987-06-15
JP2810879B2 true JP2810879B2 (ja) 1998-10-15

Family

ID=25184075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61280536A Expired - Fee Related JP2810879B2 (ja) 1985-11-27 1986-11-25 段部被覆を改良する方法

Country Status (1)

Country Link
JP (1) JP2810879B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175726A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS62132349A (ja) 1987-06-15

Similar Documents

Publication Publication Date Title
US4818723A (en) Silicide contact plug formation technique
US4505027A (en) Method of making MOS device using metal silicides or polysilicon for gates and impurity source for active regions
US4833519A (en) Semiconductor device with a wiring layer having good step coverage for contact holes
EP0225920B1 (en) Process for forming contacts and interconnects for integrated circuits
US4551908A (en) Process of forming electrodes and interconnections on silicon semiconductor devices
US5302539A (en) VLSI interconnect method and structure
US5144404A (en) Polysilicon Schottky clamped transistor and vertical fuse devices
JP3025478B2 (ja) 半導体装置およびその製造方法
US4562640A (en) Method of manufacturing stable, low resistance contacts in integrated semiconductor circuits
JPH0613403A (ja) Mos集積回路上の自己整列珪化コバルト
US4822754A (en) Fabrication of FETs with source and drain contacts aligned with the gate electrode
US6329277B1 (en) Method of forming cobalt silicide
JPH0630359B2 (ja) バイポーラトランジスタの製造方法
US5212102A (en) Method of making polysilicon Schottky clamped transistor and vertical fuse devices
US8299541B2 (en) Process for producing a contact pad on a region of an integrated circuit, in particular on the electrodes of a transistor
US6054385A (en) Elevated local interconnect and contact structure
US4888297A (en) Process for making a contact structure including polysilicon and metal alloys
KR100289372B1 (ko) 폴리사이드 형성방법
JP2810879B2 (ja) 段部被覆を改良する方法
US5329161A (en) Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices
JPH10189486A (ja) 半導体装置及びその製造方法
KR19980056170A (ko) 반도체 소자의 금속 배선 형성방법
JPH0586653B2 (ja)
JP2563317B2 (ja) 半導体装置の製造方法
JPH09162392A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees