JP2005056917A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005056917A JP2005056917A JP2003206111A JP2003206111A JP2005056917A JP 2005056917 A JP2005056917 A JP 2005056917A JP 2003206111 A JP2003206111 A JP 2003206111A JP 2003206111 A JP2003206111 A JP 2003206111A JP 2005056917 A JP2005056917 A JP 2005056917A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- single crystal
- substrate
- insulating substrate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01088—Radium [Ra]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】絶縁基板上に、転写により形成された単結晶Ｓｉ薄膜トランジスタと、絶縁基板上で形成された多結晶Ｓｉ薄膜トランジスタとを有する半導体装置において、多結晶Ｓｉ薄膜を形成するためのレーザ光照射による単結晶Ｓｉ薄膜トランジスタの損傷を防止する。
【解決手段】レーザ光照射時に、レーザ光の光路の一部にマスクを挿入することにより、単結晶Ｓｉ薄膜トランジスタ１６ａに照射されるレーザ光を遮蔽する。
【選択図】 図１
【解決手段】レーザ光照射時に、レーザ光の光路の一部にマスクを挿入することにより、単結晶Ｓｉ薄膜トランジスタ１６ａに照射されるレーザ光を遮蔽する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば、ＴＦＴで駆動するアクティブマトリクス駆動液晶表示装置等において、同一基板上に周辺駆動回路やコントロール回路を一体集積化した液晶表示装置の回路性能改善を図った半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来より、ガラス基板上に非晶質Ｓｉ（以下ａ−Ｓｉと略記する）や多結晶Ｓｉ（以下Ｐ−Ｓｉと略記する）の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと記す）を形成し、液晶表示パネルや有機ＥＬパネル等の駆動を行う、いわゆるアクティブマトリクス駆動を行う表示装置が使用されている。
【０００３】
特に、移動度が高く高速で動作するｐ−Ｓｉを用いて、周辺ドライバを集積化したものが用いられるようになっている。しかし、さらに高い性能が要求されるイメージプロセッサやタイミングコントローラ等のシステム集積化のためには、より高性能なＳｉデバイスが求められている。
【０００４】
これは、多結晶Ｓｉでは結晶性の不完全性に起因するギャップ内の局在準位や結晶粒界付近の欠陥やギャップ内局在準位に起因する、移動度の低下やＳ係数（サブスレショルド係数）の増大のため、高性能なＳｉのデバイスを形成するには、トランジスタの性能が充分ではないという問題があるためである。
【０００５】
そこで、さらに高性能なＳｉのデバイスを形成するため、単結晶Ｓｉ薄膜からなる薄膜トランジスタ等のデバイスを予め形成し、これを絶縁基板上に貼り付けて半導体装置を形成する技術が研究されている（例えば、特許文献１、非特許文献１，２参照）。
【０００６】
また、高性能な半導体装置を形成するための別の手法として、同一の基板上に特性の異なる２種類の半導体デバイスを形成した液晶パネル用基板が、特許文献２に記載されている。特許文献２に記載の液晶パネル用基板では、アモルファスシリコンＴＦＴを用いた画素領域を有する基板上に、他の基板上に形成されている多結晶シリコンＴＦＴを転写する技術が開示されている。
【０００７】
【特許文献１】
特表平７−５０３５５７号（公表日１９９５年４月１３日）
【０００８】
【特許文献２】
特開平１１−２４１０６号（公開日１９９９年１月２９日）
【０００９】
【非特許文献１】
Ｊ．Ｐ．Ｓａｌｅｒｎｏ ”Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌ Ｓｉｌｉｃｏｎ ＡＭＬＣＤｓ”，Ｃｏｎｆｅｒｅｎｃｅ Ｒｅｃｏｒｄ ｏｆ ｔｈｅ １９９４ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｄｉｓｐｌａｙ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ（ＩＤＲＣ） Ｐ．３９−４４（１９９４）
【００１０】
【非特許文献２】
Ｑ．−Ｙ．Ｔｏｎｇ ＆ Ｕ．Ｇｅｓｅｌｅ， ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＷＡＦＥＲ ＢＯＮＤＩＮＧ ： ＳＣＩＥＮＣＥ ＡＮＤ ＴＥＣＨＮＯＬＯＧＹ ，Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ， Ｎｅｗ Ｙｏｒｋ（１９９９）
【００１１】
【発明が解決しようとする課題】
ところで、上記特許文献１および特許文献２からは、絶縁基板上に、他の基板から転写される単結晶Ｓｉデバイスと、絶縁基板上で成膜される多結晶Ｓｉデバイスとを形成する構成が考えられる。この場合、多結晶Ｓｉ薄膜を形成する過程で、非晶質Ｓｉ薄膜にレーザを照射して該非晶質Ｓｉ薄膜を多結晶化させることが行われる。
【００１２】
ここで、絶縁基板上に単結晶Ｓｉデバイスと多結晶Ｓｉデバイスとの２種類の半導体デバイスを形成する場合において、絶縁基板上に単結晶Ｓｉデバイスを転写した後に多結晶Ｓｉデバイスを形成する手順と、絶縁基板上に多結晶Ｓｉデバイスを形成した後に単結晶Ｓｉデバイスを転写する手順との２通りの手順が考えられる。
【００１３】
そして、上記２つの手順を比較すると、単結晶Ｓｉデバイスを転写した後に多結晶Ｓｉデバイスを形成する手順では、単結晶Ｓｉデバイスの転写を絶縁基板の平坦性が保たれた状態で行うことができ接合不良等の問題の発生を防止できるといった利点がある。しかしながら一方で、非晶質Ｓｉ薄膜にレーザを照射して該非晶質Ｓｉ薄膜を多結晶化させる工程において、基板全体に対してレーザ照射を行うと、このレーザが単結晶Ｓｉデバイスにも照射されることにより、単結晶Ｓｉデバイスが損傷を受けてしまうといった問題がある。
【００１４】
本発明は、上記の問題点を解決するためになされたもので、その目的は、ガラス等の絶縁基板上に、転写により形成された単結晶Ｓｉデバイスと、絶縁基板上での成膜工程等により形成された多結晶Ｓｉデバイスとを有する半導体装置において、多結晶Ｓｉ薄膜形成時のエネルギビームによって転写により形成される単結晶Ｓｉデバイスが損傷を受けることを防止することにある。
【００１５】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上記の課題を解決するために、絶縁基板上に、該絶縁基板に転写されてなる転写トランジスタと、該絶縁基板上で形成される成膜トランジスタとが混在する半導体装置の製造方法において、上記成膜トランジスタは、絶縁基板上に上記転写トランジスタを転写した後に形成されるものであり、上記成膜トランジスタの形成工程では、上記絶縁基板上に非晶質Ｓｉ薄膜を形成する工程と、上記非晶質Ｓｉ薄膜にエネルギビームを照射することにより多結晶Ｓｉ薄膜に改質する工程とを含み、上記エネルギビームの照射は、上記転写トランジスタの領域を避けて照射されることを特徴としている。
【００１６】
上記の構成によれば、絶縁基板上に、転写により形成された転写トランジスタと、絶縁基板上で形成された成膜トランジスタとを有する半導体装置において、多結晶Ｓｉ薄膜形成時のエネルギビームの照射によって上記転写トランジスタが損傷を受けることを防止することができる。
【００１７】
また、上記エネルギビームの照射により表面に損傷を受ける前の、平坦性が保たれた状態の絶縁基板に、上記転写トランジスタが形成された基板を接合することができるため、接合不良等の問題の発生を防止できる。
【００１８】
また、上記エネルギビームの照射は、上記転写トランジスタの領域を避けて照射するために、該エネルギビームの光路中にマスクを挿入することを特徴としている。
【００１９】
上記の構成によれば、半導体装置へのビーム照射をマスクの挿入・非挿入によって選択的に行えるため、エネルギビームの出力を安定させたままで、上記転写トランジスタの領域を避けてエネルギビームを照射することができる。
【００２０】
また、上記転写トランジスタの絶縁基板上への転写は、上記転写トランジスタが予め作り込まれた転写用基板を上記絶縁基板に接合した後、上記転写用基板の不要部分を剥離する工程によってなされ、上記エネルギビームの照射は、上記転写用基板の不要部分を剥離させる後に行われることを特徴としている。
【００２１】
上記の構成によれば、転写トランジスタを、絶縁基板上で形成する場合よりも、高度な微細加工を施した後に該絶縁基板に転写することが容易となる。また、絶縁基板に貼り付けられた基板の不要部分をエネルギビーム照射の影響を受けずに剥離することができる。
【００２２】
また、上記転写トランジスタは、単結晶シリコントランジスタとすることができる。
【００２３】
上記の構成によれば、特性が異なる複数の回路を集積化した高性能・高機能な半導体装置を得ることができる。また、１枚の絶縁基板上に、全て単結晶Ｓｉ薄膜からなるトランジスタを形成するよりも、安価に高性能・高機能な半導体装置を得ることができる。
【００２４】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図４に基づいて説明すれば、以下の通りである。
【００２５】
なお、本実施の形態で説明する半導体装置は、ＭＯＳ型の多結晶Ｓｉ薄膜トランジスタとＭＯＳ型の単結晶Ｓｉ薄膜トランジスタとを絶縁基板上の異なる領域に形成した高性能・高機能化に適した半導体装置であって、ＴＦＴによるアクティブマトリクス基板に形成される。
【００２６】
このＭＯＳ型の薄膜トランジスタは、活性半導体層、ゲート電極、ゲート絶縁膜、ゲート両側に形成された高濃度不純物ドープ部（ソース・ドレイン電極）からなり、ゲート電極により、ゲート下の半導体層のキャリア濃度が変調され、ソース−ドレイン間を流れる電流が制御される一般的なトランジスタである。
【００２７】
ＭＯＳ型トランジスタの特性としては、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）構造にすると、消費電力が少なく、電源電圧に応じて出力をフルに振ることができることから、低消費電力型のロジックに適している。
【００２８】
本実施の形態の半導体装置２０は、図３（ｉ）に示すように、絶縁基板２上に、ＳｉＯ２（酸化Ｓｉ）膜（酸化膜）３、多結晶Ｓｉ薄膜５’を含むＭＯＳ型の多結晶Ｓｉ薄膜トランジスタ（成膜トランジスタ）１ａ、単結晶Ｓｉ薄膜１４ａを備えたＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ（転写トランジスタ）１６ａ、金属配線２２を備えている。
【００２９】
絶縁基板２は、高歪点ガラスであるコーニング社のｃｏｄｅ１７３７（アルカリ土類−アルミノ硼珪酸ガラス、厚さ０．７ｍｍ程度）が用いられている。
【００３０】
ＳｉＯ２膜３は、絶縁基板２の表面全体に、膜厚約１００ｎｍで形成されている。
【００３１】
多結晶Ｓｉ薄膜５’を含むＭＯＳ型の多結晶Ｓｉ薄膜トランジスタ１ａは、層間絶縁膜としてのＳｉＯ２膜４上に、多結晶Ｓｉ薄膜５’、ゲート絶縁膜としてのＳｉＯ２膜７、ゲート電極６を備えている。
【００３２】
ゲート電極６は、ポリシリコン膜から形成されているが、多結晶Ｓｉ、他のシリサイドあるいはポリサイド等から形成されていてもよい。
【００３３】
一方、単結晶Ｓｉ薄膜１４ａを含むＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａは、ゲート電極１２を有する平坦化層、ゲート絶縁膜としてのＳｉＯ２膜１３、単結晶Ｓｉ薄膜１４ａとを備えている。
【００３４】
また、この単結晶Ｓｉ薄膜トランジスタ１６ａの一部は、絶縁基板２に接合される前に単結晶Ｓｉ基板上で形成され、ゲート電極１２、ゲート絶縁膜１３、単結晶Ｓｉ薄膜１４ａ、ソース・ドレインとなる領域を含んだ状態で、絶縁基板２上に接合される。このように、単結晶Ｓｉ基板上でゲート電極形成やソース・ドレインの不純物イオン注入を行う方が、絶縁基板２上に単結晶Ｓｉ薄膜を形成した後に薄膜トランジスタを形成するよりも、単結晶Ｓｉ薄膜への微細加工を容易に行うことができる。
【００３５】
本実施の形態の半導体装置２０では、以上のように、１枚の絶縁基板２上に、ＭＯＳ型の多結晶Ｓｉ薄膜トランジスタ１ａと、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａとを共存させることで、特性が異なる複数の回路を集積化した高性能・高機能な半導体装置を得ることができる。また、１枚の絶縁基板２上に、全て単結晶Ｓｉ薄膜からなるトランジスタを形成するよりも、安価に高性能・高機能な半導体装置を得ることができる。
【００３６】
なお、多結晶Ｓｉ薄膜５’の領域と単結晶Ｓｉ薄膜１４ａの領域とは、少なくとも０．３μｍ以上、好ましくは０．５μｍ以上離れている。これにより、単結晶Ｓｉ薄膜１４ａに、Ｎｉ、Ｐｔ、Ｓｎ、Ｐｄ等の金属原子が拡散するのを防止することができ、単結晶Ｓｉ薄膜トランジスタ１６ａの特性を安定化させることができる。
【００３７】
さらに、本実施の形態の半導体装置２０には、多結晶Ｓｉ薄膜トランジスタ１ａと単結晶Ｓｉ薄膜トランジスタ１６ａとの間の層間絶縁膜として、ＳｉＯ２膜４が形成されている。これにより、単結晶Ｓｉ薄膜１４ａが汚染されることを防止できる。
【００３８】
例えば、本発明の半導体装置２０を含む液晶表示装置のアクティブマトリクス基板の場合には、さらに、液晶表示用に、ＳｉＮｘ（窒化Ｓｉ）、樹脂平坦化膜、ビアホール、透明電極が形成される。そして、多結晶Ｓｉ薄膜５’の領域には、ドライバおよび表示部用のＴＦＴが形成され、より高性能が要求されるデバイスに適応可能な単結晶Ｓｉ薄膜１４ａの領域には、タイミングコントローラが形成される。なお、ドライバ部は、単結晶Ｓｉであってもよく、コストと性能とを考慮して決定されればよい。
【００３９】
このように、単結晶Ｓｉ薄膜１４ａ、多結晶Ｓｉ薄膜５’からなる薄膜トランジスタのそれぞれの特性に応じて、各薄膜トランジスタの機能・用途を決定することで、高性能・高機能な薄膜トランジスタを得ることができる。
【００４０】
なお、従来の多結晶Ｓｉ薄膜５’の領域に形成したＮチャネルＴＦＴは、約１００ｃｍ２／Ｖ・ｓｅｃの移動度であったのに対し、本実施の形態の半導体装置を形成した液晶表示用アクティブマトリクス基板においては、単結晶Ｓｉ薄膜１４ａの領域に形成したＮチャネルＴＦＴが約５５０ｃｍ２／Ｖ・ｓｅｃの移動度であった。このように、本実施の形態の半導体装置２０の構成によれば、従来に比べて高速動作が可能なＴＦＴを得ることができる。
【００４１】
また、この液晶表示用のアクティブマトリクス基板において、ドライバはもとより多結晶Ｓｉ薄膜５’の領域に形成されているデバイスが７〜８Ｖの信号と電源電圧を要するのに対し、単結晶Ｓｉ薄膜１４ａの領域に形成されているデバイスであるタイミングコントローラは２．７Ｖにて安定に動作した。
【００４２】
また、半導体装置２０においては、集積回路が多結晶Ｓｉ薄膜５’の領域と単結晶Ｓｉ薄膜１４ａの領域とに形成されることにより、必要とする構成および特性に合わせて画素アレイを含む集積回路を適した領域に形成することができる。そして、それぞれの領域に形成された集積回路において、動作速度や動作電源電圧等が異なる性能の集積回路を作ることができる。例えば、ゲート長、ゲート絶縁膜の膜厚、電源電圧、ロジックレベルのうち少なくとも１つが領域毎に異なる設計とすることができる。
【００４３】
これにより、領域ごとに異なる特性を有するデバイスを形成でき、より多様な機能を備えた半導体装置を得ることができる。
【００４４】
さらに、半導体装置２０においては、集積回路が多結晶Ｓｉ薄膜５’の領域と単結晶Ｓｉ薄膜１４ａの領域とに形成されるため、それぞれの領域に形成された集積回路は、領域毎に異なる加工ルールを適用することができる。例えば、短チャネル長の場合、単結晶Ｓｉ薄膜領域には結晶粒界がないため、ＴＦＴ特性のバラツキが殆ど増加しないのに対し、多結晶Ｓｉ薄膜領域では、結晶粒界の影響でバラツキが急速に増加するため、加工ルールを各々の部分で変える必要があるからである。よって、加工ルールに合わせて集積回路を適した領域に形成することができる。
【００４５】
また、本実施の形態の半導体装置２０では、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａにおいて、その金属配線パターンは、ゲートパターンよりも緩いデザインルールによって形成することが可能である。
【００４６】
これにより、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａを形成した半導体装置のメタル配線もしくはメタル配線の一部を大型基板上のメタル配線と同時に処理することができ、コストを抑え、かつ処理能力を向上させることができる。
さらに、外部配線や他の回路ブロックやＴＦＴアレイに対する接続が容易になり、外部装置等に対する接続不良による製品歩留りを低減できる。
【００４７】
なお、半導体装置２０上に形成される単結晶Ｓｉ薄膜１４ａのサイズは、ＬＳＩ製造装置のウエハサイズによって決まることになる。しかし、単結晶Ｓｉ薄膜１４ａを必要とする高速性、消費電力、高速のロジック、タイミングジェネレータ、バラツキが問われる高速のＤＡＣ（電流バッファ）、あるいはプロセッサ等を形成するためには、一般的なＬＳＩ製造装置のウエハサイズで十分である。
【００４８】
ここで、半導体装置２０の製造方法について説明すれば以下のとおりである。
【００４９】
本実施の形態の半導体装置２０の製造方法では、単結晶Ｓｉ薄膜トランジスタ１６ａを別途作り込んだ単結晶Ｓｉ基板１０ａを形成し、この単結晶Ｓｉ薄膜トランジスタ１６ａの一部を単結晶Ｓｉ基板１０ａから絶縁基板２上に転写している。
【００５０】
先ずは、単結晶Ｓｉ薄膜トランジスタ１６ａを作り込んだ単結晶Ｓｉ基板１０ａの製造方法について、図２（ａ）〜図２（ｅ）を参照して説明する。単結晶Ｓｉ基板１０ａは、６インチ若しくは、８インチの単結晶シリコンウエハ１０（比抵抗値：１０Ωｃｍ程度、厚さ０．７ｍｍ程度）を用いて、１，０００℃程度のプロセスである通常の集積回路製造工程において、次の様に作製される。
【００５１】
最初に、図２（ａ）に示すように、通常の洗浄法（ＲＣＡ洗浄など）により洗浄された単結晶シリコンウエハ１０に対し、熱酸化炉（拡散炉）においてウエハ表面を熱酸化し、ゲート絶縁膜１３を形成する。すなわち、１，０５０℃の温度でＨＣＬ酸化または、パイロジェニック酸化を行い、５〜３０ｎｍのゲート絶縁膜１３を形成する。
【００５２】
次に、図２（ｂ）に示すように、ゲート電極となるポリシリコン膜を、ゲート絶縁膜１３上に、熱ＣＶＤ法などで形成する。なお、熱ＣＶＤ法は、６００℃程度の温度の減圧下（５０〜２００Ｐａ）において、ウエハ上にモノシランガスを流してシリコン膜を成膜するものである。この方法により、１５０〜３００ｎｍのポリシリコン膜を形成する。そして、形成したポリシリコン膜を、ｎ＋拡散などにより、低抵抗化する。
【００５３】
次に、フォトリソグラフィ工程により、形成したポリシリコン膜をゲート電極１２の形状にパターニングする。すなわち、フォトレジスト塗布、露光・現像、シリコンエッチング、フォトレジスト剥離の工程により、パターニングすることによりゲート電極１２を形成する。なお、ゲート電極１２の線幅は、ＩＣ・ＬＳＩプロセスラインにおいて行うため、線幅０．５μｍ程度は容易に達成できる。
【００５４】
その後、半導体のソース・ドレイン領域を形成するために、不純物イオンを注入する。すなわち、ゲート電極１２をパターニングした後、図２（ｃ）に示すように、ソース・ドレイン部となる箇所に自己整合的に、Ｎ型ＭＯＳの場合にはリンまたは砒素を、Ｐ型ＭＯＳの場合にはホウ素を注入する。
【００５５】
さらに、不純物が注入されたシリコンは、結晶がダメージを蒙っており、十分に低抵抗化されていないため、９００℃〜１０００℃程度の熱処理により活性化して低抵抗化させる。場合によっては、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）などを形成する。
【００５６】
次に、図２（ｄ）に示すように、熱ＣＶＤ法などで、層間絶縁膜１６を形成する。ここでは、ゲート絶縁膜１３よりも密度が低い膜でも構わないため、４００℃程度の温度の減圧下（１００〜２００Ｐａ程度）において、モノシランガスと、酸素ガスを流して二酸化珪素膜を、厚さ３００ｎｍ〜４００ｎｍ程度形成する。
そして、化学機械研磨法（ＣＭＰ法）などで、ウエハ表面の層間絶縁膜１６を平坦化する。平坦さの度合いは、Ｒａで表すと、０．１ｎｍ以下の値になる様にする。
【００５７】
次に、図２（ｅ）に示すように、水素イオン注入を行い、水素イオン注入部１５を形成する。水素イオン注入は、加速電圧５６ｋｅＶ程度、ドーズ量１×１０１６〜５×１０１６／ｃｍ２程度で行う。なお、加速電圧は、後の工程で所望の厚さの単結晶Ｓｉ薄膜１４ａを得られるように適宜設定すればよい。
【００５８】
そして、このように転写デバイスを搭載した単結晶シリコンウエハ（半完成シリコンウエハ）１０は、単結晶Ｓｉ薄膜トランジスタ１６ａを絶縁基板２に転写するため、所望のサイズに切り出されて単結晶Ｓｉ基板１０ａとされる（切り出し工程については図示省略）。
【００５９】
次に、半導体装置２０の製造方法について、図３（ａ）〜図３（ｉ）を参照して説明する。
【００６０】
先ず、絶縁基板２の表面を荒らさないように洗浄した後、図３（ａ）に示すように、プラズマＣＶＤによって膜厚約１００ｎｍのＳｉＯ２膜３を形成する。すなわち、絶縁基板２の表面全体に、３００℃程度の温度、１００〜２００Ｐａ程度の減圧下で、ＴＥＯＳとＯ２との混合ガスを流し、プラズマ放電の下で厚さ膜厚約１００ｎｍのＳｉＯ２膜３を形成する。ＳｉＯ２膜３の形成により、ガラス基板などからなる絶縁基板２は、表面の濡れ性が確保される。
【００６１】
次に、図３（ｂ）に示すように、絶縁基板２および切断した単結晶Ｓｉ基板１０ａの両基板をＳＣ−１洗浄し活性化した後、単結晶Ｓｉ基板１０ａの水素イオン注入部１５側を所定の位置にアライメントし、室温で密着させて接合する。
【００６２】
ここで、光透過性非晶質基板（酸化珪素膜のコーティング膜付）である絶縁基板２と、転写デバイス基板（表面を酸化処理済み）である単結晶Ｓｉ基板１０ａとを接着剤なしで接合させるには、これら基板の表面状態の清浄度や、活性度が極めて重要である。したがって、これらの基板は、接合前にＳＣ１液と呼ばれる液体で接合前に洗浄・乾燥されるものである。
【００６３】
ＳＣ１液とは、市販のアンモニア水（ＮＨ４ＯＨ：３０％）と、過酸化水素水（Ｈ２Ｏ２：３０％）と純水（Ｈ２Ｏ）とを混合して作製する。一例としては、上記薬液を、５：１２：６０の割合で混合したものが用いられる。ＳＣ１液の液温は、室温でよい。洗浄は、上記ＳＣ１液に基板を５分間浸すことで行われる。アンモニア水は、酸化珪素表面をスライトエッチするため、上記基板をＳＣ１液に長時間浸すことは好ましくない（ウルトラクリーンＵＬＳＩ技術 大見忠弘著、培風館 ｐ．１７２）。その後、上記基板を純水（比抵抗値１０ＭΩｃｍ以上）で流水のもとに１０分間洗浄し、スピンドライヤーなどで迅速に乾燥させる。これらの洗浄・乾燥後の絶縁基板２と単結晶Ｓｉ基板１０ａとは、互いに接触させ僅かな力で押してやることにより、接着剤などを使うことなく、自発的に接着する。
【００６４】
単結晶Ｓｉ基板１０ａと絶縁基板２との接着剤なしでの接合は、ｖａｎ ｄｅｒ Ｗａａｌｓ力による寄与、電気双極子による寄与、水素結合による寄与によって実現する。この接着は、貼り合せる基板表面の上記３つの寄与のバランスが似通っているもの同士が接着しやすくなる。
【００６５】
また、単結晶Ｓｉ基板１０ａと絶縁基板２との貼り合わせ時におけるアライメントは、図４に示すように、絶縁基板２、ここでは、コーニング社１７３７ガラスを通して、絶縁基板２側から可視光で単結晶Ｓｉ基板１０ａ上の位置合わせマーク９４と絶縁基板２側の位置合わせマーク９３とを検出して行う。図４に示す例では、落射照明で顕微鏡にセットした位置合わせ用ＣＣＤカメラ９０を用いて、位置合わせステージ９１上の単結晶Ｓｉ基板１０ａ上の位置合わせマーク９４を検知し、最終的にこれを電気信号に変換して処理している。
【００６６】
従来の赤外線を照射してＳｉ基板を通して位置合わせを行っていた方式では、ＩＣ等が可視光やＵＶ光に対して不透明で、吸着防止のため鏡面でない光を散乱する表面を持つＳｉウエハ越しにアライメントマークを検知し、アライメントを行っていたため、精度が悪くなるという問題を有していた。
【００６７】
そこで、本実施の形態の半導体装置では、例えば、より短波長の可視光やＵＶ光に対して透明で、かつ表面が光を散乱しないガラス越しに位置合わせマーク９３・９４を検出するため、従来の方式と比較して、高精度な位置合わせを行うことが可能になる。
【００６８】
その後、図３（ｃ）に示すように、絶縁基板２の全面に膜厚約２００ｎｍの第２のＳｉＯ２膜４を堆積する。ここでは、３００℃程度の温度、１００〜２００Ｐａ程度の減圧下で、ＴＥＯＳガスと酸素ガスを流し、プラズマ放電のもとで成膜する。
【００６９】
さらに、その全面に膜厚約５０ｎｍの非晶質Ｓｉ薄膜（非晶質Ｓｉ膜）５を堆積する。ここでは、２５０℃程度の温度で、モノシランガスと水素ガスとを流し、プラズマ放電のもとで成膜する。
【００７０】
次に、水素イオン注入部１５の温度を単結晶Ｓｉ基板１０ａから水素が離脱する温度以上（４００℃〜６００℃、ここでは、約５５０℃）まで昇温する。これにより、図３（ｄ）に示すように、単結晶Ｓｉ基板１０ａの不要部分１１を、水素イオン注入部１５を境に劈開剥離することができる。
【００７１】
また、このとき熱処理により、Ｖａｎ ｄｅｒ Ｗａａｌｓ力で接合されていた単結晶Ｓｉ基板１０ａと絶縁基板２との界面でＳｉ−ＯＨ ＋ −Ｓｉ−ＯＨ → Ｓｉ−Ｏ−Ｓｉ ＋ Ｈ２Ｏの反応が生じ、これらの基板の接合を原子同士の強固な結合に変化させることができる。
【００７２】
ここで、単結晶Ｓｉ薄膜トランジスタ１６ａは、絶縁基板２に対して、無機系の絶縁膜３を介して接合される。よって、従来の接着剤を用いて接合する場合と比較して、単結晶Ｓｉ薄膜１４ａが汚染されることを確実に防止できる。
【００７３】
続いて、剥離されて絶縁基板２上に残った単結晶Ｓｉ薄膜１４ａの不要部分をエッチング除去し、単結晶Ｓｉを島状に加工した後、表面の損傷層を、等方性プラズマエッチングまたはウエットエッチング、ここでは、バッファフッ酸によるウエットエッチングにて約１０ｎｍライトエッチすることにより除去する。これにより、絶縁基板２上に膜厚約５０ｎｍの単結晶Ｓｉ薄膜１４ａによるＭＯＳＴＦＴの一部が形成される。
【００７４】
次に、図３（ｅ）に示すように、非晶質Ｓｉ薄膜５にエキシマレーザを照射して、加熱、結晶化し、多結晶Ｓｉ層を成長させて多結晶Ｓｉ薄膜５’を形成する。すなわち、成膜による半導体膜（非晶質Ｓｉ薄膜５）を、レーザ光（エネルギビーム）による多結晶化法により非晶質から多結晶質に改質し、多結晶Ｓｉ薄膜５’を形成する。
【００７５】
この際、絶縁基板２上には、単結晶Ｓｉ薄膜１４ａの領域と、非晶質Ｓｉ薄膜５の領域が混在しているため、単結晶Ｓｉ薄膜１４ａの領域に損傷を与えないためには、単結晶Ｓｉ薄膜１４ａの領域を避けて上記エキシマレーザの照射を行う必要がある。
【００７６】
そこで、逐次横方向成長法（ＳＬＳ法）を用いることにより、図１に示すように、単結晶Ｓｉ薄膜１４ａの領域を避けて上記エキシマレーザの照射を行う。
【００７７】
ここで、ＳＬＳ法とは、レーザ光としてエキシマレーザなどのパルスレーザを用い、その光路に光学マスクを挿入し、任意のショットにおいて、そのマスクを挿入・非挿入することができる多結晶化方法である。これにより、その照射プログラムにおいて、転写デバイスがある領域はレーザ光をマスクで覆い隠し、非晶質Ｓｉ薄膜５上にのみ、照射する様にすることができる。
【００７８】
なお、上記レーザ光の照射は、ＳＬＳ法に限られるものではない。レーザ光路内にマスクを挿入して、レーザ光の一部分をオン・オフできる方法であればよい。例えば、矩形波ビームの出射光の一部を任意に遮蔽・非遮蔽できる光学マスクなどの手段を具備したレーザ照射装置を用いてもよいし、レーザを照射する基板上、あるいはレーザ照射装置と基板との間にマスクを挿入しても良い。
【００７９】
また、レーザを遮蔽する範囲は、単結晶Ｓｉ薄膜１４ａの領域だけに限るものではない。多結晶Ｓｉ薄膜に改質する必要のない範囲であれば、レーザ光を遮蔽しても良い。
【００８０】
次に、図３（ｆ）に示すように、デバイスの活性領域となる部分を残すために、不要な多結晶Ｓｉ膜５’をエッチングにより除去し、多結晶Ｓｉ膜５’の島状のパターンを得る。このパターン化された多結晶Ｓｉ膜５’が多結晶Ｓｉ薄膜トランジスタ１ａの半導体層となる。
【００８１】
さらに、ＴＥＯＳと酸素との混合ガスを用いて、プラズマＣＶＤにより膜厚約３５０ｎｍのＳｉＯ２膜を堆積し、これを異方性エッチングであるＲＩＥにて約４００ｎｍエッチバックする。その後、多結晶Ｓｉ薄膜トランジスタ１ａのゲート絶縁膜としてＳｉＨ４とＮ２Ｏとの混合ガスを用いたプラズマＣＶＤにより、膜厚約６０ｎｍのＳｉＯ２膜７を形成する。このとき、上記単結晶Ｓｉ薄膜１４ａのパターンおよび多結晶Ｓｉ薄膜５’のパターンの端部にサイドウォールが形成される。ＳｉＯ２膜７は、多結晶Ｓｉ薄膜トランジスタ１ａの層間絶縁膜となる。
【００８２】
また、ＳｉＯ２膜７上に多結晶Ｓｉ薄膜トランジスタ１ａのゲート電極６となるポリシリコン膜を、熱ＣＶＤ法などで形成する。なお、熱ＣＶＤ法は、６００℃程度の温度の減圧下（５０〜２００Ｐａ）において、ウエハ上にモノシランガスを流してシリコン膜を成膜するものである。この方法により、１５０〜３００ｎｍのポリシリコン膜を形成する。なお、シリコン膜の成膜時には、予め、シランガスにジボランガスを微量だけ混合させ、ドープトポリシリコンを形成し、パルスレーザを（ＳＬＳ法の様に）短時間照射し、低抵抗化しておくことが好ましい。また、ゲート電極６は、上記のようなポリシリコン膜に限るものではなく、タングステン（Ｗ）の様な高融点金属を成膜・パターニングすることによって形成してもよい。
【００８３】
次に、フォトリソグラフィ工程により、形成したポリシリコン膜をゲート電極６の形状にパターニングする。すなわち、フォトレジスト塗布、露光・現像、シリコンエッチング、フォトレジスト剥離の工程により、パターニングすることによりゲート電極６を形成する。
【００８４】
次に、図３（ｇ）に示すように、ＴＥＯＳとＯ２（酸素）の混合ガスを用いＰ−ＣＶＤにより、層間平坦化絶縁膜として、膜厚約３５０ｎｍのＳｉＯ２膜８を堆積する。
【００８５】
そして、図３（ｈ）に示すように、コンタクトホール２１を開口し、図３（ｉ）に示すように、コンタクトホール２１に金属（ＡｌＳｉ）配線２２を形成する。
【００８６】
本実施の形態に係る半導体装置の製造方法では、以上のように、非晶質Ｓｉ薄膜５を多結晶Ｓｉ膜５’に改質するためにレーザ光を照射する際、レーザ光の光路の一部にマスクを挿入することにより、レーザ光の一部を遮蔽する。
【００８７】
これにより、非晶質Ｓｉ薄膜５の領域のみにレーザ光を照射することが可能となり、絶縁基板２上に転写された単結晶Ｓｉ薄膜トランジスタ１６ａの領域には上記のレーザ光が照射されない。したがって、レーザ光により単結晶Ｓｉ薄膜トランジスタ１６ａが損傷されることを防止できる。
【００８８】
なお、本実施の形態では、単結晶Ｓｉ薄膜トランジスタ１６ａの領域に、レーザ光を照射させないために、レーザ光の光路の一部にマスクを挿入したが、この方法に限るものではない。例えば、レーザ光が単結晶Ｓｉ薄膜トランジスタ１６ａの領域を走査する際にはレーザ光の出力をＯＦＦとし、レーザ光を照射したい領域を走査する時のみ出力をＯＮとしてもよい。
【００８９】
しかしながら、レーザ光の出力自体を頻繁にオン・オフさせる構成では、レーザ光の出力が不安定になることも考えられる。これに対し、レーザ光路内にマスクを挿入してレーザ光の照射を選択的に行う構成では、レーザ光の出力自体は連続的に行えるので、出力が安定することとなり好ましい。
【００９０】
また、本実施の形態では、単結晶Ｓｉ薄膜トランジスタ１６ａを、絶縁基板２に多結晶Ｓｉ薄膜５’が形成される前に貼り付けている。これにより、レーザ光により絶縁基板２の表面が損傷を受ける前の、絶縁基板２の平坦性が保たれた状態で単結晶Ｓｉ基板１０ａを接合することができるため、接合不良等の問題の発生を防止できる。
【００９１】
なお、本実施の形態では、レーザ光の照射は、絶縁基板２に単結晶Ｓｉ基板１０ａを貼り付け、単結晶Ｓｉ基板１０ａの一部（不要部分）を剥離させた後に行っている。しかしながら、レーザ光を照射するタイミングは、これに限るものではない。例えば、絶縁基板２に単結晶Ｓｉ基板１０ａを貼り付けた後、単結晶Ｓｉ基板１０ａの一部（不要部分）を水素イオン注入部から剥離させる前にレーザ光を照射してもよい。
【００９２】
また、絶縁基板２に水素イオンを注入した単結晶Ｓｉ基板１０ａを貼り付け、熱処理により単結晶Ｓｉ基板１０ａの不要部分を水素イオン注入部から剥離させているが、これに限るものではなく、単結晶Ｓｉ基板１０ａの不要部分を剥離させることができる方法であればよい。
【００９３】
また、本実施の形態では、単結晶Ｓｉ薄膜トランジスタ１６ａの領域に照射されるレーザ光のみを遮蔽しているが、これに限るものではない。例えば、非晶質Ｓｉ薄膜５が形成されている領域のうち、多結晶Ｓｉ薄膜トランジスタ１ａを構成する多結晶Ｓｉ薄膜５’として残る部分にのみレーザ光を照射する構成としてもよい。
【００９４】
なお、本実施の形態では、絶縁基板２上に転写されてなる転写トランジスタを、単結晶Ｓｉ薄膜トランジスタとしたが、これに限定されるものではなく、上述のような転写工程によって、絶縁基板２上に形成可能なものであれば他の種類のトランジスタであってもよい。
【００９５】
【発明の効果】
以上のように、本発明の半導体装置の製造方法は、絶縁基板上に、該絶縁基板に転写されてなる転写トランジスタと、該絶縁基板上で形成される成膜トランジスタとが混在する半導体装置の製造方法において、上記成膜トランジスタは、絶縁基板上に上記転写トランジスタを転写した後に形成されるものであり、上記成膜トランジスタの形成工程では、上記絶縁基板上に非晶質Ｓｉ薄膜を形成する工程と、上記非晶質Ｓｉ薄膜にレーザ光（エネルギビーム）を照射することにより多結晶Ｓｉ薄膜に改質する工程とを含み、上記レーザ光の照射は、上記転写トランジスタの領域を避けて照射される構成である。
【００９６】
それゆえ、絶縁基板上に、転写により形成された転写トランジスタと、絶縁基板上で形成された成膜トランジスタとを有する半導体装置において、多結晶Ｓｉ薄膜形成時のレーザ光の照射によって上記転写トランジスタが損傷を受けることを防止することができるという効果を奏する。
【００９７】
また、上記レーザ光の照射により表面に損傷を受ける前の、平坦性が保たれた状態の絶縁基板に、上記転写トランジスタが形成された基板を接合することができるため、接合不良等の問題の発生を防止できるという効果を奏する。
【００９８】
また、上記レーザ光の照射は、上記転写トランジスタの領域を避けて照射するために、該レーザ光の光路中にマスクを挿入する構成とすることができる。
【００９９】
それゆえ、半導体装置へのビーム照射をマスクの挿入・非挿入によって選択的に行えるため、レーザ光の出力を安定させたままで、上記転写トランジスタの領域を避けてレーザ光を照射することができるという効果を奏する。
【０１００】
また、上記転写トランジスタの絶縁基板上への転写は、上記転写トランジスタが予め作り込まれた転写用基板を上記絶縁基板に接合した後、上記転写用基板の不要部分を剥離する工程によってなされ、上記レーザ光の照射は、上記転写用基板の不要部分を剥離させる後に行われる構成とすることができる。
【０１０１】
それゆえ、転写トランジスタを、絶縁基板上で形成する場合よりも、高度な微細加工を施した後に該絶縁基板に転写することが容易になるという効果を奏する。また、絶縁基板に貼り付けられた基板の不要部分をレーザ光照射の影響を受けずに剥離することができるという効果を奏する。
【０１０２】
また、上記転写トランジスタは、単結晶シリコントランジスタとすることができる。
【０１０３】
それゆえ、特性が異なる複数の回路を集積化した高性能・高機能な半導体装置を得ることができるという効果を奏する。また、１枚の絶縁基板上に、全て単結晶Ｓｉ薄膜からなるトランジスタを形成するよりも、安価に高性能・高機能な半導体装置を得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の製造工程における、エネルギレーザ照射領域を示す平面図である。
【図２】（ａ）〜（ｅ）は、本発明の一実施形態に係る半導体装置に転写される単結晶Ｓｉ基板の製造工程を示す断面図である。
【図３】（ａ）〜（ｉ）は、本発明の一実施形態に係る半導体装置の製造工程を示す断面図である。
【図４】本発明の一実施形態に係る半導体装置の製造方法における、単結晶Ｓｉ基板と絶縁基板とのアライメント工程を示す断面図である。
【符号の説明】
１ａ 多結晶Ｓｉ薄膜トランジスタ（成膜トランジスタ）
２ 絶縁基板
３ 絶縁膜（ＳｉＯ２膜）
４ 層間絶縁膜（ＳｉＯ２膜）
５ 非晶質Ｓｉ薄膜
５’ 多結晶Ｓｉ薄膜（多結晶質Ｓｉ薄膜）
６ ゲート電極
７ ゲート絶縁膜（ＳｉＯ２膜）
８ 層間絶縁膜（ＳｉＯ２膜）
１０ 単結晶シリコンウエハ
１０ａ 単結晶Ｓｉ基板
１４ａ 単結晶Ｓｉ薄膜
１６ａ 単結晶Ｓｉ薄膜トランジスタ（転写トランジスタ）
【発明の属する技術分野】
本発明は、例えば、ＴＦＴで駆動するアクティブマトリクス駆動液晶表示装置等において、同一基板上に周辺駆動回路やコントロール回路を一体集積化した液晶表示装置の回路性能改善を図った半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来より、ガラス基板上に非晶質Ｓｉ（以下ａ−Ｓｉと略記する）や多結晶Ｓｉ（以下Ｐ−Ｓｉと略記する）の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと記す）を形成し、液晶表示パネルや有機ＥＬパネル等の駆動を行う、いわゆるアクティブマトリクス駆動を行う表示装置が使用されている。
【０００３】
特に、移動度が高く高速で動作するｐ−Ｓｉを用いて、周辺ドライバを集積化したものが用いられるようになっている。しかし、さらに高い性能が要求されるイメージプロセッサやタイミングコントローラ等のシステム集積化のためには、より高性能なＳｉデバイスが求められている。
【０００４】
これは、多結晶Ｓｉでは結晶性の不完全性に起因するギャップ内の局在準位や結晶粒界付近の欠陥やギャップ内局在準位に起因する、移動度の低下やＳ係数（サブスレショルド係数）の増大のため、高性能なＳｉのデバイスを形成するには、トランジスタの性能が充分ではないという問題があるためである。
【０００５】
そこで、さらに高性能なＳｉのデバイスを形成するため、単結晶Ｓｉ薄膜からなる薄膜トランジスタ等のデバイスを予め形成し、これを絶縁基板上に貼り付けて半導体装置を形成する技術が研究されている（例えば、特許文献１、非特許文献１，２参照）。
【０００６】
また、高性能な半導体装置を形成するための別の手法として、同一の基板上に特性の異なる２種類の半導体デバイスを形成した液晶パネル用基板が、特許文献２に記載されている。特許文献２に記載の液晶パネル用基板では、アモルファスシリコンＴＦＴを用いた画素領域を有する基板上に、他の基板上に形成されている多結晶シリコンＴＦＴを転写する技術が開示されている。
【０００７】
【特許文献１】
特表平７−５０３５５７号（公表日１９９５年４月１３日）
【０００８】
【特許文献２】
特開平１１−２４１０６号（公開日１９９９年１月２９日）
【０００９】
【非特許文献１】
Ｊ．Ｐ．Ｓａｌｅｒｎｏ ”Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌ Ｓｉｌｉｃｏｎ ＡＭＬＣＤｓ”，Ｃｏｎｆｅｒｅｎｃｅ Ｒｅｃｏｒｄ ｏｆ ｔｈｅ １９９４ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｄｉｓｐｌａｙ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ（ＩＤＲＣ） Ｐ．３９−４４（１９９４）
【００１０】
【非特許文献２】
Ｑ．−Ｙ．Ｔｏｎｇ ＆ Ｕ．Ｇｅｓｅｌｅ， ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＷＡＦＥＲ ＢＯＮＤＩＮＧ ： ＳＣＩＥＮＣＥ ＡＮＤ ＴＥＣＨＮＯＬＯＧＹ ，Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ， Ｎｅｗ Ｙｏｒｋ（１９９９）
【００１１】
【発明が解決しようとする課題】
ところで、上記特許文献１および特許文献２からは、絶縁基板上に、他の基板から転写される単結晶Ｓｉデバイスと、絶縁基板上で成膜される多結晶Ｓｉデバイスとを形成する構成が考えられる。この場合、多結晶Ｓｉ薄膜を形成する過程で、非晶質Ｓｉ薄膜にレーザを照射して該非晶質Ｓｉ薄膜を多結晶化させることが行われる。
【００１２】
ここで、絶縁基板上に単結晶Ｓｉデバイスと多結晶Ｓｉデバイスとの２種類の半導体デバイスを形成する場合において、絶縁基板上に単結晶Ｓｉデバイスを転写した後に多結晶Ｓｉデバイスを形成する手順と、絶縁基板上に多結晶Ｓｉデバイスを形成した後に単結晶Ｓｉデバイスを転写する手順との２通りの手順が考えられる。
【００１３】
そして、上記２つの手順を比較すると、単結晶Ｓｉデバイスを転写した後に多結晶Ｓｉデバイスを形成する手順では、単結晶Ｓｉデバイスの転写を絶縁基板の平坦性が保たれた状態で行うことができ接合不良等の問題の発生を防止できるといった利点がある。しかしながら一方で、非晶質Ｓｉ薄膜にレーザを照射して該非晶質Ｓｉ薄膜を多結晶化させる工程において、基板全体に対してレーザ照射を行うと、このレーザが単結晶Ｓｉデバイスにも照射されることにより、単結晶Ｓｉデバイスが損傷を受けてしまうといった問題がある。
【００１４】
本発明は、上記の問題点を解決するためになされたもので、その目的は、ガラス等の絶縁基板上に、転写により形成された単結晶Ｓｉデバイスと、絶縁基板上での成膜工程等により形成された多結晶Ｓｉデバイスとを有する半導体装置において、多結晶Ｓｉ薄膜形成時のエネルギビームによって転写により形成される単結晶Ｓｉデバイスが損傷を受けることを防止することにある。
【００１５】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上記の課題を解決するために、絶縁基板上に、該絶縁基板に転写されてなる転写トランジスタと、該絶縁基板上で形成される成膜トランジスタとが混在する半導体装置の製造方法において、上記成膜トランジスタは、絶縁基板上に上記転写トランジスタを転写した後に形成されるものであり、上記成膜トランジスタの形成工程では、上記絶縁基板上に非晶質Ｓｉ薄膜を形成する工程と、上記非晶質Ｓｉ薄膜にエネルギビームを照射することにより多結晶Ｓｉ薄膜に改質する工程とを含み、上記エネルギビームの照射は、上記転写トランジスタの領域を避けて照射されることを特徴としている。
【００１６】
上記の構成によれば、絶縁基板上に、転写により形成された転写トランジスタと、絶縁基板上で形成された成膜トランジスタとを有する半導体装置において、多結晶Ｓｉ薄膜形成時のエネルギビームの照射によって上記転写トランジスタが損傷を受けることを防止することができる。
【００１７】
また、上記エネルギビームの照射により表面に損傷を受ける前の、平坦性が保たれた状態の絶縁基板に、上記転写トランジスタが形成された基板を接合することができるため、接合不良等の問題の発生を防止できる。
【００１８】
また、上記エネルギビームの照射は、上記転写トランジスタの領域を避けて照射するために、該エネルギビームの光路中にマスクを挿入することを特徴としている。
【００１９】
上記の構成によれば、半導体装置へのビーム照射をマスクの挿入・非挿入によって選択的に行えるため、エネルギビームの出力を安定させたままで、上記転写トランジスタの領域を避けてエネルギビームを照射することができる。
【００２０】
また、上記転写トランジスタの絶縁基板上への転写は、上記転写トランジスタが予め作り込まれた転写用基板を上記絶縁基板に接合した後、上記転写用基板の不要部分を剥離する工程によってなされ、上記エネルギビームの照射は、上記転写用基板の不要部分を剥離させる後に行われることを特徴としている。
【００２１】
上記の構成によれば、転写トランジスタを、絶縁基板上で形成する場合よりも、高度な微細加工を施した後に該絶縁基板に転写することが容易となる。また、絶縁基板に貼り付けられた基板の不要部分をエネルギビーム照射の影響を受けずに剥離することができる。
【００２２】
また、上記転写トランジスタは、単結晶シリコントランジスタとすることができる。
【００２３】
上記の構成によれば、特性が異なる複数の回路を集積化した高性能・高機能な半導体装置を得ることができる。また、１枚の絶縁基板上に、全て単結晶Ｓｉ薄膜からなるトランジスタを形成するよりも、安価に高性能・高機能な半導体装置を得ることができる。
【００２４】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図４に基づいて説明すれば、以下の通りである。
【００２５】
なお、本実施の形態で説明する半導体装置は、ＭＯＳ型の多結晶Ｓｉ薄膜トランジスタとＭＯＳ型の単結晶Ｓｉ薄膜トランジスタとを絶縁基板上の異なる領域に形成した高性能・高機能化に適した半導体装置であって、ＴＦＴによるアクティブマトリクス基板に形成される。
【００２６】
このＭＯＳ型の薄膜トランジスタは、活性半導体層、ゲート電極、ゲート絶縁膜、ゲート両側に形成された高濃度不純物ドープ部（ソース・ドレイン電極）からなり、ゲート電極により、ゲート下の半導体層のキャリア濃度が変調され、ソース−ドレイン間を流れる電流が制御される一般的なトランジスタである。
【００２７】
ＭＯＳ型トランジスタの特性としては、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）構造にすると、消費電力が少なく、電源電圧に応じて出力をフルに振ることができることから、低消費電力型のロジックに適している。
【００２８】
本実施の形態の半導体装置２０は、図３（ｉ）に示すように、絶縁基板２上に、ＳｉＯ２（酸化Ｓｉ）膜（酸化膜）３、多結晶Ｓｉ薄膜５’を含むＭＯＳ型の多結晶Ｓｉ薄膜トランジスタ（成膜トランジスタ）１ａ、単結晶Ｓｉ薄膜１４ａを備えたＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ（転写トランジスタ）１６ａ、金属配線２２を備えている。
【００２９】
絶縁基板２は、高歪点ガラスであるコーニング社のｃｏｄｅ１７３７（アルカリ土類−アルミノ硼珪酸ガラス、厚さ０．７ｍｍ程度）が用いられている。
【００３０】
ＳｉＯ２膜３は、絶縁基板２の表面全体に、膜厚約１００ｎｍで形成されている。
【００３１】
多結晶Ｓｉ薄膜５’を含むＭＯＳ型の多結晶Ｓｉ薄膜トランジスタ１ａは、層間絶縁膜としてのＳｉＯ２膜４上に、多結晶Ｓｉ薄膜５’、ゲート絶縁膜としてのＳｉＯ２膜７、ゲート電極６を備えている。
【００３２】
ゲート電極６は、ポリシリコン膜から形成されているが、多結晶Ｓｉ、他のシリサイドあるいはポリサイド等から形成されていてもよい。
【００３３】
一方、単結晶Ｓｉ薄膜１４ａを含むＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａは、ゲート電極１２を有する平坦化層、ゲート絶縁膜としてのＳｉＯ２膜１３、単結晶Ｓｉ薄膜１４ａとを備えている。
【００３４】
また、この単結晶Ｓｉ薄膜トランジスタ１６ａの一部は、絶縁基板２に接合される前に単結晶Ｓｉ基板上で形成され、ゲート電極１２、ゲート絶縁膜１３、単結晶Ｓｉ薄膜１４ａ、ソース・ドレインとなる領域を含んだ状態で、絶縁基板２上に接合される。このように、単結晶Ｓｉ基板上でゲート電極形成やソース・ドレインの不純物イオン注入を行う方が、絶縁基板２上に単結晶Ｓｉ薄膜を形成した後に薄膜トランジスタを形成するよりも、単結晶Ｓｉ薄膜への微細加工を容易に行うことができる。
【００３５】
本実施の形態の半導体装置２０では、以上のように、１枚の絶縁基板２上に、ＭＯＳ型の多結晶Ｓｉ薄膜トランジスタ１ａと、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａとを共存させることで、特性が異なる複数の回路を集積化した高性能・高機能な半導体装置を得ることができる。また、１枚の絶縁基板２上に、全て単結晶Ｓｉ薄膜からなるトランジスタを形成するよりも、安価に高性能・高機能な半導体装置を得ることができる。
【００３６】
なお、多結晶Ｓｉ薄膜５’の領域と単結晶Ｓｉ薄膜１４ａの領域とは、少なくとも０．３μｍ以上、好ましくは０．５μｍ以上離れている。これにより、単結晶Ｓｉ薄膜１４ａに、Ｎｉ、Ｐｔ、Ｓｎ、Ｐｄ等の金属原子が拡散するのを防止することができ、単結晶Ｓｉ薄膜トランジスタ１６ａの特性を安定化させることができる。
【００３７】
さらに、本実施の形態の半導体装置２０には、多結晶Ｓｉ薄膜トランジスタ１ａと単結晶Ｓｉ薄膜トランジスタ１６ａとの間の層間絶縁膜として、ＳｉＯ２膜４が形成されている。これにより、単結晶Ｓｉ薄膜１４ａが汚染されることを防止できる。
【００３８】
例えば、本発明の半導体装置２０を含む液晶表示装置のアクティブマトリクス基板の場合には、さらに、液晶表示用に、ＳｉＮｘ（窒化Ｓｉ）、樹脂平坦化膜、ビアホール、透明電極が形成される。そして、多結晶Ｓｉ薄膜５’の領域には、ドライバおよび表示部用のＴＦＴが形成され、より高性能が要求されるデバイスに適応可能な単結晶Ｓｉ薄膜１４ａの領域には、タイミングコントローラが形成される。なお、ドライバ部は、単結晶Ｓｉであってもよく、コストと性能とを考慮して決定されればよい。
【００３９】
このように、単結晶Ｓｉ薄膜１４ａ、多結晶Ｓｉ薄膜５’からなる薄膜トランジスタのそれぞれの特性に応じて、各薄膜トランジスタの機能・用途を決定することで、高性能・高機能な薄膜トランジスタを得ることができる。
【００４０】
なお、従来の多結晶Ｓｉ薄膜５’の領域に形成したＮチャネルＴＦＴは、約１００ｃｍ２／Ｖ・ｓｅｃの移動度であったのに対し、本実施の形態の半導体装置を形成した液晶表示用アクティブマトリクス基板においては、単結晶Ｓｉ薄膜１４ａの領域に形成したＮチャネルＴＦＴが約５５０ｃｍ２／Ｖ・ｓｅｃの移動度であった。このように、本実施の形態の半導体装置２０の構成によれば、従来に比べて高速動作が可能なＴＦＴを得ることができる。
【００４１】
また、この液晶表示用のアクティブマトリクス基板において、ドライバはもとより多結晶Ｓｉ薄膜５’の領域に形成されているデバイスが７〜８Ｖの信号と電源電圧を要するのに対し、単結晶Ｓｉ薄膜１４ａの領域に形成されているデバイスであるタイミングコントローラは２．７Ｖにて安定に動作した。
【００４２】
また、半導体装置２０においては、集積回路が多結晶Ｓｉ薄膜５’の領域と単結晶Ｓｉ薄膜１４ａの領域とに形成されることにより、必要とする構成および特性に合わせて画素アレイを含む集積回路を適した領域に形成することができる。そして、それぞれの領域に形成された集積回路において、動作速度や動作電源電圧等が異なる性能の集積回路を作ることができる。例えば、ゲート長、ゲート絶縁膜の膜厚、電源電圧、ロジックレベルのうち少なくとも１つが領域毎に異なる設計とすることができる。
【００４３】
これにより、領域ごとに異なる特性を有するデバイスを形成でき、より多様な機能を備えた半導体装置を得ることができる。
【００４４】
さらに、半導体装置２０においては、集積回路が多結晶Ｓｉ薄膜５’の領域と単結晶Ｓｉ薄膜１４ａの領域とに形成されるため、それぞれの領域に形成された集積回路は、領域毎に異なる加工ルールを適用することができる。例えば、短チャネル長の場合、単結晶Ｓｉ薄膜領域には結晶粒界がないため、ＴＦＴ特性のバラツキが殆ど増加しないのに対し、多結晶Ｓｉ薄膜領域では、結晶粒界の影響でバラツキが急速に増加するため、加工ルールを各々の部分で変える必要があるからである。よって、加工ルールに合わせて集積回路を適した領域に形成することができる。
【００４５】
また、本実施の形態の半導体装置２０では、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａにおいて、その金属配線パターンは、ゲートパターンよりも緩いデザインルールによって形成することが可能である。
【００４６】
これにより、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａを形成した半導体装置のメタル配線もしくはメタル配線の一部を大型基板上のメタル配線と同時に処理することができ、コストを抑え、かつ処理能力を向上させることができる。
さらに、外部配線や他の回路ブロックやＴＦＴアレイに対する接続が容易になり、外部装置等に対する接続不良による製品歩留りを低減できる。
【００４７】
なお、半導体装置２０上に形成される単結晶Ｓｉ薄膜１４ａのサイズは、ＬＳＩ製造装置のウエハサイズによって決まることになる。しかし、単結晶Ｓｉ薄膜１４ａを必要とする高速性、消費電力、高速のロジック、タイミングジェネレータ、バラツキが問われる高速のＤＡＣ（電流バッファ）、あるいはプロセッサ等を形成するためには、一般的なＬＳＩ製造装置のウエハサイズで十分である。
【００４８】
ここで、半導体装置２０の製造方法について説明すれば以下のとおりである。
【００４９】
本実施の形態の半導体装置２０の製造方法では、単結晶Ｓｉ薄膜トランジスタ１６ａを別途作り込んだ単結晶Ｓｉ基板１０ａを形成し、この単結晶Ｓｉ薄膜トランジスタ１６ａの一部を単結晶Ｓｉ基板１０ａから絶縁基板２上に転写している。
【００５０】
先ずは、単結晶Ｓｉ薄膜トランジスタ１６ａを作り込んだ単結晶Ｓｉ基板１０ａの製造方法について、図２（ａ）〜図２（ｅ）を参照して説明する。単結晶Ｓｉ基板１０ａは、６インチ若しくは、８インチの単結晶シリコンウエハ１０（比抵抗値：１０Ωｃｍ程度、厚さ０．７ｍｍ程度）を用いて、１，０００℃程度のプロセスである通常の集積回路製造工程において、次の様に作製される。
【００５１】
最初に、図２（ａ）に示すように、通常の洗浄法（ＲＣＡ洗浄など）により洗浄された単結晶シリコンウエハ１０に対し、熱酸化炉（拡散炉）においてウエハ表面を熱酸化し、ゲート絶縁膜１３を形成する。すなわち、１，０５０℃の温度でＨＣＬ酸化または、パイロジェニック酸化を行い、５〜３０ｎｍのゲート絶縁膜１３を形成する。
【００５２】
次に、図２（ｂ）に示すように、ゲート電極となるポリシリコン膜を、ゲート絶縁膜１３上に、熱ＣＶＤ法などで形成する。なお、熱ＣＶＤ法は、６００℃程度の温度の減圧下（５０〜２００Ｐａ）において、ウエハ上にモノシランガスを流してシリコン膜を成膜するものである。この方法により、１５０〜３００ｎｍのポリシリコン膜を形成する。そして、形成したポリシリコン膜を、ｎ＋拡散などにより、低抵抗化する。
【００５３】
次に、フォトリソグラフィ工程により、形成したポリシリコン膜をゲート電極１２の形状にパターニングする。すなわち、フォトレジスト塗布、露光・現像、シリコンエッチング、フォトレジスト剥離の工程により、パターニングすることによりゲート電極１２を形成する。なお、ゲート電極１２の線幅は、ＩＣ・ＬＳＩプロセスラインにおいて行うため、線幅０．５μｍ程度は容易に達成できる。
【００５４】
その後、半導体のソース・ドレイン領域を形成するために、不純物イオンを注入する。すなわち、ゲート電極１２をパターニングした後、図２（ｃ）に示すように、ソース・ドレイン部となる箇所に自己整合的に、Ｎ型ＭＯＳの場合にはリンまたは砒素を、Ｐ型ＭＯＳの場合にはホウ素を注入する。
【００５５】
さらに、不純物が注入されたシリコンは、結晶がダメージを蒙っており、十分に低抵抗化されていないため、９００℃〜１０００℃程度の熱処理により活性化して低抵抗化させる。場合によっては、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）などを形成する。
【００５６】
次に、図２（ｄ）に示すように、熱ＣＶＤ法などで、層間絶縁膜１６を形成する。ここでは、ゲート絶縁膜１３よりも密度が低い膜でも構わないため、４００℃程度の温度の減圧下（１００〜２００Ｐａ程度）において、モノシランガスと、酸素ガスを流して二酸化珪素膜を、厚さ３００ｎｍ〜４００ｎｍ程度形成する。
そして、化学機械研磨法（ＣＭＰ法）などで、ウエハ表面の層間絶縁膜１６を平坦化する。平坦さの度合いは、Ｒａで表すと、０．１ｎｍ以下の値になる様にする。
【００５７】
次に、図２（ｅ）に示すように、水素イオン注入を行い、水素イオン注入部１５を形成する。水素イオン注入は、加速電圧５６ｋｅＶ程度、ドーズ量１×１０１６〜５×１０１６／ｃｍ２程度で行う。なお、加速電圧は、後の工程で所望の厚さの単結晶Ｓｉ薄膜１４ａを得られるように適宜設定すればよい。
【００５８】
そして、このように転写デバイスを搭載した単結晶シリコンウエハ（半完成シリコンウエハ）１０は、単結晶Ｓｉ薄膜トランジスタ１６ａを絶縁基板２に転写するため、所望のサイズに切り出されて単結晶Ｓｉ基板１０ａとされる（切り出し工程については図示省略）。
【００５９】
次に、半導体装置２０の製造方法について、図３（ａ）〜図３（ｉ）を参照して説明する。
【００６０】
先ず、絶縁基板２の表面を荒らさないように洗浄した後、図３（ａ）に示すように、プラズマＣＶＤによって膜厚約１００ｎｍのＳｉＯ２膜３を形成する。すなわち、絶縁基板２の表面全体に、３００℃程度の温度、１００〜２００Ｐａ程度の減圧下で、ＴＥＯＳとＯ２との混合ガスを流し、プラズマ放電の下で厚さ膜厚約１００ｎｍのＳｉＯ２膜３を形成する。ＳｉＯ２膜３の形成により、ガラス基板などからなる絶縁基板２は、表面の濡れ性が確保される。
【００６１】
次に、図３（ｂ）に示すように、絶縁基板２および切断した単結晶Ｓｉ基板１０ａの両基板をＳＣ−１洗浄し活性化した後、単結晶Ｓｉ基板１０ａの水素イオン注入部１５側を所定の位置にアライメントし、室温で密着させて接合する。
【００６２】
ここで、光透過性非晶質基板（酸化珪素膜のコーティング膜付）である絶縁基板２と、転写デバイス基板（表面を酸化処理済み）である単結晶Ｓｉ基板１０ａとを接着剤なしで接合させるには、これら基板の表面状態の清浄度や、活性度が極めて重要である。したがって、これらの基板は、接合前にＳＣ１液と呼ばれる液体で接合前に洗浄・乾燥されるものである。
【００６３】
ＳＣ１液とは、市販のアンモニア水（ＮＨ４ＯＨ：３０％）と、過酸化水素水（Ｈ２Ｏ２：３０％）と純水（Ｈ２Ｏ）とを混合して作製する。一例としては、上記薬液を、５：１２：６０の割合で混合したものが用いられる。ＳＣ１液の液温は、室温でよい。洗浄は、上記ＳＣ１液に基板を５分間浸すことで行われる。アンモニア水は、酸化珪素表面をスライトエッチするため、上記基板をＳＣ１液に長時間浸すことは好ましくない（ウルトラクリーンＵＬＳＩ技術 大見忠弘著、培風館 ｐ．１７２）。その後、上記基板を純水（比抵抗値１０ＭΩｃｍ以上）で流水のもとに１０分間洗浄し、スピンドライヤーなどで迅速に乾燥させる。これらの洗浄・乾燥後の絶縁基板２と単結晶Ｓｉ基板１０ａとは、互いに接触させ僅かな力で押してやることにより、接着剤などを使うことなく、自発的に接着する。
【００６４】
単結晶Ｓｉ基板１０ａと絶縁基板２との接着剤なしでの接合は、ｖａｎ ｄｅｒ Ｗａａｌｓ力による寄与、電気双極子による寄与、水素結合による寄与によって実現する。この接着は、貼り合せる基板表面の上記３つの寄与のバランスが似通っているもの同士が接着しやすくなる。
【００６５】
また、単結晶Ｓｉ基板１０ａと絶縁基板２との貼り合わせ時におけるアライメントは、図４に示すように、絶縁基板２、ここでは、コーニング社１７３７ガラスを通して、絶縁基板２側から可視光で単結晶Ｓｉ基板１０ａ上の位置合わせマーク９４と絶縁基板２側の位置合わせマーク９３とを検出して行う。図４に示す例では、落射照明で顕微鏡にセットした位置合わせ用ＣＣＤカメラ９０を用いて、位置合わせステージ９１上の単結晶Ｓｉ基板１０ａ上の位置合わせマーク９４を検知し、最終的にこれを電気信号に変換して処理している。
【００６６】
従来の赤外線を照射してＳｉ基板を通して位置合わせを行っていた方式では、ＩＣ等が可視光やＵＶ光に対して不透明で、吸着防止のため鏡面でない光を散乱する表面を持つＳｉウエハ越しにアライメントマークを検知し、アライメントを行っていたため、精度が悪くなるという問題を有していた。
【００６７】
そこで、本実施の形態の半導体装置では、例えば、より短波長の可視光やＵＶ光に対して透明で、かつ表面が光を散乱しないガラス越しに位置合わせマーク９３・９４を検出するため、従来の方式と比較して、高精度な位置合わせを行うことが可能になる。
【００６８】
その後、図３（ｃ）に示すように、絶縁基板２の全面に膜厚約２００ｎｍの第２のＳｉＯ２膜４を堆積する。ここでは、３００℃程度の温度、１００〜２００Ｐａ程度の減圧下で、ＴＥＯＳガスと酸素ガスを流し、プラズマ放電のもとで成膜する。
【００６９】
さらに、その全面に膜厚約５０ｎｍの非晶質Ｓｉ薄膜（非晶質Ｓｉ膜）５を堆積する。ここでは、２５０℃程度の温度で、モノシランガスと水素ガスとを流し、プラズマ放電のもとで成膜する。
【００７０】
次に、水素イオン注入部１５の温度を単結晶Ｓｉ基板１０ａから水素が離脱する温度以上（４００℃〜６００℃、ここでは、約５５０℃）まで昇温する。これにより、図３（ｄ）に示すように、単結晶Ｓｉ基板１０ａの不要部分１１を、水素イオン注入部１５を境に劈開剥離することができる。
【００７１】
また、このとき熱処理により、Ｖａｎ ｄｅｒ Ｗａａｌｓ力で接合されていた単結晶Ｓｉ基板１０ａと絶縁基板２との界面でＳｉ−ＯＨ ＋ −Ｓｉ−ＯＨ → Ｓｉ−Ｏ−Ｓｉ ＋ Ｈ２Ｏの反応が生じ、これらの基板の接合を原子同士の強固な結合に変化させることができる。
【００７２】
ここで、単結晶Ｓｉ薄膜トランジスタ１６ａは、絶縁基板２に対して、無機系の絶縁膜３を介して接合される。よって、従来の接着剤を用いて接合する場合と比較して、単結晶Ｓｉ薄膜１４ａが汚染されることを確実に防止できる。
【００７３】
続いて、剥離されて絶縁基板２上に残った単結晶Ｓｉ薄膜１４ａの不要部分をエッチング除去し、単結晶Ｓｉを島状に加工した後、表面の損傷層を、等方性プラズマエッチングまたはウエットエッチング、ここでは、バッファフッ酸によるウエットエッチングにて約１０ｎｍライトエッチすることにより除去する。これにより、絶縁基板２上に膜厚約５０ｎｍの単結晶Ｓｉ薄膜１４ａによるＭＯＳＴＦＴの一部が形成される。
【００７４】
次に、図３（ｅ）に示すように、非晶質Ｓｉ薄膜５にエキシマレーザを照射して、加熱、結晶化し、多結晶Ｓｉ層を成長させて多結晶Ｓｉ薄膜５’を形成する。すなわち、成膜による半導体膜（非晶質Ｓｉ薄膜５）を、レーザ光（エネルギビーム）による多結晶化法により非晶質から多結晶質に改質し、多結晶Ｓｉ薄膜５’を形成する。
【００７５】
この際、絶縁基板２上には、単結晶Ｓｉ薄膜１４ａの領域と、非晶質Ｓｉ薄膜５の領域が混在しているため、単結晶Ｓｉ薄膜１４ａの領域に損傷を与えないためには、単結晶Ｓｉ薄膜１４ａの領域を避けて上記エキシマレーザの照射を行う必要がある。
【００７６】
そこで、逐次横方向成長法（ＳＬＳ法）を用いることにより、図１に示すように、単結晶Ｓｉ薄膜１４ａの領域を避けて上記エキシマレーザの照射を行う。
【００７７】
ここで、ＳＬＳ法とは、レーザ光としてエキシマレーザなどのパルスレーザを用い、その光路に光学マスクを挿入し、任意のショットにおいて、そのマスクを挿入・非挿入することができる多結晶化方法である。これにより、その照射プログラムにおいて、転写デバイスがある領域はレーザ光をマスクで覆い隠し、非晶質Ｓｉ薄膜５上にのみ、照射する様にすることができる。
【００７８】
なお、上記レーザ光の照射は、ＳＬＳ法に限られるものではない。レーザ光路内にマスクを挿入して、レーザ光の一部分をオン・オフできる方法であればよい。例えば、矩形波ビームの出射光の一部を任意に遮蔽・非遮蔽できる光学マスクなどの手段を具備したレーザ照射装置を用いてもよいし、レーザを照射する基板上、あるいはレーザ照射装置と基板との間にマスクを挿入しても良い。
【００７９】
また、レーザを遮蔽する範囲は、単結晶Ｓｉ薄膜１４ａの領域だけに限るものではない。多結晶Ｓｉ薄膜に改質する必要のない範囲であれば、レーザ光を遮蔽しても良い。
【００８０】
次に、図３（ｆ）に示すように、デバイスの活性領域となる部分を残すために、不要な多結晶Ｓｉ膜５’をエッチングにより除去し、多結晶Ｓｉ膜５’の島状のパターンを得る。このパターン化された多結晶Ｓｉ膜５’が多結晶Ｓｉ薄膜トランジスタ１ａの半導体層となる。
【００８１】
さらに、ＴＥＯＳと酸素との混合ガスを用いて、プラズマＣＶＤにより膜厚約３５０ｎｍのＳｉＯ２膜を堆積し、これを異方性エッチングであるＲＩＥにて約４００ｎｍエッチバックする。その後、多結晶Ｓｉ薄膜トランジスタ１ａのゲート絶縁膜としてＳｉＨ４とＮ２Ｏとの混合ガスを用いたプラズマＣＶＤにより、膜厚約６０ｎｍのＳｉＯ２膜７を形成する。このとき、上記単結晶Ｓｉ薄膜１４ａのパターンおよび多結晶Ｓｉ薄膜５’のパターンの端部にサイドウォールが形成される。ＳｉＯ２膜７は、多結晶Ｓｉ薄膜トランジスタ１ａの層間絶縁膜となる。
【００８２】
また、ＳｉＯ２膜７上に多結晶Ｓｉ薄膜トランジスタ１ａのゲート電極６となるポリシリコン膜を、熱ＣＶＤ法などで形成する。なお、熱ＣＶＤ法は、６００℃程度の温度の減圧下（５０〜２００Ｐａ）において、ウエハ上にモノシランガスを流してシリコン膜を成膜するものである。この方法により、１５０〜３００ｎｍのポリシリコン膜を形成する。なお、シリコン膜の成膜時には、予め、シランガスにジボランガスを微量だけ混合させ、ドープトポリシリコンを形成し、パルスレーザを（ＳＬＳ法の様に）短時間照射し、低抵抗化しておくことが好ましい。また、ゲート電極６は、上記のようなポリシリコン膜に限るものではなく、タングステン（Ｗ）の様な高融点金属を成膜・パターニングすることによって形成してもよい。
【００８３】
次に、フォトリソグラフィ工程により、形成したポリシリコン膜をゲート電極６の形状にパターニングする。すなわち、フォトレジスト塗布、露光・現像、シリコンエッチング、フォトレジスト剥離の工程により、パターニングすることによりゲート電極６を形成する。
【００８４】
次に、図３（ｇ）に示すように、ＴＥＯＳとＯ２（酸素）の混合ガスを用いＰ−ＣＶＤにより、層間平坦化絶縁膜として、膜厚約３５０ｎｍのＳｉＯ２膜８を堆積する。
【００８５】
そして、図３（ｈ）に示すように、コンタクトホール２１を開口し、図３（ｉ）に示すように、コンタクトホール２１に金属（ＡｌＳｉ）配線２２を形成する。
【００８６】
本実施の形態に係る半導体装置の製造方法では、以上のように、非晶質Ｓｉ薄膜５を多結晶Ｓｉ膜５’に改質するためにレーザ光を照射する際、レーザ光の光路の一部にマスクを挿入することにより、レーザ光の一部を遮蔽する。
【００８７】
これにより、非晶質Ｓｉ薄膜５の領域のみにレーザ光を照射することが可能となり、絶縁基板２上に転写された単結晶Ｓｉ薄膜トランジスタ１６ａの領域には上記のレーザ光が照射されない。したがって、レーザ光により単結晶Ｓｉ薄膜トランジスタ１６ａが損傷されることを防止できる。
【００８８】
なお、本実施の形態では、単結晶Ｓｉ薄膜トランジスタ１６ａの領域に、レーザ光を照射させないために、レーザ光の光路の一部にマスクを挿入したが、この方法に限るものではない。例えば、レーザ光が単結晶Ｓｉ薄膜トランジスタ１６ａの領域を走査する際にはレーザ光の出力をＯＦＦとし、レーザ光を照射したい領域を走査する時のみ出力をＯＮとしてもよい。
【００８９】
しかしながら、レーザ光の出力自体を頻繁にオン・オフさせる構成では、レーザ光の出力が不安定になることも考えられる。これに対し、レーザ光路内にマスクを挿入してレーザ光の照射を選択的に行う構成では、レーザ光の出力自体は連続的に行えるので、出力が安定することとなり好ましい。
【００９０】
また、本実施の形態では、単結晶Ｓｉ薄膜トランジスタ１６ａを、絶縁基板２に多結晶Ｓｉ薄膜５’が形成される前に貼り付けている。これにより、レーザ光により絶縁基板２の表面が損傷を受ける前の、絶縁基板２の平坦性が保たれた状態で単結晶Ｓｉ基板１０ａを接合することができるため、接合不良等の問題の発生を防止できる。
【００９１】
なお、本実施の形態では、レーザ光の照射は、絶縁基板２に単結晶Ｓｉ基板１０ａを貼り付け、単結晶Ｓｉ基板１０ａの一部（不要部分）を剥離させた後に行っている。しかしながら、レーザ光を照射するタイミングは、これに限るものではない。例えば、絶縁基板２に単結晶Ｓｉ基板１０ａを貼り付けた後、単結晶Ｓｉ基板１０ａの一部（不要部分）を水素イオン注入部から剥離させる前にレーザ光を照射してもよい。
【００９２】
また、絶縁基板２に水素イオンを注入した単結晶Ｓｉ基板１０ａを貼り付け、熱処理により単結晶Ｓｉ基板１０ａの不要部分を水素イオン注入部から剥離させているが、これに限るものではなく、単結晶Ｓｉ基板１０ａの不要部分を剥離させることができる方法であればよい。
【００９３】
また、本実施の形態では、単結晶Ｓｉ薄膜トランジスタ１６ａの領域に照射されるレーザ光のみを遮蔽しているが、これに限るものではない。例えば、非晶質Ｓｉ薄膜５が形成されている領域のうち、多結晶Ｓｉ薄膜トランジスタ１ａを構成する多結晶Ｓｉ薄膜５’として残る部分にのみレーザ光を照射する構成としてもよい。
【００９４】
なお、本実施の形態では、絶縁基板２上に転写されてなる転写トランジスタを、単結晶Ｓｉ薄膜トランジスタとしたが、これに限定されるものではなく、上述のような転写工程によって、絶縁基板２上に形成可能なものであれば他の種類のトランジスタであってもよい。
【００９５】
【発明の効果】
以上のように、本発明の半導体装置の製造方法は、絶縁基板上に、該絶縁基板に転写されてなる転写トランジスタと、該絶縁基板上で形成される成膜トランジスタとが混在する半導体装置の製造方法において、上記成膜トランジスタは、絶縁基板上に上記転写トランジスタを転写した後に形成されるものであり、上記成膜トランジスタの形成工程では、上記絶縁基板上に非晶質Ｓｉ薄膜を形成する工程と、上記非晶質Ｓｉ薄膜にレーザ光（エネルギビーム）を照射することにより多結晶Ｓｉ薄膜に改質する工程とを含み、上記レーザ光の照射は、上記転写トランジスタの領域を避けて照射される構成である。
【００９６】
それゆえ、絶縁基板上に、転写により形成された転写トランジスタと、絶縁基板上で形成された成膜トランジスタとを有する半導体装置において、多結晶Ｓｉ薄膜形成時のレーザ光の照射によって上記転写トランジスタが損傷を受けることを防止することができるという効果を奏する。
【００９７】
また、上記レーザ光の照射により表面に損傷を受ける前の、平坦性が保たれた状態の絶縁基板に、上記転写トランジスタが形成された基板を接合することができるため、接合不良等の問題の発生を防止できるという効果を奏する。
【００９８】
また、上記レーザ光の照射は、上記転写トランジスタの領域を避けて照射するために、該レーザ光の光路中にマスクを挿入する構成とすることができる。
【００９９】
それゆえ、半導体装置へのビーム照射をマスクの挿入・非挿入によって選択的に行えるため、レーザ光の出力を安定させたままで、上記転写トランジスタの領域を避けてレーザ光を照射することができるという効果を奏する。
【０１００】
また、上記転写トランジスタの絶縁基板上への転写は、上記転写トランジスタが予め作り込まれた転写用基板を上記絶縁基板に接合した後、上記転写用基板の不要部分を剥離する工程によってなされ、上記レーザ光の照射は、上記転写用基板の不要部分を剥離させる後に行われる構成とすることができる。
【０１０１】
それゆえ、転写トランジスタを、絶縁基板上で形成する場合よりも、高度な微細加工を施した後に該絶縁基板に転写することが容易になるという効果を奏する。また、絶縁基板に貼り付けられた基板の不要部分をレーザ光照射の影響を受けずに剥離することができるという効果を奏する。
【０１０２】
また、上記転写トランジスタは、単結晶シリコントランジスタとすることができる。
【０１０３】
それゆえ、特性が異なる複数の回路を集積化した高性能・高機能な半導体装置を得ることができるという効果を奏する。また、１枚の絶縁基板上に、全て単結晶Ｓｉ薄膜からなるトランジスタを形成するよりも、安価に高性能・高機能な半導体装置を得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の製造工程における、エネルギレーザ照射領域を示す平面図である。
【図２】（ａ）〜（ｅ）は、本発明の一実施形態に係る半導体装置に転写される単結晶Ｓｉ基板の製造工程を示す断面図である。
【図３】（ａ）〜（ｉ）は、本発明の一実施形態に係る半導体装置の製造工程を示す断面図である。
【図４】本発明の一実施形態に係る半導体装置の製造方法における、単結晶Ｓｉ基板と絶縁基板とのアライメント工程を示す断面図である。
【符号の説明】
１ａ 多結晶Ｓｉ薄膜トランジスタ（成膜トランジスタ）
２ 絶縁基板
３ 絶縁膜（ＳｉＯ２膜）
４ 層間絶縁膜（ＳｉＯ２膜）
５ 非晶質Ｓｉ薄膜
５’ 多結晶Ｓｉ薄膜（多結晶質Ｓｉ薄膜）
６ ゲート電極
７ ゲート絶縁膜（ＳｉＯ２膜）
８ 層間絶縁膜（ＳｉＯ２膜）
１０ 単結晶シリコンウエハ
１０ａ 単結晶Ｓｉ基板
１４ａ 単結晶Ｓｉ薄膜
１６ａ 単結晶Ｓｉ薄膜トランジスタ（転写トランジスタ）
Claims (4)
- 絶縁基板上に、該絶縁基板に転写されてなる転写トランジスタと、該絶縁基板上で形成される成膜トランジスタとが混在する半導体装置の製造方法において、上記成膜トランジスタは、絶縁基板上に上記転写トランジスタを転写した後に形成されるものであり、
上記成膜トランジスタの形成工程では、上記絶縁基板上に非晶質Ｓｉ薄膜を形成する工程と、上記非晶質Ｓｉ薄膜にエネルギビームを照射することにより多結晶Ｓｉ薄膜に改質する工程とを含み、
上記エネルギビームの照射は、上記転写トランジスタの領域を避けて照射されることを特徴とする半導体装置の製造方法。 - 上記エネルギビームの照射は、
上記転写トランジスタの領域を避けて照射するために、該エネルギビームの光路中にマスクを挿入することを特徴とする請求項１に記載の半導体装置の製造方法。 - 上記転写トランジスタの絶縁基板上への転写は、上記転写トランジスタが予め作り込まれた転写用基板を上記絶縁基板に接合した後、上記転写用基板の不要部分を剥離する工程によってなされ、
上記エネルギビームの照射は、上記転写用基板の不要部分を剥離させた後に行われることを特徴とする請求項１に記載の半導体装置の製造方法。 - 上記転写トランジスタは、単結晶シリコントランジスタであることを特徴とする請求項１ないし３の何れかに記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003206111A JP3970814B2 (ja) | 2003-08-05 | 2003-08-05 | 半導体装置の製造方法 |
| US10/910,620 US7253040B2 (en) | 2003-08-05 | 2004-08-04 | Fabrication method of semiconductor device |
| FR0408662A FR2858714B1 (fr) | 2003-08-05 | 2004-08-05 | Procede de fabrication d'un dispositif a semi-conducteur |
| KR1020040061714A KR100586356B1 (ko) | 2003-08-05 | 2004-08-05 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003206111A JP3970814B2 (ja) | 2003-08-05 | 2003-08-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005056917A true JP2005056917A (ja) | 2005-03-03 |
| JP3970814B2 JP3970814B2 (ja) | 2007-09-05 |
Family
ID=34363090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003206111A Expired - Fee Related JP3970814B2 (ja) | 2003-08-05 | 2003-08-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3970814B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294703A (ja) * | 2005-04-06 | 2006-10-26 | Sharp Corp | 半導体装置の製造方法及び半導体装置並びに液晶表示装置 |
| WO2008123116A1 (en) * | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
| JP2009502534A (ja) * | 2005-07-30 | 2009-01-29 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 両面をプラズマ処理し、片面だけを湿式処理することによって面同士を互いに接着する方法 |
| JP2010123900A (ja) * | 2008-11-21 | 2010-06-03 | Nikon Corp | アライメント装置、基板接合装置および積層型半導体装置の製造方法 |
| US8048728B2 (en) | 2007-04-13 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing display device, and SOI substrate |
| WO2012042653A1 (ja) * | 2010-09-30 | 2012-04-05 | 富士電機株式会社 | 半導体装置の製造方法 |
| US8222117B2 (en) | 2007-03-26 | 2012-07-17 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and method for manufacturing SOI substrate |
| JP2018522397A (ja) * | 2015-05-08 | 2018-08-09 | クアルコム，インコーポレイテッド | 接合型半導体構造のエッチストップ領域を用いた製作 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04362924A (ja) * | 1990-09-05 | 1992-12-15 | Seiko Instr Inc | 平板型光弁基板用半導体集積回路装置 |
| JPH04370925A (ja) * | 1991-06-20 | 1992-12-24 | Hitachi Ltd | レーザアニール用マスク並びにレーザアニール方法及び装置 |
| JPH07503557A (ja) * | 1992-01-22 | 1995-04-13 | コピン・コーポレーシヨン | 映写表示のための単結晶シリコンアレイデバイス |
| JPH08227855A (ja) * | 1994-11-29 | 1996-09-03 | Semiconductor Energy Lab Co Ltd | 半導体デバイスのレーザー処理方法 |
| JPH10293322A (ja) * | 1997-04-21 | 1998-11-04 | Canon Inc | 液晶表示装置およびその製造方法 |
| JPH1124106A (ja) * | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | 液晶パネル用基板及び液晶パネル並びにそれらの製造方法 |
| JP2001255559A (ja) * | 2000-03-13 | 2001-09-21 | Seiko Epson Corp | 電気光学装置の製造方法及び電気光学装置 |
-
2003
- 2003-08-05 JP JP2003206111A patent/JP3970814B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04362924A (ja) * | 1990-09-05 | 1992-12-15 | Seiko Instr Inc | 平板型光弁基板用半導体集積回路装置 |
| JPH04370925A (ja) * | 1991-06-20 | 1992-12-24 | Hitachi Ltd | レーザアニール用マスク並びにレーザアニール方法及び装置 |
| JPH07503557A (ja) * | 1992-01-22 | 1995-04-13 | コピン・コーポレーシヨン | 映写表示のための単結晶シリコンアレイデバイス |
| JPH08227855A (ja) * | 1994-11-29 | 1996-09-03 | Semiconductor Energy Lab Co Ltd | 半導体デバイスのレーザー処理方法 |
| JPH10293322A (ja) * | 1997-04-21 | 1998-11-04 | Canon Inc | 液晶表示装置およびその製造方法 |
| JPH1124106A (ja) * | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | 液晶パネル用基板及び液晶パネル並びにそれらの製造方法 |
| JP2001255559A (ja) * | 2000-03-13 | 2001-09-21 | Seiko Epson Corp | 電気光学装置の製造方法及び電気光学装置 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294703A (ja) * | 2005-04-06 | 2006-10-26 | Sharp Corp | 半導体装置の製造方法及び半導体装置並びに液晶表示装置 |
| JP2009502534A (ja) * | 2005-07-30 | 2009-01-29 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 両面をプラズマ処理し、片面だけを湿式処理することによって面同士を互いに接着する方法 |
| WO2008123116A1 (en) * | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
| US8101466B2 (en) | 2007-03-26 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and method for manufacturing SOI substrate |
| US8222117B2 (en) | 2007-03-26 | 2012-07-17 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and method for manufacturing SOI substrate |
| US9111997B2 (en) | 2007-03-26 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and method for manufacturing SOI substrate |
| US8048728B2 (en) | 2007-04-13 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing display device, and SOI substrate |
| JP2010123900A (ja) * | 2008-11-21 | 2010-06-03 | Nikon Corp | アライメント装置、基板接合装置および積層型半導体装置の製造方法 |
| WO2012042653A1 (ja) * | 2010-09-30 | 2012-04-05 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP5664656B2 (ja) * | 2010-09-30 | 2015-02-04 | 富士電機株式会社 | 半導体装置の製造方法 |
| US8962405B2 (en) | 2010-09-30 | 2015-02-24 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device by mounting and positioning a semiconductor die using detection marks |
| JP2018522397A (ja) * | 2015-05-08 | 2018-08-09 | クアルコム，インコーポレイテッド | 接合型半導体構造のエッチストップ領域を用いた製作 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3970814B2 (ja) | 2007-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4651924B2 (ja) | 薄膜半導体装置および薄膜半導体装置の製造方法 | |
| KR100586356B1 (ko) | 반도체 장치의 제조 방법 | |
| US7436027B2 (en) | Semiconductor device and fabrication method for the same | |
| JP4451488B2 (ja) | 半導体素子の転写方法及び半導体装置の製造方法 | |
| US7244990B2 (en) | Semiconductor device | |
| US7508034B2 (en) | Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device | |
| JP4540359B2 (ja) | 半導体装置およびその製造方法 | |
| JP4837240B2 (ja) | 半導体装置 | |
| US20050236626A1 (en) | Semiconductor device, producing method of semiconductor substrate, and producing method of semiconductor device | |
| JP3970814B2 (ja) | 半導体装置の製造方法 | |
| WO2010109712A1 (ja) | 半導体装置用の絶縁基板、及び、半導体装置 | |
| JP2005026472A (ja) | 半導体装置の製造方法 | |
| JP2010141246A (ja) | 半導体装置の製造方法 | |
| JP4076930B2 (ja) | 半導体装置の製造方法 | |
| JP2004119636A (ja) | 半導体装置およびその製造方法 | |
| JP5064343B2 (ja) | 半導体装置の製造方法 | |
| JP4519932B2 (ja) | 半導体装置 | |
| JP2002343974A (ja) | 薄膜トランジスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070227 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070606 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |