JP2005026472A

JP2005026472A - 半導体装置の製造方法

Info

Publication number: JP2005026472A
Application number: JP2003190607A
Authority: JP
Inventors: 裕 ▲高▼藤; Yutaka Takato; Takashi Itoga; 隆志糸賀; Yoshihiro Yamamoto; 義宏山本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-07-02
Filing date: 2003-07-02
Publication date: 2005-01-27

Abstract

【課題】ガラス等の絶縁基板上にＳｍａｒｔ−Ｃｕｔ（登録商標）法を用いて単結晶Ｓｉ（シリコン）薄膜デバイスを転写により形成し、転写のときに水素注入面において剥離した面（剥離面）の表面荒れから生じる単結晶Ｓｉ薄膜トランジスタの特性劣化を防止するための半導体装置の製造方法を提供する。
【解決手段】絶縁基板２上に単結晶Ｓｉ薄膜トランジスタ１６ａが形成されている半導体装置２０の製造方法において、単結晶Ｓｉ薄膜トランジスタ１６ａを絶縁基板２に転写するときに、水素イオン注入面で単結晶Ｓｉ基板の不要部分１１を剥離させる。その後に、絶縁基板２に転写された単結晶Ｓｉ薄膜トランジスタ１６ａにおける剥離面１６ｂに酸化膜１６ｃを形成する工程と、該酸化膜１６ｃを除去する工程を施す。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば、ＴＦＴで駆動するアクティブマトリクス駆動液晶表示装置等において、同一基板上に周辺駆動回路やコントロール回路を一体集積化した液晶表示装置の回路性能改善を図った半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来より、ガラス基板上に非晶質Ｓｉ（以下ａ−Ｓｉと略記する）や多結晶Ｓｉ（以下ｐ−Ｓｉと略記する）の薄膜トランジスタ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと記す）を形成し、液晶表示パネルや有機ＥＬパネル等の駆動を行う、いわゆるアクティブマトリクス駆動を行う表示装置が使用されている。
【０００３】
特に、移動度が高く高速で動作するｐ−Ｓｉを用いて、周辺ドライバを集積化したものが用いられるようになっている。しかし、さらに高い性能が要求されるイメージプロセッサやタイミングコントローラ等のシステム集積化のためには、より高性能なＳｉデバイスが求められている。
【０００４】
これは、多結晶Ｓｉでは結晶性の不完全性に起因するギャップ内の局在準位や結晶粒界付近の欠陥やギャップ内局在準位に起因する、移動度の低下やＳ係数（サブスレショルド係数）の増大のため、高性能なＳｉのデバイスを形成するには、トランジスタの性能が充分ではないという問題があるためである。
【０００５】
そこで、さらに高性能なＳｉのデバイスを形成するため、単結晶Ｓｉ薄膜からなる薄膜トランジスタ等のデバイスを予め形成し、これを絶縁基板上に貼り付けて半導体装置を形成する技術が研究されている（例えば、特許文献１、非特許文献１，２参照）。
【０００６】
特許文献１では、ガラス基板上に接着剤を用いて、予め作成した単結晶Ｓｉ薄膜トランジスタを転写した半導体装置を使用し、アクティブマトリクス型液晶表示装置の表示パネルのディスプレイが作成される。
【０００７】
単結晶Ｓｉ薄膜トランジスタは、最初に単結晶Ｓｉ基板上において作成され、該単結晶Ｓｉ基板からガラス基板に転写することによって、ガラス基板上に形成される。ガラス基板上への転写の際、単結晶Ｓｉ薄膜トランジスタを単結晶Ｓｉ基板から剥離させるためには、いわゆるＳｍａｒｔ−Ｃｕｔ（登録商標）法が利用できる。
【０００８】
Ｓｍａｒｔ−Ｃｕｔ法とは、Ｓｉ層の所定の深さに所定の濃度の水素イオンを注入することでその注入部に微小気泡を生じせしめ、該微小気泡面を壁開面として単結晶Ｓｉ薄膜を形成する方法である。このＳｍａｒｔ−Ｃｕｔ法については、特許文献２において開示がある。
【０００９】
また、Ｓｍａｒｔ−Ｃｕｔ法を用いた単結晶Ｓｉ薄膜トランジスタの形成を開示するものとして、特許文献３がある。すなわち、特許文献３の方法では、単結晶Ｓｉ基板上に単結晶Ｓｉ薄膜トランジスタを作成した後、該単結晶Ｓｉ基板に水素イオンの注入を行って所定深さの箇所に水素添加層を形成する。その後、上記単結晶Ｓｉ基板を単結晶Ｓｉ薄膜トランジスタが転写される側の支持基板と貼り合わせ、熱処理を加えることによって水素添加層にて分断（剥離）が生じ、単結晶Ｓｉ薄膜トランジスタの転写が完了する。
【００１０】
また、Ｓｉ薄膜の膜厚を所望の値に減少するために、特許文献４には、Ｓｉ薄膜をウエット洗浄することが記載されている。
【００１１】
【特許文献１】
特表平７−５０３５５７号（公表日１９９５年４月１３日）
【００１２】
【特許文献２】
特許第３０４８２０１号（公開日１９９３年８月２０日）
【００１３】
【特許文献３】
特開２０００−１０６４２４号（公開日２０００年４月１１日）
【００１４】
【特許文献４】
特開２００１−１６８３０８号（公開日２００１年６月２２日）
【００１５】
【非特許文献１】
Ｊ．Ｐ．Ｓａｌｅｒｎｏ ”ＳｉｎｇｌｅＣｒｙｓｔａｌＳｉｌｉｃｏｎＡＭＬＣＤｓ”，ＣｏｎｆｅｒｅｎｃｅＲｅｃｏｒｄｏｆｔｈｅ１９９４ＩｎｔｅｒｎａｔｉｏｎａｌＤｉｓｐｌａｙＲｅｓｅａｒｃｈＣｏｎｆｅｒｅｎｃｅ（ＩＤＲＣ）Ｐ．３９−４４（１９９４）
【００１６】
【非特許文献２】
Ｑ．−Ｙ．Ｔｏｎｇ＆Ｕ．Ｇｅｓｅｌｅ，ＳＥＭＩＣＯＮＤＵＣＴＯＲＷＡＦＥＲＢＯＮＤＩＮＧ：ＳＣＩＥＮＣＥＡＮＤＴＥＣＨＮＯＬＯＧＹ，ＪｏｈｎＷｉｌｅｙ＆Ｓｏｎｓ，ＮｅｗＹｏｒｋ（１９９９）
【００１７】
【発明が解決しようとする課題】
ところが、上記特許文献３に記載の従来の構成では、上記Ｓｍａｒｔ−Ｃｕｔ法の適用によって、転写される単結晶Ｓｉ薄膜トランジスタに特性劣化が生じるといった問題がある。
【００１８】
すなわち、水素添加層にて剥離した剥離表面において、水素イオン注入により格子欠陥の存在やＳｉ原子同士の結合の切断による不対電子の存在等により結晶性が損なわれた領域（損傷を受けた領域）が生じてしまう。このような損傷を受けた領域に存在する電荷をもつ欠陥のために、単結晶Ｓｉ薄膜トランジスタのドレイン電流（Ｉｄ）とゲート電圧（Ｖｇ）との関係を表すＩｄ−Ｖｇ特性が正のゲート電圧方向に移動し、単結晶Ｓｉ薄膜トランジスタがデプレッション型特性を示すようになる。また、結晶性が損なわれているためにシリコンバンドにおいて局在準位が形成される。これにより、移動度が低下したり、良好なｉ−ｎ＋接合が形成されにくくなりサブスレショルド係数の増大（サブスレショルドスロープのなまり）を招くようになる。
【００１９】
本発明は、上記の問題点を解決するためになされたもので、その目的は、ガラス等の絶縁基板上にＳｍａｒｔ−Ｃｕｔ法を用いて単結晶Ｓｉ（シリコン）薄膜デバイスを転写により形成し、転写のときに水素注入面において剥離した表面（剥離面）の表面荒れから生じる単結晶Ｓｉ薄膜デバイスの特性劣化を防止するための半導体装置の製造方法を提供することにある。
【００２０】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、上記の課題を解決するために、単結晶シリコン基板上に形成された単結晶シリコン薄膜デバイスを絶縁基板上に転写することで、絶縁基板上に単結晶シリコン薄膜デバイスが形成されている半導体装置の製造方法において、単結晶シリコン薄膜デバイス転写前の単結晶シリコン基板に、水素イオン注入面を形成する第１の工程と、前記単結晶シリコン薄膜デバイスを絶縁基板に転写後に、前記水素イオン注入面で単結晶シリコン基板の不要部分を剥離させる第２の工程と、絶縁基板に転写された単結晶シリコン薄膜デバイスにおける上記剥離表面に酸化膜を形成する第３の工程と、前記酸化膜を除去する第４の工程とを含むことを特徴としている。
【００２１】
上記の構成により、絶縁基板に転写された単結晶シリコン基板の水素イオン注入面における剥離面に存在していた水素イオン注入による損傷層を含む領域が酸化膜となり、該酸化膜が除去されることで、損傷層を除去することができる。つまり、剥離面を損傷のない均質な表面にすることができる。さらに、酸化膜の膜厚を均一にすることで、単結晶シリコン薄膜デバイスにおける単結晶シリコン薄膜の膜厚を均一にすることできる。
【００２２】
これにより、剥離面において電荷をもつ欠陥が存在しないため、単結晶シリコン薄膜デバイスはデプレッション特性を有することがなく、また、剥離面において局在準位が形成されないので、単結晶シリコン薄膜デバイスにおける移動度の低下やＳ係数の増大を防止される。さらに、単結晶シリコン薄膜の膜厚むらに起因する単結晶Ｓｉ薄膜デバイスの特性劣化を防止することができる。
【００２３】
以上により、ガラス等の絶縁基板上にＳｍａｒｔ−Ｃｕｔ法を用いて単結晶シリコン薄膜デバイスを転写し、転写のときに水素注入面において剥離した面（剥離面）の表面荒れから生じる単結晶シリコン薄膜デバイスの特性劣化を防止するための半導体装置の製造方法を提供することができる。
【００２４】
本発明に係る半導体装置の製造方法は、上記の課題を解決するために、上記の構成に加えて、前記第３の工程では、前記酸化膜を形成するために高圧水蒸気酸化法を用いることを特徴としている。
【００２５】
上記の構成によれば、高圧水蒸気酸化法は、酸化処理温度として比較的低い温度（例えば６００℃程度）においても酸化能力が高いため、比較的低い歪点（例えば、６００℃以上）を有するガラス等の光透過性非晶質基板を絶縁基板として用いることができ、絶縁基板の選択の幅が広がる。
【００２６】
本発明に係る半導体装置の製造方法は、上記の課題を解決するために、上記の構成に加えて、前記第４の工程では、前記酸化膜の除去に、ウエットエッチングを用いることを特徴としている。
【００２７】
上記の構成によれば、ウエットエッチングは酸化膜（酸化珪素膜）のみを削り取り、酸化膜の下層にある単結晶シリコンを損傷させないため、より一層格子欠陥等のない均質な表面を得ることができる。
【００２８】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図５に基づいて説明すれば、以下の通りである。
【００２９】
なお、本実施の形態で説明する半導体装置は、ＭＯＳ型の非単結晶Ｓｉ（シリコン）薄膜トランジスタとＭＯＳ型の単結晶Ｓｉ薄膜トランジスタとを絶縁基板上の異なる領域に形成した高性能・高機能化に適した半導体装置であって、ＴＦＴによるアクティブマトリクス基板に形成される。つまり、上記半導体装置は、絶縁基板上にＭＯＳ型の非単結晶Ｓｉ薄膜トランジスタとＭＯＳ型の単結晶Ｓｉ薄膜トランジスタとが混在している半導体装置である。
【００３０】
このＭＯＳ型の薄膜トランジスタは、活性半導体層、ゲート電極、ゲート絶縁膜、ゲート両側に形成された高濃度不純物ドープ部（ソース・ドレイン電極）からなり、ゲート電極により、ゲート下の半導体層のキャリア濃度が変調され、ソース−ドレイン間を流れる電流が制御される一般的なトランジスタである。
【００３１】
ＭＯＳ型トランジスタの特性としては、ＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭＯＳ）構造にすると、消費電力が少なく、電源電圧に応じて出力をフルに振ることができることから、低消費電力型のロジックに適している。
【００３２】
本実施の形態の半導体装置２０は、図３（ｉ）に示すように、絶縁基板２上に、ＳｉＯ_２（酸化Ｓｉ）膜３、多結晶Ｓｉからなる非単結晶Ｓｉ薄膜５’を含むＭＯＳ型の非単結晶Ｓｉ薄膜トランジスタ１ａ、単結晶Ｓｉ薄膜１４ａを備えたＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ（単結晶シリコン薄膜デバイス）１６ａ、金属配線２２を備えている。
【００３３】
絶縁基板２は、光透過性非晶質材料のガラスであるコーニング社のｃｏｄｅ１７３７（アルカリ土類−アルミノ硼珪酸ガラス）が用いられている。光透過性非晶質基板を用いることで、本実施の形態の半導体装置２０は、例えば、液晶表示装置等に好適となる。なお、ｃｏｄｅ１７３７の歪点は６００℃程度である。
【００３４】
ＳｉＯ_２膜３は、絶縁基板２の表面全体に、膜厚約５０ｎｍで形成されている。
【００３５】
非単結晶Ｓｉ薄膜５’を含むＭＯＳ型の非単結晶Ｓｉ薄膜トランジスタ１ａは、層間絶縁膜としてのＳｉＯ_２膜４上に、非単結晶Ｓｉ薄膜５’、ゲート絶縁膜としてのＳｉＯ_２膜７、ゲート電極６を備えている。
【００３６】
ゲート電極６は、多結晶ＳｉとＷシリサイドとから形成されているが、多結晶Ｓｉ、他のシリサイドあるいはポリサイド等から形成されていてもよい。
【００３７】
一方、単結晶Ｓｉ薄膜１４ａを含むＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａは、ゲート電極１２を有する平坦化層、ゲート絶縁膜としてのＳｉＯ_２膜１３、単結晶Ｓｉ薄膜１４ａとを備えている。
【００３８】
また、この単結晶Ｓｉ薄膜トランジスタ１６ａは、絶縁基板２に接合される前に単結晶Ｓｉ基板上で形成され、ゲート電極１２となる部分は、ゲート絶縁膜１３、単結晶Ｓｉ薄膜１４ａを含んだ状態で、絶縁基板２上に接合される。よって、単結晶Ｓｉ基板上でゲート電極形成やソース・ドレインの不純物イオン注入を行う方が、絶縁基板２上に形成した単結晶Ｓｉ薄膜を形成後、薄膜トランジスタを形成するよりも、単結晶Ｓｉ薄膜への微細加工を容易に行うことができる。
【００３９】
本実施の形態の半導体装置２０では、以上のように、１枚の絶縁基板２上に、ＭＯＳ型の非単結晶Ｓｉ薄膜トランジスタ１ａと、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａとを共存させることで、特性が異なる複数の回路を集積化した高性能・高機能な半導体装置を得ることができる。また、１枚の絶縁基板２上に、全て単結晶Ｓｉ薄膜からなるトランジスタを形成するよりも、安価に高性能・高機能な半導体装置を得ることができる。
【００４０】
なお、非単結晶Ｓｉ薄膜５’の領域と単結晶Ｓｉ薄膜１４ａの領域とは、少なくとも０．３μｍ以上、好ましくは０．５μｍ以上離れている。これにより、単結晶Ｓｉ薄膜１４ａに、Ｎｉ、Ｐｔ、Ｓｎ、Ｐｄ等の金属原子が拡散するのを防止することができ、単結晶Ｓｉ薄膜トランジスタ１６ａの特性を安定化させることができる。
【００４１】
さらに、本実施の形態の半導体装置２０には、非単結晶Ｓｉ薄膜トランジスタ１ａと単結晶Ｓｉ薄膜トランジスタ１６ａとの間の層間絶縁膜として、ＳｉＯ_２膜４が形成されている。これにより、単結晶Ｓｉ薄膜１４ａが汚染されることを防止できる。
【００４２】
例えば、本発明の半導体装置２０を含む液晶表示装置のアクティブマトリクス基板の場合には、さらに、液晶表示用に、ＳｉＮ_ｘ（窒化Ｓｉ）、樹脂平坦化膜、ビアホール、透明電極が形成される。そして、非単結晶Ｓｉ薄膜５’の領域には、ドライバおよび表示部用のＴＦＴが形成され、より高性能が要求されるデバイスに適応可能な単結晶Ｓｉ薄膜１４ａの領域には、タイミングコントローラが形成される。なお、ドライバ部は、単結晶Ｓｉであってもよく、コストと性能とを考慮して決定されればよい。
【００４３】
このように、単結晶Ｓｉ薄膜１４ａ、非単結晶Ｓｉ薄膜５’からなる薄膜トランジスタのそれぞれの特性に応じて、各薄膜トランジスタの機能・用途を決定することで、高性能・高機能な薄膜トランジスタを得ることができる。
【００４４】
なお、従来の非単結晶Ｓｉ薄膜５’の領域に形成したＮチャネルＴＦＴは、約１００ｃｍ^２／Ｖ・ｓｅｃの移動度であったのに対し、本実施の形態の半導体装置を形成した液晶表示用アクティブマトリクス基板においては、単結晶Ｓｉ薄膜１４ａの領域に形成したＮチャネルＴＦＴが約５５０ｃｍ^２／Ｖ・ｓｅｃの移動度であった。このように、本実施の形態の半導体装置２０の構成によれば、従来に比べて高速動作が可能なＴＦＴを得ることができる。
【００４５】
また、この液晶表示用のアクティブマトリクス基板において、ドライバはもとより非単結晶Ｓｉ薄膜５’の領域に形成されているデバイスが７〜８Ｖの信号と電源電圧を要するのに対し、単結晶Ｓｉ薄膜１４ａの領域に形成されているデバイスであるタイミングコントローラは２．７Ｖにて安定に動作した。
【００４６】
また、半導体装置２０においては、集積回路が非単結晶Ｓｉ薄膜５’の領域と単結晶Ｓｉ薄膜１４ａの領域とに形成されることにより、必要とする構成および特性に合わせて画素アレイを含む集積回路を適した領域に形成することができる。そして、それぞれの領域に形成された集積回路において、動作速度や動作電源電圧等が異なる性能の集積回路を作ることができる。例えば、ゲート長、ゲート絶縁膜の膜厚、電源電圧、ロジックレベルのうち少なくとも１つが領域毎に異なる設計とすることができる。
【００４７】
これにより、領域ごとに異なる特性を有するデバイスを形成でき、より多様な機能を備えた半導体装置を得ることができる。
【００４８】
さらに、半導体装置２０においては、集積回路が非単結晶Ｓｉ薄膜５’の領域と単結晶Ｓｉ薄膜１４ａの領域とに形成されるため、それぞれの領域に形成された集積回路は、領域毎に異なる加工ルールを適用することができる。例えば、短チャネル長の場合、単結晶Ｓｉ薄膜領域には結晶粒界がないため、ＴＦＴ特性のバラツキが殆ど増加しないのに対し、多結晶Ｓｉ薄膜領域では、結晶粒界の影響でバラツキが急速に増加するため、加工ルールを各々の部分で変える必要があるからである。よって、加工ルールに合わせて集積回路を適した領域に形成することができる。
【００４９】
また、本実施の形態の半導体装置２０では、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａにおいて、その金属配線パターンは、ゲートパターンよりも緩いデザインルールによって形成することが可能である。
【００５０】
これにより、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａを形成した半導体装置のメタル配線もしくはメタル配線の一部を大型基板上のメタル配線と同時に処理することができ、コストを抑え、かつ処理能力を向上させることができる。さらに、外部配線や他の回路ブロックやＴＦＴアレイに対する接続が容易になり、外部装置等に対する接続不良による製品歩留りを低減できる。
【００５１】
なお、半導体装置２０上に形成される単結晶Ｓｉ薄膜１４ａのサイズは、ＬＳＩ製造装置のウエハサイズによって決まることになる。しかし、単結晶Ｓｉ薄膜１４ａを必要とする高速性、消費電力、高速のロジック、タイミングジェネレータ、バラツキが問われる高速のＤＡＣ（電流バッファ）、あるいはプロセッサ等を形成するためには、一般的なＬＳＩ製造装置のウエハサイズで十分である。
【００５２】
ここで、半導体装置２０の製造方法について説明すれば以下のとおりである。
【００５３】
本実施の形態の半導体装置２０の製造方法では、薄膜化すれば単結晶Ｓｉ薄膜トランジスタ１６ａとなる部分を別途作り込んだ単結晶Ｓｉ基板（単結晶シリコン基板）１０ａを形成し、この単結晶Ｓｉ薄膜トランジスタ１６ａを単結晶Ｓｉ基板１０ａから絶縁基板２上に転写している。
【００５４】
先ずは、単結晶Ｓｉ薄膜トランジスタ１６ａを作り込んだ単結晶Ｓｉ基板１０ａの製造方法について、図２（ａ）〜図２（ｅ）を参照して説明する。
【００５５】
最初に、図２（ａ）に示すように、通常の洗浄法（ＲＣＡ洗浄など）により洗浄された単結晶シリコンウエハ１に対し、ゲート絶縁膜１３を熱酸化法により形成する。このとき、ゲート絶縁膜１３の厚さは３〜５０ｎｍとする。酸化法としては、パイロ酸化法あるいは、ＨＣｌ酸化法などが使用できる。
【００５６】
次に、図２（ｂ）に示すように、例えば多結晶ＳｉとＷシリサイドとからなるゲート電極層をゲート絶縁膜１３上にスパッタ法などにより成膜（厚さ２００〜３００ｎｍ程度）し、成膜したゲート電極層を通常のフォトリソプロセスによりパターニングすることによってゲート電極１２を形成する。ゲート電極１２の線幅は、ＩＣ・ＬＳＩプロセスラインにおいて行うため、線幅０．５μｍ程度は容易に達成できる。
【００５７】
ゲート電極１２をパターニングした後、図２（ｃ）に示すように、ソース・ドレイン部となる箇所に自己整合的にリンや、ホウ素を注入し、１０００℃程度の熱処理により活性化させる。場合によっては、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）などを形成する。
【００５８】
その後、図２（ｄ）に示すように、層間絶縁膜１６を３００ｎｍ程度形成し、該層間絶縁膜１６をＣＭＰ法により平坦化する。さらに、図２（ｅ）に示すように、水素イオン注入を行い、水素イオン注入面１５を形成する（第１の工程）。水素イオン注入は、加速電圧５６ｋｅＶ程度、ドーズ量１×１０^１６〜５×１０^１６／ｃｍ^２程度で行う。これらの転写デバイス搭載シリコンウエハは、単結晶Ｓｉ薄膜トランジスタ１６ａを絶縁基板２に転写するため、所望のサイズに切り出されて単結晶Ｓｉ基板１０ａとされる（切り出し工程については図示省略）。
【００５９】
次に、半導体装置２０の製造方法について、図３（ａ）〜図３（ｉ）ならびに図１を参照して説明する。
【００６０】
先ず、図３（ａ）に示すように、絶縁基板２の表面全体にＴＥＯＳとＯ_２との混合ガスを用いて、プラズマＣＶＤによって、膜厚約１００ｎｍのＳｉＯ_２膜３を堆積する。ＳｉＯ_２膜３の形成により、ガラス基板などからなる絶縁基板２は、表面の濡れ性が確保される。
【００６１】
次に、図３（ｂ）に示すように、絶縁基板２および切断した単結晶Ｓｉ基板１０ａの両基板をＳＣ−１洗浄し活性化した後、単結晶Ｓｉ基板１０ａの水素イオン注入面１５側を所定の位置にアライメントし、室温で密着させて接合する。
【００６２】
ここで、光透過性非晶質基板（酸化珪素膜のコーティング膜付）である絶縁基板２と、転写デバイス基板（表面を酸化処理済み）である単結晶Ｓｉ基板１０ａとを接着剤なしで接合させるには、これら基板の表面状態の清浄度や、活性度が極めて重要である。したがって、これらの基板は、接合前にＳＣ１液と呼ばれる液体で接合前に洗浄・乾燥されるものである。
【００６３】
ＳＣ１液とは、市販のアンモニア水（ＮＨ_４ＯＨ：３０％）と、過酸化水素水（Ｈ_２Ｏ_２：３０％）と純水（Ｈ_２Ｏ）とを混合して作製する。一例としては、上記薬液を、５：１２：６０の割合で混合したものが用いられる。ＳＣ１液の液温は、室温でよい。洗浄は、上記ＳＣ１液に基板を５分間浸すことで行われる。アンモニア水は、酸化珪素表面をスライトエッチするため、上記基板をＳＣ１液に長時間浸すことは好ましくない（ウルトラクリーンＵＬＳＩ技術大見忠弘著、培風館ｐ．１７２）。その後、上記基板を純水（比抵抗値１０ＭΩｃｍ以上）で流水のもとに１０分間洗浄し、スピンドライヤーなどで迅速に乾燥させる。これらの洗浄・乾燥後の絶縁基板２と単結晶Ｓｉ基板１０ａとは、互いに接触させ僅かな力で押してやることにより自発的に接着する。
【００６４】
単結晶Ｓｉ基板１０ａと絶縁基板２との接着剤なしでの接合は、ｖａｎｄｅｒＷａａｌｓ力による寄与、電気双極子による寄与、水素結合による寄与によって実現する。この接着は、貼り合せる基板表面の上記３つの寄与のバランスが似通っているもの同士が接着しやすくなる。
【００６５】
また、単結晶Ｓｉ基板１０ａと絶縁基板２との貼り合わせ時におけるアライメントは、図４に示すように、絶縁基板２、ここでは、光透過性非晶質材料であるコーニング社１７３７ガラスを通して、絶縁基板２側から可視光で単結晶Ｓｉ基板１０ａ上の位置合わせマーク９４と絶縁基板２側の位置合わせマーク９３とを検出して行う。図４に示す例では、落射照明で顕微鏡にセットした位置合わせ用ＣＣＤカメラ９０を用いて、位置合わせステージ９１上の単結晶Ｓｉ基板１０ａ上の位置合わせマーク９４を検知し、最終的にこれを電気信号に変換して処理している。
【００６６】
従来の赤外線を照射してＳｉ基板を通して位置合わせを行っていた方式では、ＩＣ等が可視光やＵＶ光に対して不透明で、吸着防止のため鏡面でない光を散乱する表面を持つＳｉウエハ越しにアライメントマークを検知し、アライメントを行っていたため、精度が悪くなるという問題を有していた。
【００６７】
そこで、本実施の形態の半導体装置では、例えば、より短波長の可視光やＵＶ光に対して透明で、かつ表面が光を散乱しないガラス越しに位置合わせマーク９３・９４を検出するため、従来の方式と比較して、高精度な位置合わせを行うことが可能になる。
【００６８】
単結晶Ｓｉ基板１０ａと絶縁基板２との貼り合わせ後は、水素イオン注入面１５の温度を単結晶Ｓｉ基板１０ａから水素が離脱する温度以上（４００℃〜６００℃、ここでは、約５５０℃）まで昇温する。これにより、図３（ｃ）に示すように、単結晶Ｓｉ基板１０ａの不要部分１１を、水素イオン注入面１５を境に劈開剥離することができる（第２の工程）。
【００６９】
また、このとき熱処理により、ＶａｎｄｅｒＷａａｌｓ力で接合されていた単結晶Ｓｉ基板１０ａと絶縁基板２との界面でＳｉ−ＯＨ＋ −Ｓｉ−ＯＨ → Ｓｉ−Ｏ−Ｓｉ＋Ｈ_２Ｏの反応が生じ、これらの基板の接合を原子同士の強固な結合に変化させることができる。
【００７０】
ここで、単結晶Ｓｉ薄膜トランジスタ１６ａは、絶縁基板２に対して、無機系の絶縁膜３を介して接合される。よって、従来の接着剤を用いて接合する場合と比較して、単結晶Ｓｉ薄膜１４ａが汚染されることを確実に防止できる。
【００７１】
続いて、剥離されて絶縁基板２上に残った単結晶Ｓｉ薄膜１４ａの不要部分をエッチング除去し、単結晶Ｓｉを島状に加工する。
【００７２】
ここで、図１で示したように、単結晶Ｓｉ基板１０ａの不要部分１１が剥離されて絶縁基板２上に残った単結晶Ｓｉ薄膜トランジスタ１６ａの表面（剥離面）１６ｂは、水素イオン注入による損傷を受けている。例えば、格子欠陥や不対電子を有するＳｉ原子等の損傷層（図示しない）が生じている。また、該損傷層により単結晶Ｓｉ薄膜１４ａの膜厚も不均一となっている。剥離面１６ｂの下層には、上記したようにゲート電極１２が形成されており、剥離面１６ｂはバックゲート側の面ということができる。
【００７３】
この剥離面１６ｂに上記損傷層が形成されたままでは、上述したように、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａがデプレッション型特性を示したり、バックゲート側にエネルギー準位が存在するため、移動度の低下やＳ係数の増加を招くこととなる。すなわち、良好なトランジスタ特性が得られない。
【００７４】
損傷層をプラズマエッチングで直接除去することも考えられるが、その処理自体を行うことで単結晶Ｓｉ薄膜１４ａに別の損傷を加えることとなる。また、単結晶Ｓｉ薄膜１４ａの膜厚を均一にすることは困難である。
【００７５】
本実施の形態では、図１で示されるように、損傷層を除去するために、まず、剥離面１６ｂを酸化して酸化膜（酸化珪素膜）１６ｃを形成する（第３の工程）。単結晶Ｓｉに酸化膜を形成するには、その成長速度を速くするために、１０００℃以上のプロセス温度を必要とする熱酸化が従来用いられている。絶縁基板２に１０００℃以上でも変形等の影響のない基板を用いている場合には、従来の熱酸化処理等が適用できる。しかし、本実施の形態のように、絶縁基板２として歪点が６００℃程度のガラス等の光透過性非晶質基板を用いている場合には、この従来の熱酸化処理を施すことは望ましくない。
【００７６】
そこで、高圧水蒸気を用いて酸化する方法（高圧水蒸気酸化法）が好ましい。高圧水蒸気酸化法については、例えば特開２００２−２６１２９０号公報（公開日２００２年９月１３日）に開示されている。高圧水蒸気酸化法は、従来の酸化処理に要する温度よりも低い温度（例えば６００℃程度）でも高い酸化能力を有しており、絶縁基板２としてガラス等の光透過性非晶質基板を用いている場合に好適な酸化方法である。言い換えると、高圧水蒸気酸化法は、酸化処理温度として比較的低い温度（例えば６００℃程度）においても酸化能力が高いため、低い歪点（例えば、６００℃以上）を有するガラス等の光透過性非晶質基板を絶縁基板２として用いることができ、絶縁基板２の選択の幅が広がる好ましい酸化方法である。
【００７７】
また、高圧水蒸気酸化法に限らず、剥離面１６ｂに酸化膜１６ｃを形成する場合において、剥離面１６ｂの全面に対する酸化膜１６ｃの成長速度は一定であるため、酸化膜１６ｃの膜厚の制御が容易であり、かつ、その膜厚を均一にすることができる。
【００７８】
本実施の形態では、例えば、６００℃、２ＭＰａの飽和水蒸気雰囲気中で１５０分間酸化処理を行うことで、剥離面１６ｂに深さ２０ｎｍ分の酸化膜１６ｃを形成することができる。深さ２０ｎｍは、水素イオン注入による格子欠陥等の損傷層の深さを充分に含んでいる。
【００７９】
次に、この酸化膜１６ｃを除去する（第４の工程）。酸化膜１６ｃを除去することで、同時に損傷層も除去し、格子欠陥等の存在しない均質な（平坦な）単結晶Ｓｉ表面が形成される。また、上述したように、除去する酸化膜１６ｃはその膜厚が均一に制御されているため、該酸化膜１６ｃを除去した後に残る単結晶Ｓｉ薄膜１４ａの膜厚を均一にすることができる。
【００８０】
除去方法としては、ドライエッチング（例えば、等方性プラズマエッチング）やウエットエッチング等のエッチング処理が知られている。ここでは、ウエットエッチングが好ましい。ウエットエッチングでは、酸化膜１６ｃのみを削り取り、酸化膜の下層にある単結晶Ｓｉを損傷させないからである。これにより、より一層格子欠陥等のない均質な（平坦な）表面を得ることができる。
【００８１】
具体的には、バッファフッ酸によるウエットエッチングにて約２０ｎｍの酸化珪素膜をライトエッチすることにより除去している。
【００８２】
このように、水素イオン注入による損傷層を含む領域を酸化させて酸化膜１６ｃを形成し、形成された酸化膜１６ｃを除去することで、格子欠陥等のない均質な表面を形成させ、単結晶Ｓｉ薄膜１４ａの膜厚を均一にすることができる。これにより、絶縁基板２上に膜厚５０ｎｍの単結晶Ｓｉ薄膜１４ａによるＭＯＳＴＦＴの一部が形成される。
【００８３】
その後、図３（ｄ）に示すように、絶縁基板２の全面にＳｉＨ_４とＮ_２Ｏとの混合ガスを用いたプラズマＣＶＤによって、膜厚約２００ｎｍの第２のＳｉＯ_２膜４を堆積する。さらに、その全面にＳｉＨ_４ガスを用いてプラズマＣＶＤにより、膜厚約５０ｎｍの非晶質Ｓｉ膜５を堆積する。
【００８４】
次に、図３（ｅ）に示すように、非晶質Ｓｉ膜５にエキシマレーザを照射して、加熱、結晶化し、多結晶Ｓｉ層を成長させて非単結晶Ｓｉ薄膜５’を形成する。尚、上記エキシマレーザの照射は、転写された単結晶Ｓｉ薄膜トランジスタ１６ａの領域を避けて行うことが望ましい。
【００８５】
次に、図３（ｆ）に示すように、デバイスの活性領域となる部分を残すために、不要な多結晶Ｓｉ膜５’をエッチングにより除去し、多結晶Ｓｉ膜５’の島状のパターンを得る。このパターン化された多結晶Ｓｉ膜５’が非単結晶Ｓｉ薄膜トランジスタ１ａの半導体層となる。
【００８６】
さらに、ＴＥＯＳと酸素との混合ガスを用いて、プラズマＣＶＤにより膜厚約３５０ｎｍのＳｉＯ_２膜を堆積し、これを異方性エッチングであるＲＩＥにて約４００ｎｍエッチバックする。その後、非単結晶Ｓｉ薄膜トランジスタ１ａのゲート絶縁膜としてＳｉＨ_４とＮ_２Ｏとの混合ガスを用いたプラズマＣＶＤにより、膜厚約６０ｎｍのＳｉＯ_２膜７を形成する。このとき、上記単結晶Ｓｉ薄膜１４ａのパターンおよび非単結晶Ｓｉ薄膜５’のパターンの端部にサイドウォールが形成される。ＳｉＯ_２膜７は、非単結晶Ｓｉ薄膜トランジスタ１ａの層間絶縁膜となる。さらに、ＳｉＯ_２膜７上に非単結晶Ｓｉ薄膜トランジスタ１ａのゲート電極６が形成される。
【００８７】
次に、図３（ｇ）に示すように、ＴＥＯＳとＯ_２（酸素）の混合ガスを用いＰ−ＣＶＤにより、層間平坦化絶縁膜として、膜厚約３５０ｎｍのＳｉＯ_２膜８を堆積する。
【００８８】
そして、図３（ｈ）に示すように、コンタクトホール２１を開口し、図３（ｉ）に示すように、コンタクトホール２１に金属（ＡｌＳｉ）配線２２を形成する。
【００８９】
以上のように、本実施の形態に係る半導体装置の製造方法は、単結晶Ｓｉ基板（単結晶シリコン）１０ａ上に形成された単結晶Ｓｉ薄膜トランジスタ（単結晶シリコン薄膜デバイス）１６ａを絶縁基板２上に転写することで、絶縁基板２上に単結晶Ｓｉ薄膜トランジスタ１６ａが形成されている半導体装置２０の製造方法において、単結晶Ｓｉ薄膜トランジスタ１６ａ転写前の単結晶Ｓｉ基板１０ａに、水素イオン注入面１５を形成する第１の工程と、単結晶Ｓｉ薄膜トランジスタ１６ａを絶縁基板２に転写するときに、水素イオン注入面１５で単結晶Ｓｉ基板１０ａの不要部分１１を剥離させる第２の工程と、絶縁基板２に転写された単結晶Ｓｉ薄膜トランジスタ１６ａにおける剥離面１６ｂに酸化膜１６ｃを形成する第３の工程と、該酸化膜１６ｃを除去する第４の工程とを含む。
【００９０】
上記の製造方法により、剥離面１６ｂにおける格子欠陥等の損傷層が除去され、単結晶Ｓｉ薄膜１４ａの膜厚が均一化されることで、単結晶Ｓｉ薄膜トランジスタ１６ａにおける、しきい値電圧の変化（デプレッション型特性の発生）、移動度の低下およびＳ係数の増大を防止することができる。
【００９１】
図５は、上記製造方法により製造された単結晶Ｓｉ薄膜トランジスタ１６ｂ（図中では本実施例としている）と、上記損傷層を酸化処理ならびに酸化膜の除去処理を行わないで製造された単結晶Ｓｉ薄膜トランジスタ（図中では比較例としている）とのトランジスタ静特性（Ｉｄ−Ｖｇ曲線）の比較結果である。
【００９２】
図５に示されるように、Ｖｇ＝０Ｖにおいて、比較例は本実施例に比べてＩｄが大きくデプレッション型特性を示しているのに対し、本実施例ではノーマリオフ型特性を示している。また、比較例に対して本実施例ではサブスレショルドスロープのなまりが減少している（Ｓ係数が減少している）。このように、比較例に対して、本実施の形態に示した単結晶Ｓｉ薄膜トランジスタ１６ａの特性が良好であることがわかる。
【００９３】
本実施の形態に係る半導体装置の製造方法では、以上のように、単結晶Ｓｉ薄膜トランジスタ１６ａを、非単結晶Ｓｉ薄膜（多結晶Ｓｉ薄膜）５’を形成する前に形成している。これにより、絶縁基板２の平坦性が保たれた状態で単結晶Ｓｉ基板を接合することができるため、接合不良等の問題の発生を防止できる。
【００９４】
なお、本実施の形態において、水素イオンの注入エネルギーを大きくして水素原子のピーク位置を表面から深い位置になるようにし、単結晶Ｓｉ薄膜１４ａの膜厚を厚くすると５０ｎｍ〜１００ｎｍでは大きな変化はない。しかし、３００ｎｍ〜６００ｎｍまで大きくなると次第にＴＦＴのＳ値が大きくなり、オフ電流の増加が著しくなった。よって、単結晶Ｓｉ薄膜１４ａの膜厚は、不純物のドーピング密度にも依存するが、概ね６００ｎｍ以下、望ましくは約５００ｎｍ以下、より望ましくは１００ｎｍ以下であることが好ましい。
【００９５】
また、上記の製造方法においては、図３（ｃ）および図３（ｄ）で示されるように、第４の工程の後に、絶縁基板２の全面に第２のＳｉＯ_２膜４および非晶質Ｓｉ膜５を堆積するとしたが、これに限られない。例えば、単結晶Ｓｉ基板１０ａと絶縁基板２とを接合させて、水素イオン注入面１５で単結晶Ｓｉ基板１０ａの不要部分１１を剥離する前に、絶縁基板２の全面に第２のＳｉＯ_２膜４および非晶質Ｓｉ膜５を堆積し、その後に、第２の工程、第３の工程、および第４の工程を順に施すこととしてもよい。
【００９６】
また、絶縁基板２として、コーニング社のｃｏｄｅ１７３７（アルカリ土類−アルミノ硼珪酸ガラス）の替わりにコーニング社のｃｏｄｅ７０５９（バリウム−硼珪酸ガラス）を用いた場合、同様に接合はできるものの、劈開剥離の成功率は悪化した。
【００９７】
これは、ｃｏｄｅ１７３７は略室温付近から６００℃まで昇温した場合のＳｉとの線膨張の差が約２５０ｐｐｍであるのに対し、ｃｏｄｅ７０５９はＳｉとの線膨張の差が約８００ｐｐｍと大きくなるためである。従って、劈開剥離の成功率を向上させる観点から、室温から６００℃までの絶縁基板とＳｉとの線膨張の差は、約２５０ｐｐｍ以下であることが望ましい。
【００９８】
なお、この単結晶Ｓｉ薄膜トランジスタ１６ａは、本実施の形態で示した構成に限定されるものではない。例えば、ゲートボトム構造のＭＯＳ型薄膜トランジスタやバイポーラ型トランジスタであっても、上記と同様の効果を得ることができる。
【００９９】
【発明の効果】
本発明に係る半導体装置の製造方法は、以上のように、単結晶シリコン薄膜デバイス転写前の単結晶シリコン基板に、水素イオン注入面を形成する第１の工程と、前記単結晶シリコン薄膜デバイスを絶縁基板に転写後に、前記水素イオン注入面で単結晶シリコン基板の不要部分を剥離させる第２の工程と、絶縁基板に転写された単結晶シリコン薄膜デバイスにおける上記剥離表面に酸化膜を形成する第３の工程と、前記酸化膜を除去する第４の工程とを含む構成である。
【０１００】
それゆえ、剥離面が損傷のない均質な表面となり、また、単結晶シリコン薄膜の膜厚を均一にすることできる。これにより、ガラス等の絶縁基板上にＳｍａｒｔ−Ｃｕｔ法を用いて単結晶シリコン薄膜デバイスを転写し、転写のときに水素注入面において剥離した面（剥離面）の表面荒れから生じる単結晶シリコン薄膜デバイスの特性劣化を防止することができるという効果を奏する。
【０１０１】
本発明に係る半導体装置の製造方法は、以上のように、上記の構成に加えて、前記第３の工程では、前記酸化膜を形成するために高圧水蒸気酸化法を用いる構成である
それゆえ、高圧水蒸気酸化法は、酸化処理温度として比較的低い温度（例えば６００℃程度）においても酸化能力が高いため、比較的低い歪点（例えば、６００℃以上）を有するガラス等の光透過性非晶質基板を絶縁基板として用いることができ、絶縁基板の選択の幅が広がるという効果を奏する。
【０１０２】
本発明に係る半導体装置の製造方法は、以上のように、上記の構成に加えて、前記第４の工程では、前記酸化膜の除去に、ウエットエッチングを用いる構成である。
【０１０３】
それゆえ、ウエットエッチングは酸化膜（酸化珪素膜）のみを削り取り、酸化膜の下層にある単結晶シリコンを損傷させないため、より一層格子欠陥等のない均質な表面を得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法において、単結晶の水素注入面で剥離した後を示す断面図である。
【図２】絶縁基板に転写する単結晶Ｓｉ基板の製造方法を説明する断面図である。（ａ）はゲート絶縁膜が形成された状態を示す図であり、（ｂ）はゲート電極が形成された状態を示す図であり、（ｃ）は不純物イオンが注入された状態を示す図であり、（ｄ）は層間絶縁膜が形成された状態を示す図であり、（ｅ）は水素イオンが注入された状態を示す図である。
【図３】（ａ）〜（ｉ）は、本発明に係る半導体装置の製造工程の流れを説明する断面図である。
【図４】絶縁基板に単結晶Ｓｉ基板を転写するときの位置合わせの方法を示す断面図である。
【図５】本発明に係る製造方法により製造された単結晶ＭＯＳトランジスタと比較例とのＩｄ−Ｖｇ特性を示すグラフである。
【符号の説明】
２絶縁基板
１０ａ単結晶Ｓｉ基板（単結晶シリコン基板）
１１不要部分
１５水素イオン注入面
１６ａ単結晶Ｓｉ薄膜トランジスタ（単結晶シリコン薄膜デバイス）
１６ｂ剥離面
１６ｃ酸化膜
２０半導体装置

Claims

単結晶シリコン基板上に形成された単結晶シリコン薄膜デバイスを絶縁基板上に転写することで、絶縁基板上に単結晶シリコン薄膜デバイスが形成されている半導体装置の製造方法において、
単結晶シリコン薄膜デバイス転写前の単結晶シリコン基板に、水素イオン注入面を形成する第１の工程と、
前記単結晶シリコン薄膜デバイスを絶縁基板に転写後に、前記水素イオン注入面で単結晶シリコン基板の不要部分を剥離させる第２の工程と、
絶縁基板に転写された単結晶シリコン薄膜デバイスにおける上記剥離面に酸化膜を形成する第３の工程と、
前記酸化膜を除去する第４の工程とを含むことを特徴とする半導体装置の製造方法。
前記第３の工程では、前記酸化膜を形成するために高圧水蒸気酸化法を用いることを特徴とする請求項１に記載の半導体装置の製造方法。
前記第４の工程では、前記酸化膜の除去に、ウエットエッチングを用いることを特徴とする請求項１に記載の半導体装置の製造方法。