WO2006117900A1 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
WO2006117900A1
WO2006117900A1 PCT/JP2006/300537 JP2006300537W WO2006117900A1 WO 2006117900 A1 WO2006117900 A1 WO 2006117900A1 JP 2006300537 W JP2006300537 W JP 2006300537W WO 2006117900 A1 WO2006117900 A1 WO 2006117900A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
semiconductor
single crystal
layer
hydrogen
Prior art date
Application number
PCT/JP2006/300537
Other languages
English (en)
French (fr)
Inventor
Masao Moriguchi
Yutaka Takafuji
Steven Roy Droes
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Priority to JP2007514461A priority Critical patent/JPWO2006117900A1/ja
Priority to US11/883,483 priority patent/US7897443B2/en
Publication of WO2006117900A1 publication Critical patent/WO2006117900A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Definitions

  • the present invention relates to a semiconductor device manufacturing method, a semiconductor device, and a liquid crystal display device. More specifically, the present invention relates to a method for manufacturing a semiconductor device in which a high-performance and fine circuit is formed on a substrate using a transfer technique, and a semiconductor device and a liquid crystal display device obtained using the method. .
  • an SOI (Silicon On Insulator) substrate in which a single crystal silicon layer is formed on an insulating substrate can be formed.
  • a semiconductor element such as a transistor
  • the parasitic capacitance can be reduced and the insulation resistance can be improved, so that the performance and integration of the semiconductor device can be improved.
  • annealing is performed at a high temperature of 1000 ° C or higher.
  • residual hydrogen can be removed and crystal defects can be sufficiently recovered.
  • the temperature and time for annealing are limited due to the low heat resistance of the glass substrate. For this reason, the completion of the process becomes insufficient, and even after annealing, hydrogen of about 1 ⁇ 10 2 ° atom / cm 3 and minute crystal defects exist in the semiconductor layer.
  • this residual hydrogen is chemically active, (1) it becomes a donor in the single crystal silicon layer, (2) it deactivates impurity ions such as boron, and (3) an acceptor. As a result, it is known that the electrical characteristics of the semiconductor element are greatly changed. In addition, it is known that minute crystal defects become traps of electrons and holes, and the trap density is 1 ⁇ 10 17 atoms / cm 3 or more, so that the electrical characteristics of the semiconductor element are greatly deteriorated. Yes.
  • Non-Patent Document 1 “Electronics Letters” (USA), Institute of Electrical and
  • Non-Patent Document 2 Japanese Journal of Applied PhysicsJ, Japan Society of Applied Physics,
  • Patent Document 1 Japanese Patent Laid-Open No. 2003-282885
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2004-165600
  • Patent Document 3 JP 2005-26472 A
  • Patent Document 4 Japanese Patent Laid-Open No. 5-235038
  • Patent Document 5 JP-A-8-32077
  • Patent Document 6 Japanese Patent Laid-Open No. 2001-93853
  • the present invention has been made in view of the above situation, and a method for manufacturing a semiconductor device capable of improving the characteristics of a semiconductor element including a single crystal semiconductor layer formed on an insulating substrate by transfer, and
  • An object of the present invention is to provide a semiconductor device and a liquid crystal display device obtained by using the semiconductor device.
  • the present inventors have studied various methods for manufacturing a semiconductor device capable of improving the characteristics of a semiconductor element including a single crystal semiconductor layer formed on an insulating substrate by transfer. We focused on residual hydrogen and minute crystal defects generated by hydrogen injection when forming a transfer release layer. Then, in the method for manufacturing a semiconductor device, a part of the single crystal semiconductor substrate is transferred onto the insulating substrate by injecting a release substance into the single crystal semiconductor substrate to form a release layer and separating the release layer. And forming a hydrogen-containing layer on at least one side of the single crystal semiconductor layer, and diffusing hydrogen from the hydrogen-containing layer to the single crystal semiconductor layer.
  • MOS having a single crystal silicon layer formed by transfer (1) NMOOS when a silicon nitride film (SiNx) is formed as a hydrogen-containing layer, (2) hydrogen-containing layer As a force when forming a silicon nitride film (SiNx), NMOS when formed, (3) PMOS when forming a silicon nitride film (SiNx) as a hydrogen-containing layer, (4) silicon nitride film (SiNx as a hydrogen-containing layer)
  • the source-drain current characteristics Ids (A) with respect to the gate voltage Vg (V) are shown for PMOS when the) is not formed. As shown in Fig.
  • a polycrystalline silicon film In the case of a polycrystalline silicon film, it consists of an aggregate of grain crystals called grains, and there is a grain boundary between the grains. Since this grain boundary is a grain boundary with a large crystal orientation (misorientation with a large angle), there are large crystal defects that are not connected to the crystal lattice. Conversely, in the case of laser crystallization, for example, in the case of laser crystallization, the density of crystal defects is low because it is formed at a very high temperature. For this reason, in the polycrystalline silicon film, crystal defects are concentrated on the grain boundary.
  • the above-mentioned method for eliminating crystal defects in the polycrystalline silicon film is to increase the crystal defect density by dangling bond termination in the grain boundary with a large misorientation angle (corresponding lattice relational force, deviation angle). It is to reduce. These crystal defects are at a deep level, which mainly causes a decrease in mobility. In addition, grain boundary is manifest etching Can be observed linearly.
  • the single crystal semiconductor layer has the same orientation and no grain boundary.
  • the characteristics are improved by the termination of electrically active residual hydrogen and the termination of minute defects (mixed shallow and deep levels) due to lattice distortion caused by hydrogen implantation. For this reason, a very large process window (degree of freedom in the process) can be obtained even if the hydrogen concentration to be diffused is lower than in the case of a polycrystalline film.
  • the single crystal semiconductor layer forming step is preferably performed after a part of the semiconductor device is formed over the single crystal semiconductor substrate.
  • the method for manufacturing a semiconductor device of the present invention is preferably performed on a single crystal semiconductor substrate at least until the step of forming a gate electrode of the semiconductor device. It is known that when a single crystal semiconductor layer is formed directly on an insulating substrate such as a glass substrate, the single crystal semiconductor layer is peeled off or damaged due to the difference in thermal expansion coefficient between the insulating substrate and the single crystal semiconductor layer.
  • the semiconductor device including the single crystal semiconductor layer is formed on the insulating substrate such as a glass substrate. can do.
  • the hydrogen-containing layer is preferably a silicon nitride film (silicon nitride film).
  • the silicon nitride film is a suitable constituent material for a semiconductor device, and is a material that can sufficiently contain or release hydrogen.
  • the silicon nitride film is preferably formed by a plasma CVD (chemical vapor deposition) method.
  • a silicon nitride film formed by a plasma CVD (chemical vapor phase growth) method contains hydrogen and is suitable for eliminating crystal defects in a single crystal semiconductor layer.
  • the plasma CVD (chemical vapor deposition) is preferably performed at 150 to 350 ° C. Thereby, the hydrogen content of the silicon nitride film can be increased. If the temperature is less than 150 ° C., a dense silicon nitride film cannot be formed, resulting in a decrease in adhesion and a decrease in reliability. If it exceeds 350 ° C, the hydrogen content may decrease.
  • the film formation temperature in plasma CVD (chemical vapor deposition) is more preferably 200 to 270 ° C.
  • the semiconductor device preferably includes at least one silicon oxide film (silicon oxide film) between the single crystal semiconductor layer and the hydrogen-containing layer. Accordingly, it is possible to relieve stress from the hydrogen-containing layer, which is applied to the single crystal semiconductor layer, and to prevent a decrease in mobility in the single crystal semiconductor layer.
  • the silicon oxide film forms a favorable interface with the single crystal semiconductor layer. Therefore, by providing a silicon oxide film between the single crystal semiconductor layer and the hydrogen-containing layer, good interface characteristics can be obtained, and characteristics and reliability can be improved and stabilized.
  • the single crystal semiconductor substrate preferably has a single crystal silicon force.
  • a semiconductor element including single crystal silicon having higher performance than a semiconductor element including crystalline silicon can be formed over the insulating substrate.
  • the insulating substrate is preferably a glass substrate.
  • a glass substrate having a lower heat resistance than a silicon substrate or the like is used as an insulating substrate, it is difficult to form a single crystal semiconductor layer having superior characteristics by transfer with the conventional method.
  • the method of the invention is particularly effective.
  • the stripping substance is preferably hydrogen ions or a mixture of hydrogen ions and inert gas element ions.
  • the above single crystal semiconductor layer preferably contains hydrogen 1 X 10 19 ⁇ 1 X 10 21 atoms ZCM 3 after hydrogen diffusion process.
  • the hydrogen that has also diffused the hydrogen-containing layer force inactivates the electrically active residual hydrogen in the single crystal semiconductor layer and terminates dangling bonds in minute crystal defects due to lattice distortion caused by hydrogen implantation. Can be made.
  • the transistor mobility can be increased P, the subthreshold coefficient can be reduced, the leakage current can be reduced when the transistor is turned off, and a high-performance semiconductor device can be manufactured. If it is less than 1 ⁇ 10 19 atoms / cm 3 , the characteristics of the semiconductor device may not be improved sufficiently.
  • the hydrogen concentration in the single crystal semiconductor layer after the hydrogen diffusion step is more preferably 5 ⁇ 10 19 to 5 ⁇ 10 21 atoms / cm 3 .
  • the hydrogen-containing layer forming step after performing the single crystal semiconductor layer forming step.
  • hydrogen can be prevented from diffusing from the hydrogen-containing layer due to annealing during the formation of the single crystal semiconductor layer.
  • the first semiconductor element and / or the second semiconductor element is preferably a thin film transistor. Accordingly, the semiconductor device manufactured according to the present invention can be used for a display device that performs active matrix driving, such as a liquid crystal display panel or an organic EL panel.
  • the semiconductor layer of the second semiconductor element is preferably a polycrystalline silicon layer.
  • a semiconductor element using a polycrystalline silicon layer is suitably used in a fully monolithic (system on glass) liquid crystal display device or the like in combination with a first semiconductor element including a single crystal semiconductor layer.
  • the polycrystalline silicon layer of the second semiconductor element is preferably formed by annealing the amorphous silicon layer with a laser, or by introducing a catalytic element into the amorphous silicon layer and annealing the amorphous silicon layer.
  • the hydrogen-containing layer is preferably an interlayer insulating film or a passivation film (surface protective film) of the second semiconductor element. Accordingly, the interlayer insulating film or the passivation film of the second semiconductor element can be formed at the same time as the first semiconductor element forming step. Therefore, when forming the second semiconductor element, the interlayer insulating film Alternatively, an increase in new steps for forming the passivation film can be suppressed.
  • a passivation film is not particularly limited as long as it protects the surface of a layer constituting a semiconductor device. Examples of the material constituting the passivation film include a silicon nitride film, SiNO, and SiON.
  • the present invention also provides a semiconductor device manufactured by the method for manufacturing a semiconductor device (hereinafter referred to as the first).
  • the present invention further includes a semiconductor device having a single crystal semiconductor layer provided over an insulating substrate, wherein the semiconductor device has a hydrogen-containing layer on at least one side of the single crystal semiconductor layer.
  • the crystalline semiconductor layer is formed by transferring a part of the single crystal semiconductor substrate onto the insulating substrate by being separated by a separation layer formed by injecting a peeling substance into the single crystal semiconductor substrate, and hydrogen.
  • It is also a semiconductor device containing hydrogen diffused from the containing layer (hereinafter also referred to as a second semiconductor device). According to such a second semiconductor device of the present invention, hydrogen is diffused from the hydrogen-containing layer into the single crystal semiconductor layer, thereby being contained in the peeling material.
  • the electrically active hydrogen remaining in the single crystal semiconductor layer is deactivated even after the separation of the separation layer, and dangling bonds in lattice defects caused by the implantation of the separation material are terminated and insulated by transfer.
  • the characteristics of a semiconductor device including a single crystal semiconductor layer formed over a substrate can be improved.
  • the single crystal semiconductor layer has 1 X 10 19 atoms Zcm 3 or more. It is preferred to contain the above hydrogen. In the present specification, “above” includes the numerical value.
  • the single crystal semiconductor layer can contain hydrogen of 1 ⁇ 10 19 atoms / cm 3 or more.
  • dangling bonds in minute crystal defects caused by lattice distortion caused by hydrogen implantation can be terminated. As a result, the mobility, the subthreshold coefficient, the off-leakage current can be reduced, and a high-performance semiconductor device can be realized.
  • the preferable lower limit of the hydrogen concentration in the single crystal semiconductor layer is 5 ⁇ 10 19 atoms / cm 3
  • the preferable upper limit is 1 ⁇ 10 21 atoms / cm 3
  • the more preferable upper limit is 5 ⁇ 10 21 Atomic Zcm 3 . Note that when more than 1 X 10 21 atoms ZCM 3, excess hydrogen that has diffused from the water-containing layer, or cause the deterioration of the characteristics of the semi-conductor device by the donors or Akuseputa excess in the gate insulating film It may cause a decrease in reliability due to diffusion to traps.
  • the present invention further provides a semiconductor device having a single crystal semiconductor layer provided over an insulating substrate, wherein the semiconductor device has a hydrogen-containing layer on at least one side of the single crystal semiconductor layer, Is a part of a single crystal semiconductor substrate transferred onto an insulating substrate by separation with a release layer formed by injecting a release substance into the single crystal semiconductor substrate, and 1 X 10 19 atoms It is also a semiconductor device containing hydrogen of / cm 3 or more (hereinafter also referred to as a third semiconductor device). According to the third semiconductor device of the present invention as described above, since it contains hydrogen of 1 ⁇ 10 19 atoms / cm 3 or more, it is contained in the substance for peeling, and is separated into the single crystal semiconductor layer even after separation of the peeling layer.
  • Residual electrically active hydrogen has been deactivated, and dangling bonds in the lattice defects caused by the implantation of the stripping material are terminated, which increases mobility and subthreshold.
  • the coefficient, the off-leakage current can be reduced, and the characteristics of a semiconductor device including a single crystal semiconductor layer formed over an insulating substrate by transfer can be improved. If it is less than 1 X 10 19 atoms Zcm 3 , the characteristics of the semiconductor device may not be improved sufficiently.
  • the preferable lower limit of the hydrogen content concentration in the single crystal semiconductor layer is 5 ⁇ 10 19 atoms / cm 3
  • the preferable upper limit is 1 ⁇ 10 21 atoms / cm 3
  • a more preferable upper limit is 5 ⁇ 10 21 atoms / cm 3 . If it exceeds 1 X 10 21 atoms / cm 3 , excessive hydrogen diffused from the hydrogen-containing layer may become a donor or acceptor, thereby deteriorating the characteristics of the semiconductor device, or excessive in the gate insulating film. It may cause a decrease in reliability due to diffusion into the trap.
  • a preferred form of the second or third semiconductor device is the same as the preferred form of the first semiconductor device.
  • the power for enumerating the preferred embodiments of the second or third semiconductor device will not be described in detail because it is the same as the description relating to the method for manufacturing a semiconductor device of the present invention.
  • the hydrogen-containing layer is preferably a silicon nitride film.
  • the silicon nitride film is formed by a plasma chemical vapor deposition method. It is preferable.
  • the hydrogen-containing layer is preferably an interlayer insulating film of a semiconductor device.
  • the second or third semiconductor device preferably has at least one silicon oxide film between the single crystal semiconductor layer and the hydrogen-containing layer.
  • the single crystal semiconductor substrate is preferably made of single crystal silicon.
  • the insulating substrate is preferably a glass substrate.
  • the second or third semiconductor device includes a first semiconductor element including a single crystal semiconductor layer and a second semiconductor element including a semiconductor layer formed directly on an insulating substrate, and
  • the first semiconductor element and / or the second semiconductor element are preferably thin film transistors.
  • Preferred semiconductor of the second semiconductor element The layer is preferably a polycrystalline silicon layer, and the hydrogen-containing layer is preferably an interlayer insulating film or a passivation film of the second semiconductor element.
  • the present invention is also a liquid crystal display device including the semiconductor device.
  • a digital driver, a DC-DC converter, a DAC (Digital to Analog Converter), an RF (radio-frequency radiation) circuit, etc. are integrated on a glass substrate.
  • the so-called full monolithic formation can be performed to make the liquid crystal display device thinner, smaller, and more reliable.
  • hydrogen is diffused from the hydrogen-containing layer into the single crystal semiconductor layer formed by transferring a part of the single crystal semiconductor substrate onto the insulating substrate.
  • Including the single crystal semiconductor layer formed on the insulating substrate by deactivating the electrically active residual hydrogen and terminating dangling bonds in minute crystal defects due to lattice distortion caused by hydrogen implantation The characteristics of the semiconductor element can be improved.
  • FIGS. 1-1 to 1-9 are schematic cross-sectional views showing a method of manufacturing one NMOOS (Negative Metal Oxide Semiconductor) transistor in the first embodiment.
  • a PMOS (Positive Metal Oxide Semiconductor) transistor can be formed by appropriately changing the impurity conductivity type at the time of force ion implantation for explaining one NMOS transistor.
  • the semiconductor device of this embodiment has a plurality of NMOS transistors and / or PMOS transistors formed on the same semiconductor substrate.
  • a thermal oxide film 2 is formed on a silicon substrate 1 by a thermal oxidation method, and a P-type impurity element 3 such as boron is implanted into the silicon substrate 1 by ion implantation.
  • a P-type impurity element 3 such as boron is implanted into the silicon substrate 1 by ion implantation.
  • Fig. 1 _ 2 ⁇ (This is 1000 ⁇ 1200 ° G 30 ⁇ : 180 minutes ⁇ 3 ⁇ 4 annole ( ⁇ ⁇ 90 minutes) to form a P-well region 4 in which the ion-implanted P-type impurity element 3 is diffused and activated.
  • FIG. 1 _ 2 ⁇ This is 1000 ⁇ 1200 ° G 30 ⁇ : 180 minutes ⁇ 3 ⁇ 4 annole ( ⁇ ⁇ 90 minutes) to form a P-well region 4 in which the ion-implanted P-type impurity element 3 is diffused and activated.
  • a release material 5 such as H + , H 2+ , He + , Ne + is implanted into the silicon substrate 1 by ion implantation (for example, H + is injected into 2 ⁇ 10 16
  • the release layer 6 is formed by implanting ions / cm 2 and He + so as to be 1 ⁇ 10 16 ions / cm 2 .
  • the single crystal silicon layer 8 is thinned to a film thickness of about 5 Onm.
  • the gate insulating film (silicon oxide film) 9 is formed by plasma CVD (chemical vapor deposition) method. Etc. are formed.
  • an N-type impurity element 11 such as phosphorus is implanted by ion implantation using the gate electrode 10 as a mask.
  • An N-type low concentration impurity region 12a and a channel region 12b are formed in the silicon layer 8. Furthermore, the impurities are activated by annealing at about 600 ° C for 60 minutes.
  • a silicon oxide film 13 and a silicon nitride film (hydrogen-containing layer) 14 to be an interlayer insulating film are sequentially formed by a plasma CVD (chemical vapor deposition) method. Then 300-500.
  • An annealing for 120 minutes 400 if omitted, 60 minutes for C) causes hydrogen 15 to diffuse into the single crystal silicon layer 8. This hydrogen 15 inactivates electrically active residual hydrogen in the single crystal silicon layer 8 and terminates dangling bonds in minute crystal defects due to lattice distortion caused by hydrogen implantation.
  • contact Honoré and electrode 16 are formed to complete the NMOS transistor.
  • the semiconductor device using the NMOS transistor formed in this example has a decrease in mobility due to hydrogen implantation accompanying the formation of a separation layer, a shift in threshold voltage, an increase in leakage current at OFF, and a subthreshold coefficient.
  • the increase in size is improved and the characteristics are excellent.
  • the single crystal silicon layer 8 is formed on the glass substrate 7.
  • the process of forming the first NMOS transistor 32 including the crystalline silicon layer 8 is the same as the general manufacturing process of the second NMOS transistor 31 including the low-temperature polycrystalline silicon layer 33 formed directly on the glass substrate 7. Therefore, in the process of forming the first NMOS transistor 32 after the single crystal silicon layer 8 is formed on the glass substrate 7, the second NMOS transistor 31 can be formed in parallel on the same glass substrate 7. . Thereby, a semiconductor device including the single crystal silicon layer 8 and the polycrystalline silicon layer 33 can be manufactured as shown in FIG. 2 while suppressing an increase in the manufacturing process.
  • NMOS transistors that require high-performance functions, use the first NMOS transistor 32 that includes a single-crystal silicon layer, and use the second NMOS transistor 31 that includes a polycrystalline silicon layer. Accordingly, a semiconductor device in which a transistor having a target function is highly integrated can be manufactured.
  • FIGS. 3— :! to 3-16 are schematic cross-sectional views showing a method of manufacturing one NMOS transistor in Example 2.
  • FIG. In this embodiment, one NMOS transistor is described.
  • a PMOS transistor can be formed by appropriately changing the impurity conductivity type during ion implantation.
  • a plurality of NMOS transistors and / or PMOS transistors are formed on the same semiconductor substrate. Further, NMOS and PMOS are appropriately separated by LOCOS (Local Oxidation Of Silicon), trench isolation, or the like.
  • LOCOS Local Oxidation Of Silicon
  • a thermal oxide film 2 is formed on a silicon substrate 1 by thermal oxidation, and a P-type impurity element 3 such as boron is implanted into the silicon substrate 1 by ion implantation. .
  • a P-type impurity element 3 such as boron is implanted into the silicon substrate 1 by ion implantation.
  • Fig. 3_ 2 ° (This is 1000 to 1200 ° G for 60 to 180 minutes.) ⁇ 3 ⁇ 4 annole (120 ° for 120 minutes), and ion-implanted vertical impurity element 3 is diffused. , Form activated fuel region 4.
  • the silicon nitride film 24 is formed, the silicon nitride film 24 is patterned. Subsequently, as shown in FIG. 3-4, LOCOS oxidation is performed, and a LOCOS oxide film 25 is formed.
  • FIG. 3_ 5 after removing the silicon nitride film 24 and the thermal oxide film 2 once, A gate insulating film 9 is formed. Subsequently, as shown in FIG. 3-6, the gate electrode 10 of the NMOS transistor is formed. Subsequently, as shown in FIGS. 3-7, an N-type low concentration impurity region 12a is formed by implanting an N-type impurity element 11 such as phosphorus by ion implantation using the gate electrode 10 as a mask.
  • an N-type impurity element 11 such as phosphorus
  • N-type impurity element 11 such as phosphorus is ion-implanted using gate electrode 10 and sidewall 26 as a mask to form N-type high-concentration impurity region 27.
  • the ion-implanted N-type impurity element 11 is activated by annealing at 900 ° C. for 10 minutes.
  • the surface is planarized by CMP (Chemical Mechanical Polishing) or the like.
  • the surface is flattened by CMP or the like, and further washed, and then the insulating film 20d and the glass substrate 7 are bonded.
  • Match by performing annealing at 400 to 600 ° C for 1 minute with a force of 5 hours (eg, 600 ° C for 2 minutes), a part of the release layer 6 is removed from the silicon substrate 1 as shown in Fig. 3-15.
  • An NMOS transistor is formed on the glass substrate 7 by separation.
  • the channel layer of the NMOS transistor is thinned, and the element isolation by exposing the LOCOS oxide film 25 is performed.
  • the P-well region 4 is thinned by etching or the like to form a channel region 12b.
  • the single crystal silicon comprising the N-type low concentration impurity region 12a, the channel region 12b, and the N-type high concentration impurity region 27 is formed.
  • a silicon oxide film 22 is formed on the upper layer 8.
  • annealing is performed at 675 ° C for 10 minutes in order to reduce the interface state of the transferred single crystal silicon layer 8 / silicon oxide film 22 interface and to recover crystal defects in the transferred single crystal silicon layer 8. .
  • a hydrogen-containing layer (silicon nitride film) 14 is formed by a plasma CVD (chemical vapor deposition) method.
  • the film formation is performed at 200 ° C. in order to increase the hydrogen content contained in the silicon nitride film 14.
  • annealing is performed at 350 ° C. for 1 hour, so that hydrogen diffuses into the active region of the single crystal silicon layer 8. This hydrogen inactivates the electrically active residual hydrogen in the single crystal silicon layer 8 and terminates dangling bonds in minute crystal defects due to lattice distortion caused by hydrogen implantation.
  • the NMOS transistor is completed.
  • the semiconductor device using the NMOS transistor formed in this example has a decrease in mobility due to hydrogen implantation, a shift in threshold voltage, an increase in off-state leakage current, and a subthreshold coefficient. And the like are improved, and the characteristics are excellent.
  • Example 2 after being transferred to the glass substrate 7 in the same manner as in Example 1, it can be shared with the polycrystalline silicon TFT process, so that the transferred single crystal silicon TFT and the multiple TFT on the same glass substrate. Crystalline silicon TFTs can be fabricated and electrically connected at the same time.
  • FIG. 1-1 is a schematic cross-sectional view showing a manufacturing flow of the NMOS transistor of Example 1 (ion implantation into a silicon substrate).
  • FIG. 1-3 is a schematic cross-sectional view showing the production flow of the NMOS transistor of Example 1 (formation of a release layer).
  • FIG. 1-4 is a schematic cross-sectional view showing the production flow of the NMOS transistor of Example 1 (bonding of a thermal oxide film and a glass substrate).
  • FIG. 1-5 is a schematic cross-sectional view showing the production flow of the NMOS transistor of Example 1 (glass Formation of a single crystal silicon layer on a substrate).
  • FIG. 7] is a schematic cross-sectional view showing a manufacturing flow of the NMOS transistor of Example 1 (formation of a gate insulating film).
  • Sonoto 8 is a schematic cross-sectional view showing the production flow of the NMOS transistor of Example 1 (ion implantation into a single-crystal silicon layer).
  • Sonoto 9 is a schematic cross-sectional view showing the production flow of the NMOS transistor of Example 1 (hydrogen diffusion).
  • FIG. 2 is a schematic cross-sectional view of a semiconductor device in which a transistor including a single crystal semiconductor layer and a transistor including a low-temperature polycrystalline semiconductor layer in Example 1 are formed over the same glass substrate.
  • En-3-3 A cross-sectional schematic diagram showing the manufacturing flow of the NMOS transistor of Example 2 (formation of silicon nitride film).
  • Gate electrode N-type impurity element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本発明は、転写により絶縁基板上に形成される単結晶半導体層を含む半導体素子の特性を向上させることができる半導体装置の製造方法を提供する。本発明は、絶縁基板上に設けられた単結晶半導体層を有する半導体装置の製造方法であって、上記製造方法は、単結晶半導体基板に剥離用物質を注入して剥離層を形成する工程と、剥離層で分離させることにより単結晶半導体基板の一部を絶縁基板上に転写して単結晶半導体層を形成する工程と、単結晶半導体層の少なくとも片面側に水素含有層を形成する工程と、水素含有層から単結晶半導体層に水素を拡散させる工程とを有する半導体装置の製造方法である。

Description

明 細 書
半導体装置の製造方法及び半導体装置
技術分野
[0001] 本発明は、半導体装置の製造方法、半導体装置及び液晶表示装置に関する。より 詳しくは、転写技術を利用して基板上に高性能で微細な回路が形成される半導体装 置の製造方法、並びに、それを用いて得られる半導体装置及び液晶表示装置に関 するものである。
背景技術
[0002] 半導体装置の製造方法に関し、半導体基板中に水素を注入し、別基板と貼り合わせ た後、ァニールを行うことによって半導体基板を水素注入層に沿って分離し、別基板 上に転写するスマートカット（Smart— cut)法が提案されている（例えば、非特許文 献 1及び 2参照。）。また、 MOS (Metal Oxide Semiconductor)トランジスタ等の 半導体素子の一部が形成されている単結晶シリコン基板に水素を注入して形成され た剥離層を分離させることにより、単結晶シリコン層を含む半導体素子の一部を絶縁 基板上に転写する方法が提案されている（例えば、特許文献:!〜 3参照。）。これらの 技術を用いることにより、絶縁基板上に単結晶シリコン層が形成された SOI (Silicon On Insulator)基板を形成することができる。このような S〇I基板上にトランジスタ 等の半導体素子を形成することにより、寄生容量の低減、絶縁抵抗の向上を図ること ができるため、半導体装置の高性能化、高集積化が可能となる。
[0003] 一方、単結晶シリコン基板の一部に形成される剥離層を充分に剥離するためには例 えば 4 X 1016原子/ cm3以上の非常に高濃度の水素を単結晶シリコン基板に注入 する必要がある。このため、転写して絶縁基板上に形成された単結晶シリコン層中に は通常 1 X 1021原子 Zcm3程度の水素が存在する。また、水素注入により方位は維 持されているものの結晶格子の歪みにより微小な結晶欠陥が大量に生じてしまう。な お、ここでいう微小な結晶欠陥とは点欠陥、転位欠陥、積層欠陥等を意味し、エッチ ングにより小さなピットとして観察されるものである。
[0004] これに対し、 SOI基板を形成する際には、 1000°C以上の高温でァニール (焼きなま し）を行うことにより、残留水素の除去と結晶欠陥の回復を充分に行うことができる。し 力 ながら、ガラス基板上に単結晶シリコン層を形成する場合は、ガラス基板の耐熱 性の低さから、ァニールを行う際の温度及び時間が制限されてしまう。このため、了二 ールが不充分となり、ァニール後も半導体層中には 1 X 102°原子/ cm3程度の水素 、及び、微小な結晶欠陥が存在することとなる。
[0005] この残留水素は化学的に活性であるため、単結晶シリコン層中で（1)ドナーとなるこ と、（2)ボロン等の不純物イオンを不活性化すること、（3)ァクセプタとなること等によ り、半導体素子の電気的特性を大きく変化させてしまうことが知られている。また、微 小な結晶欠陥は、電子及びホールのトラップとなり、そのトラップ密度は 1 X 1017原子 /cm3以上となるため、半導体素子の電気的特性が大きく低下してしまうことが知ら れている。
[0006] このため、従来の単結晶膜を転写する技術を用いた半導体装置の製造方法におい ては、ガラス基板が使用できる温度領域において、基板上で方位の揃った単結晶膜 を得ることができるものの、水素注入による残留水素と結晶欠陥により、充分なデバイ ス特性を有する半導体装置を製造することが困難であり、具体的には、移動度の低 下、しきい値電圧のシフト、オフ時のリーク電流の増大、及び、サブスレツショルド係 数（S値）の増大等において改善の余地があった。
[0007] 一方、レーザ結晶化法、固相成長法等により絶縁基板上に形成された多結晶シリコ ン膜については、水素含有層を形成し、多結晶シリコン膜中に水素を拡散することに より、多結晶シリコン膜の結晶欠陥を消滅させる方法が知られている（例えば、特許 文献 4〜6参照。）。し力 ながら、一般的な単結晶シリコン膜において、水素をシリコ ン膜中に拡散させる技術を適用した場合、逆に拡散水素による特性変化、信頼性低 下等の悪影響が生じてレ、た。
非特許文献 1：「Electronics Letters」， (米国)， Institute of Electrical and
Electronic Engineers ， 1995年， No. 14, Vol. 31 , p. 1201
非特許文献 2 : Japanese Journal of Applied PhysicsJ , 日本応用物理学会，
1997年， Vol. 36， p. 1636
特許文献 1 :特開 2003— 282885号公報 特許文献 2：特開 2004— 165600号公報
特許文献 3：特開 2005— 26472号公報
特許文献 4：特開平 5— 235038号公報
特許文献 5：特開平 8— 32077号公報
特許文献 6：特開 2001— 93853号公報
発明の開示
発明が解決しょうとする課題
[0008] 本発明は、上記現状に鑑みてなされたものであり、転写により絶縁基板上に形成され る単結晶半導体層を含む半導体素子の特性を向上させることができる半導体装置の 製造方法、並びに、それを用いて得られる半導体装置及び液晶表示装置を提供す ることを目的とするものである。
課題を解決するための手段
[0009] 本発明者らは、転写により絶縁基板上に形成される単結晶半導体層を含む半導体 素子の特性を向上させることができる半導体装置の製造方法について種々検討した ところ、単結晶半導体基板に転写用の剥離層を形成する際の水素注入により生じる 残留水素及び微小な結晶欠陥に着目した。そして、半導体装置の製造方法におい て、単結晶半導体基板に剥離用物質を注入して剥離層を形成する工程と、剥離層 で分離させることにより単結晶半導体基板の一部を絶縁基板上に転写して単結晶半 導体層を形成する工程とを行った場合に、単結晶半導体層の少なくとも片面側に水 素含有層を形成する工程と、その水素含有層から単結晶半導体層に水素を拡散さ せる工程とを行うことにより、電気的に活性な残留水素を不活性化するとともに、水素 注入で生じた格子歪みによる微小な結晶欠陥中のダングリングボンドを終端 (ターミ ネート）させることができることを見いだし、上記課題をみごとに解決することができる ことに想到し、本発明に到達したものである。
[0010] すなわち、本発明は、絶縁基板上に設けられた単結晶半導体層を有する半導体装 置の製造方法であって、上記製造方法は、単結晶半導体基板に剥離用物質を注入 して剥離層を形成する工程 (剥離層形成工程）と、剥離層で分離させることにより単 結晶半導体基板の一部を絶縁基板上に転写して単結晶半導体層を形成する工程（ 単結晶半導体層形成工程)と、単結晶半導体層の少なくとも片面側に水素含有層を 形成する工程 (水素含有層形成工程）と、水素含有層から単結晶半導体層に水素を 拡散させる工程 (水素拡散工程)とを有する半導体装置の製造方法である。
[0011] 本発明により得られる半導体装置においては、水素含有層から単結晶半導体層中 に拡散した水素は、電気的に活性な残留水素を不活性化し、しかも微小な結晶欠陥 中のダングリングボンドをターミネートすることにより、結晶中の欠陥密度を大幅に低 減すること力 Sできる。この結果、得られるデバイスの特性を大幅に向上させることがで きる。図 4に実際に得られた実験結果を示す。なお、図 4では、転写により形成された 単結晶シリコン層を有する M〇Sに関し、 （1)水素含有層としてシリコン窒化膜 (SiNx )を形成したときの NM〇S、 （2)水素含有層としてシリコン窒化膜 (SiNx)を形成しな 力、つたときの NMOS、（3)水素含有層としてシリコン窒化膜（SiNx)を形成したときの PMOS、（4)水素含有層としてシリコン窒化膜（SiNx)を形成しなかったときの PMO Sについて、ゲート電圧 Vg (V)に対するソース—ドレイン電流特性 Ids (A)をそれぞ れ示している。図 4に示すように、シリコン窒化膜を設けて水素拡散工程を行った場 合には、 NM〇S、 PMOSとも移動度増カロ、 S値低下、オフ電流低下等の効果がある ことがはっきりと確認できる。特に Pch (チャネル)型では、オフ電流、 S値が大幅に改 善されている。これは、活性な残留水素（ドナー）が本発明の作用効果により不活性 化されたためと考えられる。
[0012] なお、多結晶シリコン膜の場合には、グレインと呼ばれる粒形結晶の集合体からなり、 各粒間にはグレインバウンダリが存在する。このグレインバウンダリは大きく結晶方位 の異なる粒の境界 (角度の大きなミスオリエンテーション)であるため、結晶格子のつ ながっていない大きな結晶欠陥がある。逆に粒内では、例えばレーザ結晶化の場合 、非常に高温で形成されるため結晶欠陥の密度は低い。このため、多結晶シリコン膜 では、結晶欠陥はグレインバウンダリに集中している。したがって、上述の多結晶シリ コン膜の結晶欠陥を消滅させる方法は、ミスオリエンテーション角度（対応格子関係 力、らのずれの角度）の大きなグレインバウンダリにおけるダングリングボンドのターミネ ートにより結晶欠陥密度を低減するものである。これらの結晶欠陥は深い準位にあり 、移動度の低下をおもに招いている。なお、グレインバウンダリは、顕在化エッチング により線状で観察することができる。
これに対し、単結晶半導体層では、方位がそろっておりグレインバウンダリは存在し ない。すなわち本発明では、電気的に活性な残留水素の不活性化と水素注入による 格子歪みにともなう微小欠陥（浅い準位と深い準位の混在）のターミネーシヨンにより 特性の向上を図っている。このため拡散させる水素濃度は多結晶膜の場合に比べて 低くてもよぐ非常に大きなプロセスウィンドウ（プロセス上の自由度）を得ることができ る。
また、転写以外の方法で形成される一般的な単結晶半導体層では、残留水素の影 響や欠陥密度が元々低いため、水素をシリコン膜中に拡散させる技術を適用すると、 逆に拡散水素による特性変化、信頼性低下等の悪影響が生じてしまう。
[0013] 本発明の半導体装置の製造方法における好ましい態様について以下に詳しく説明 する。
本発明において、上記単結晶半導体層形成工程は、単結晶半導体基板に半導体 装置の一部を形成した後に行われることが好ましい。このとき、本発明の半導体装置 の製造方法は、少なくとも半導体装置のゲート電極を形成する工程までは単結晶半 導体基板上で行うことが好ましい。単結晶半導体層をガラス基板等の絶縁基板上に 直接形成すると、絶縁基板と単結晶半導体層との熱膨張率の差によって、単結晶半 導体層が剥がれたり、破損したりすることが知られているが、半導体装置の一部を単 結晶半導体基板に予め形成したうえで絶縁基板上に転写する方法によれば、ガラス 基板等の絶縁基板上に、単結晶半導体層を含む半導体装置を形成することができ る。
[0014] 本発明において、上記水素含有層は、形成時に 1 X 1022〜4 X 1022原子/ cm3の水 素を含有することが好ましい。これにより、電気活性な残留水素を不活性化するととも に、水素注入によって生じた格子歪みによる微小な結晶欠陥中のダングリングボンド を終端させるために充分な水素を水素含有層力 単結晶半導体層へ供給することが でき、半導体装置の特性を向上させることができる。 1 X 1022原子/ cm3未満である と、半導体装置の特性向上が充分ではないことがある。 4 X 1022原子/ cm3を超える と、熱処理後に膜剥がれ等の問題が発生することがある。形成時の水素含有層にお ける水素含有濃度は、 2 X 1022〜3 X 1022原子/ cm3であることがより好ましい。
[0015] また、上記水素含有層は、シリコン窒化膜 (窒化シリコン膜)であることが好ましい。シ リコン窒化膜は、半導体装置の好適な構成材料であり、かつ水素を充分に含有させ たり、放出させたりすることができる材料である。また、上記シリコン窒化膜は、プラズ マ CVD (ィ匕学気相成長）法により形成されることが好ましい。プラズマ CVD (ィ匕学気 相成長）法により形成されるシリコン窒化膜は水素を含むため、単結晶半導体層中の 結晶欠陥を消滅させるのに好適である。
上記プラズマ CVD (ィ匕学気相成長）は、 150〜350°Cで成膜を行うものであることが 好ましレ、。これにより、シリコン窒化膜の水素含有量を多くすることができる。 150°C未 満であると、緻密なシリコン窒化膜を形成することができず、密着性が低下し、信頼性 の低下を招くことがある。 350°Cを超えると、含有水素量が減少してしまうことがある。 プラズマ CVD (ィ匕学気相成長）における成膜温度は、 200〜270°Cであることがより 好ましい。
[0016] 上記水素含有層は、半導体装置の層間絶縁膜であることが好ましい。これにより、新 たな水素含有層の形成工程の増加を抑制することができる。なお、本明細書におい て、層間絶縁膜とは、半導体装置を構成する各導電部 (例えば、電極、配線)を絶縁 するものであれば特に限定されるものではない。
上記水素拡散工程は、 300〜500°Cのァニールにより行われることが好ましい。 300 °C未満であると、充分に水素が拡散しないことがある。 500°Cを超えると、水素が半 導体装置の外に放出されてしまうことがある。水素拡散工程におけるァニール温度は 、 350〜450°Cであること力 Sより好ましレヽ。
[0017] 上記半導体装置は、単結晶半導体層と水素含有層との間に少なくとも 1層のシリコン 酸化膜 (酸化シリコン膜)を有することが好ましい。これにより、単結晶半導体層にか 力、る水素含有層からの応力を緩和し、単結晶半導体層における移動度の低下を防 止すること力 Sできる。また、シリコン酸化膜は、単結晶半導体層と良好な界面を形成 する。したがって、単結晶半導体層と水素含有層間にシリコン酸化膜を設けることで、 良好な界面特性が得られ、特性、信頼性の向上、安定化が可能となる。
[0018] 上記単結晶半導体基板は、単結晶シリコン力 なることが好ましい。この場合、多結 晶シリコンを含む半導体素子よりも高性能な単結晶シリコンを含む半導体素子を絶 縁基板上に形成することができる。
上記絶縁基板は、ガラス基板であることが好ましい。絶縁基板として、シリコン基板等 と比較して耐熱性の低いガラス基板を用いる場合には、従来の方法では、転写により 優れた特性を有する単結晶半導体層を形成することが困難であったため、本発明の 方法が特に有効である。
上記剥離用物質は、水素イオン又は水素イオンと不活性ガス元素のイオンとの混合 物であることが好ましい。これにより、剥離層を充分に分離させることができる。その結 果、単結晶半導体層を絶縁基板上に形成することができるので、単結晶シリコン層を 含む高性能な半導体装置を製造することができる。
[0019] 上記単結晶半導体層は、水素拡散工程後に 1 X 1019〜1 X 1021原子 Zcm3の水素 を含有することが好ましい。これにより、水素含有層力も拡散してきた水素が、単結晶 半導体層中の電気活性な残留水素を不活性化するとともに、水素注入によって生じ た格子歪みによる微小な結晶欠陥中のダングリングボンドを終端させることができる。 その結果、トランジスタの移動度の増力 P、サブスレツショルド係数の低下、オフ時のリ ーク電流の低下等を図ることができ、高性能な半導体装置を製造することができる。 1 X 1019原子 /cm3未満であると、半導体装置の特性向上が充分ではないことがある 。 1 X 1021原子 /cm3を超えると、水素含有層から拡散してきた過剰な水素が、ドナ 一又はァクセプターとなることにより半導体装置の特性の悪化を招いたり、ゲート絶縁 膜中に過剰に拡散してトラップとなることにより信頼性の低下を招くことがある。水素 拡散工程後の単結晶半導体層における水素含有濃度は、 5 X 1019〜5 X 1021原子 /cm3であることがより好ましレ、。
[0020] 上記半導体装置の製造方法は、単結晶半導体層形成工程を行った後に、水素含有 層形成工程を行うことが好ましい。これにより、単結晶半導体層形成時のァニールに より、水素含有層から水素が拡散することを防止することができる。
[0021] 上記半導体装置は、単結晶半導体基板の一部を絶縁基板上に転写して形成された 単結晶半導体層を含む第一の半導体素子と、絶縁基板上に直接形成された半導体 層を含む第二の半導体素子とを有し、かつ第一の半導体素子と第二の半導体素子 とが電気的に接続されていることが好ましい。本発明においては、転写により形成し た単結晶半導体層の水素化を行うことで第一の半導体素子の高性能化を図ることが できるが、このような第一の半導体素子とは別に、絶縁基板上に直接形成した半導 体層を含む第二の半導体素子を設けることができる。これにより、所望の特性に応じ て半導体素子を作り分けることができる。例えば、高性能な機能が要求される半導体 素子には、単結晶半導体層を含む第一の半導体素子を用い、それ以外には、多結 晶半導体層を含む第二の半導体素子を用いることにより、 目的の機能を有する半導 体素子が高集積化された半導体装置を製造することができる。このような場合には、 単結晶半導体層を絶縁基板上に形成した後に、その単結晶半導体層を含む第一の 半導体素子を形成する工程は、絶縁基板上に直接形成される一般的な低温多結晶 半導体素子の製造工程と同様にして行うことができることから、単結晶半導体層を絶 縁基板上に形成した後の第一の半導体素子形成工程と同時に、同一絶縁基板上に 低温多結晶半導体素子を形成することができる。これにより、製造工程の増加を抑制 しつつ、単結晶半導体層と多結晶半導体層とを含む半導体装置を製造することがで きる。
上記第一の半導体素子及び/又は第二の半導体素子は、薄膜トランジスタであるこ とが好ましい。これにより、本発明により製造される半導体装置を液晶表示パネルや 有機 ELパネル等のアクティブマトリクス駆動を行う表示装置に利用することができる。 上記第二の半導体素子の半導体層は、多結晶シリコン層であることが好ましい。多結 晶シリコン層を用いた半導体素子は、単結晶半導体層を含む第一の半導体素子と の組み合わせで、フルモノリシック化（システムオングラス)液晶表示装置等において 好適に用いられるものである。また、上記第二の半導体素子の多結晶シリコン層は、 アモルファスシリコン層をレーザでァニールすることで形成されるカ 又は、ァモルフ ァスシリコン層に触媒元素を導入しァニールすることで形成されることが好ましい。こ れにより、第二の半導体素子の半導体層として高品質な多結晶シリコンを形成するこ とができる。なお、上記触媒元素としては、例えば、 Ni、 Co、 Fe、 Pd、 Pt、 Cu、 Au、 Al等が挙げられ、なかでも Niが好適に用いられる。また、触媒元素の導入方法として は、例えば、スピン塗布、スパッタリング、蒸着、ディップ等が挙げられる。 [0023] 上記水素拡散工程は、第二の半導体素子の半導体層の水素化工程と同時に行わ れることが好ましい。これにより、第二の半導体素子の半導体層を形成するための新 たな水素化工程の増加を抑制することができる。
上記水素含有層は、第二の半導体素子の層間絶縁膜又はパッシベーシヨン膜 (表 面保護膜)であることが好ましい。これにより、第一の半導体素子の形成工程と同時 に、第二の半導体素子の層間絶縁膜又はパッシベーシヨン膜を形成することができ るので、第二の半導体素子を形成する際に、層間絶縁膜又はパッシベーシヨン膜を 形成するための新たな工程の増加を抑制することができる。なお、本明細書におい て、パッシベーシヨン膜とは、半導体装置を構成する層の表面を保護するものであれ ば特に限定されるものではなレ、。パッシベーシヨン膜を構成する材料としては、例え ば、シリコン窒化膜、 SiN〇、 SiON等が挙げられる。
[0024] 本発明はまた、上記半導体装置の製造方法により製造された半導体装置 (以下、第
1の半導体装置ともいう）でもある。このような本発明の第 1の半導体装置によれば、 水素注入により特性の劣化した半導体素子の機能が回復されていることから、転写 せずに形成した単結晶半導体層を含む半導体素子と匹敵する特性を有する単結晶 半導体層を含む半導体素子を絶縁基板上に形成することができる。
[0025] 本発明は更に、絶縁基板上に設けられた単結晶半導体層を有する半導体装置であ つて、上記半導体装置は、単結晶半導体層の少なくとも片面側に水素含有層を有し 、上記単結晶半導体層は、単結晶半導体基板に剥離用物質を注入して形成された 剥離層で分離されることにより、単結晶半導体基板の一部が絶縁基板上に転写され たものであり、かつ水素含有層から拡散した水素を含有する半導体装置 (以下、第 2 の半導体装置ともいう）でもある。このような本発明の第 2の半導体装置によれば、水 素含有層から水素を単結晶半導体層へ拡散させることにより、剥離用物質に含まれ
、剥離層の分離後も単結晶半導体層に残留する電気的に活性な水素を不活性化さ せるとともに、剥離用物質の注入によって生じた格子欠陥中のダングリングボンドを 終端させ、転写により絶縁基板上に形成される単結晶半導体層を含む半導体装置 の特性を向上させることができる。
[0026] 上記第 2の半導体装置において、上記単結晶半導体層は、 1 X 1019原子 Zcm3以 上の水素を含有することが好ましい。なお、本願明細書における「以上」は、当該数 値を含むものである。水素含有層から水素を拡散させることにより、単結晶半導体層 に 1 X 1019原子/ cm3以上の水素を含有させることが可能であり、これにより、水素 含有層力 拡散してきた水素が、単結晶半導体層中の電気活性な残留水素を不活 性化するとともに、水素注入によって生じた格子歪みによる微小な結晶欠陥中のダン グリングボンドを終端させることができる。その結果、移動度の増加、サブスレツショル ド係数の低下、オフ時のリーク電流の低下等を図ることができ、高性能な半導体装置 を実現することができる。 1 X 1019原子 Zcm3未満であると、半導体装置の特性向上 が充分ではないことがある。単結晶半導体層における水素含有濃度の好ましい下限 は、 5 X 1019原子/ cm3であり、好ましい上限は、 1 X 1021原子/ cm3であり、より好 ましい上限は、 5 X 1021原子 Zcm3である。なお、 1 X 1021原子 Zcm3を超えると、水 素含有層から拡散してきた過剰な水素が、ドナー又はァクセプターとなることにより半 導体装置の特性の悪化を招いたり、ゲート絶縁膜中に過剰に拡散してトラップとなる ことにより信頼性の低下を招くことがある。
本発明は更に、絶縁基板上に設けられた単結晶半導体層を有する半導体装置であ つて、上記半導体装置は、単結晶半導体層の少なくとも片面側に水素含有層を有し 、上記単結晶半導体層は、単結晶半導体基板に剥離用物質を注入して形成された 剥離層で分離することにより、単結晶半導体基板の一部が絶縁基板上に転写された ものであり、かつ 1 X 1019原子 /cm3以上の水素を含有する半導体装置（以下、第 3 の半導体装置ともいう）でもある。このような本発明の第 3の半導体装置によれば、 1 X 1019原子 /cm3以上の水素を含有することから、剥離用物質に含まれ、剥離層の 分離後も単結晶半導体層に残留する電気的に活性な水素が不活性化されており、 また、剥離用物質の注入によって生じた格子欠陥中のダングリングボンドをターミネ ートされているので、移動度の増加、サブスレツショルド係数の低下、オフ時のリーク 電流の低下等を図ることができ、転写により絶縁基板上に形成される単結晶半導体 層を含む半導体装置の特性向上を実現することができる。 1 X 1019原子 Zcm3未満 であると、半導体装置の特性向上が充分ではないことがある。単結晶半導体層にお ける水素含有濃度の好ましい下限は、 5 X 1019原子/ cm3であり、好ましい上限は、 1 X 1021原子/ cm3であり、より好ましい上限は、 5 X 1021原子/ cm3である。なお、 1 X 1021原子 /cm3を超えると、水素含有層から拡散してきた過剰な水素が、ドナー又 はァクセプターとなることにより半導体装置の特性の悪化を招いたり、ゲート絶縁膜中 に過剰に拡散してトラップとなることにより信頼性の低下を招くことがある。
[0028] なお、上記第 2又は第 3の半導体装置では、単結晶半導体層中に剥離用物質を注 入したことによる結晶の損傷の存在や、剥離用物質の存在により、単結晶半導体層 、単結晶半導体基板に剥離用物質を注入して形成された剥離層で分離されること により、単結晶半導体基板の一部が絶縁基板上に転写されたものであることを確認 すること力 Sできる。剥離用物質としては、水素イオン又は水素イオンと不活性ガス元 素のイオンとの混合物等が好適に用いられる力 S、水素イオンと不活性ガス元素のィォ ンとの混合物が用レ、られた場合には、単結晶半導体層中に不活性ガス元素の存在 を確認することができる。すなわち、上記単結晶半導体層の好ましい形態としては、 不活性ガス元素を含有する形態が挙げられる。
[0029] 上記第 2又は第 3の半導体装置の好ましい形態としては、第 1の半導体装置の好まし い形態と同様である。以下、上記第 2又は第 3の半導体装置の好ましい形態を列挙 する力 その詳細については、本発明の半導体装置の製造方法に関する説明と同 様であることから、省略する。
上記第 2又は第 3の半導体装置において、上記水素含有層は、シリコン窒化膜であ ることが好ましぐこの場合、上記シリコン窒化膜は、プラズマ化学気相成長法により 形成されたものであることが好ましい。また、上記水素含有層は、半導体装置の層間 絶縁膜であることが好ましい。上記第 2又は第 3の半導体装置は、単結晶半導体層と 水素含有層との間に少なくとも 1層のシリコン酸化膜を有することが好ましい。上記単 結晶半導体基板は、単結晶シリコンからなることが好ましい。上記絶縁基板は、ガラ ス基板であることが好ましい。上記第 2又は第 3の半導体装置は、単結晶半導体層を 含む第一の半導体素子と、絶縁基板上に直接形成された半導体層を含む第二の半 導体素子とを有し、かつ第一の半導体素子と第二の半導体素子とが電気的に接続さ れていることが好ましぐこの場合、上記第一の半導体素子及び/又は第二の半導 体素子は、薄膜トランジスタであることが好ましぐ上記第二の半導体素子の半導体 層は、多結晶シリコン層であることが好ましぐ上記水素含有層は、第二の半導体素 子の層間絶縁膜又はパッシベーシヨン膜であることが好ましい。
[0030] 本発明はそして、上記半導体装置を含んでなる液晶表示装置でもある。このような本 発明の液晶表示装置によれば、ガラス基板上に周辺回路であるデジタルドライバ、 D C— DCコンバータ、 DAC (Digital to Analog Converter)、及び、 RF (radio— frequency radiation)回路等を一体的に形成する、いわゆるフルモノリシック化を 行うことにより液晶表示装置の薄型化、小型化、信頼性の向上等を図ることができる。 発明の効果
[0031] 本発明の半導体装置の製造方法によれば、単結晶半導体基板の一部を絶縁基板 上に転写して形成した単結晶半導体層に、水素含有層から水素を拡散させることに より、電気的に活性な残留水素を不活性化させるとともに、水素注入によって生じた 格子歪みによる微小な結晶欠陥中のダングリングボンドを終端させ、転写により絶縁 基板上に形成される単結晶半導体層を含む半導体素子の特性を向上させることが できる。
発明を実施するための最良の形態
[0032] 以下に実施例を掲げ、図面を参照して本発明を更に詳細に説明するが、本発明はこ れらの実施例のみに限定されるものではない。
[0033] (実施例 1)
図 1— 1〜： 1— 9は、実施例 1における 1個の NM〇S (Negative Metal Oxide Se miconductor)トランジスタの製造方法を示す断面模式図である。なお、本実施例で は、 1個の NMOSトランジスタについて説明する力 イオン注入時の不純物導電型を 適宜変更することにより、 PMOS (Positive Metal Oxide Semiconductor)トラ ンジスタを形成することもできる。また、本実施例の半導体装置は、複数個の NMOS トランジスタ及び/又は PMOSトランジスタが同一半導体基板上に形成されたもので ある。
[0034] まず、図 1 1に示すように、熱酸化法によりシリコン基板 1上に熱酸化膜 2を形成し、 イオン注入によりボロン等の P型不純物元素 3をシリコン基板 1内に注入する。次に、 図 1 _ 2ίこ示すよう (こ、 1000〜1200°Gで 30〜： 180分 ΓΡ¾のァニーノレ（ί列え ίΐΙ ΙΟθΤ で 90分）を行い、イオン注入された P型不純物元素 3を拡散、活性化させた Pゥエル 領域 4を形成する。続いて、図 1—3に示すように、イオン注入により、 H+、 H2+、 He+ 、 Ne+等の剥離用物質 5をシリコン基板 1中に注入（例えば、 H+を 2 X 1016イオン/ c m2、 He +を 1 X 1016イオン/ cm2となるように注入）して、剥離層 6を形成する。
[0035] 続いて、図 1 _4に示すように、 5。/0過酸化水素と 2%アンモニアの水溶液（SC1)によ り熱酸化膜 2の表面を洗浄した後、熱酸化膜 2とガラス基板 7とを貼り合わせる。続い て、 400〜600°Cで 1分間〜 5時間のァニール（例えば 600。Cで 2分）を行うことにより 、図 1—5に示すように、剥離層 6の一部をシリコン基板 1から分離し、ガラス基板 7上 に単結晶シリコン層 8を形成する。
[0036] 続いて、図 1 _ 6に示すように、エッチング等により、剥離層 6を取り除いた後、膜厚 5 Onm程度まで単結晶シリコン層 8の薄膜ィ匕を行う。続いて、図 1 _ 7に示すように、単 結晶シリコン層 8をパターユングして活性領域を形成した後、ゲート絶縁膜 (シリコン 酸化膜） 9をプラズマ CVD (ィ匕学気相成長）法等で成膜する。続いて、図 1 8に示 すように、 NMOSトランジスタのゲート電極 10を形成した後、ゲート電極 10をマスクと して、イオン注入により、リン等の N型不純物元素 11を注入し、単結晶シリコン層 8内 に N型低濃度不純物領域 12a及びチャネル領域 12bを形成する。更に、 600°C程度 で 60分間のァニールにより、不純物の活性化を行う。
[0037] 続いて、図 1 9に示すように、層間絶縁膜となるシリコン酸化膜 13及びシリコン窒化 膜 (水素含有層） 14をプラズマ CVD (化学気相成長）法により順次成膜する。その後 、 300〜500。Cで 30〜： 120分間（列免ば 400。Cで 60分）のァニーノレを行うことにより 、水素 15が単結晶シリコン層 8に拡散する。この水素 15が、単結晶シリコン層 8中の 電気的に活性な残留水素を不活性化するとともに、水素注入による格子歪みによる 微小な結晶欠陥中のダングリングボンドを終端させる。最後に、コンタクトホーノレと電 極 16とを形成し、 NMOSトランジスタが完成する。本実施例で形成した NMOSトラン ジスタを用いた半導体装置は、剥離層形成に伴う水素注入による移動度の低下、し きい値電圧のシフト、オフ時のリーク電流の増大、及び、サブスレツショルド係数の増 大等が改善されており、特性に優れたものである。
[0038] 本実施例においては、単結晶シリコン層 8をガラス基板 7上に形成した後に、その単 結晶シリコン層 8を含む第一の NMOSトランジスタ 32を形成する工程は、ガラス基板 7上に直接形成される低温多結晶シリコン層 33を含む第二の NMOSトランジスタ 31 の一般的な製造工程と同一であるため、単結晶シリコン層 8をガラス基板 7上に形成 した後の第一の NMOSトランジスタ 32の形成工程において、同一ガラス基板 7上に 第二の NMOSトランジスタ 31を並行して形成することができる。これにより、製造ェ 程の増加を抑制しつつ、図 2に示すように、単結晶シリコン層 8と多結晶シリコン層 33 とを含む半導体装置を製造することができる。また、高性能な機能が要求される NM OSトランジスタには、単結晶シリコン層を含む第一の NMOSトランジスタ 32を用い、 それ以外には、多結晶シリコン層を含む第二の NMOSトランジスタ 31を用いることに より、 目的の機能を有するトランジスタが高集積化された半導体装置を製造すること ができる。
[0039] (実施例 2)
図 3— :!〜 3— 16は、実施例 2における 1個の NMOSトランジスタの製造方法を示す 断面模式図である。なお、本実施例では、 1個の NMOSトランジスタについて説明す るが、イオン注入時の不純物導電型を適宜変更することにより、 PMOSトランジスタを 形成することもできる。また、本実施例の半導体装置は、複数個の NMOSトランジス タ及び/又は PMOSトランジスタが同一半導体基板上に形成されたものである。また 、 NMOSと PMOSとは、 LOCOS (Local Oxidation Of Silicon)やトレンチアイ ソレーシヨン等により、適宜素子分離されている。
[0040] まず、図 3— 1に示すように、熱酸化法によりシリコン基板 1上に熱酸化膜 2を形成し、 イオン注入によりボロン等の P型不純物元素 3をシリコン基板 1内に注入する。次に、 図 3_ 2ίこ示すよう (こ、 1000〜1200°Gで 60〜： 180分 ΓΡ¾のァニーノレ（ί列え ίΐΙ ΙΟθΤ で 120分）を行い、イオン注入された Ρ型不純物元素 3を拡散、活性化させた Ρゥエル 領域 4を形成する。
[0041] 続いて、図 3— 3に示すように、シリコン窒化膜 24を形成した後、シリコン窒化膜 24の パターユングを行う。続いて、図 3— 4に示すように、 LOCOS酸化を行レ、、 LOCOS 酸化膜 25を形成する。
[0042] 続いて、図 3_ 5に示すように、シリコン窒化膜 24及び熱酸化膜 2を一旦除去した後、 ゲート絶縁膜 9を形成する。続いて、図 3— 6に示すように、 NMOSトランジスタのゲ ート電極 10を形成する。続いて、図 3— 7に示すように、ゲート電極 10をマスクとして 、イオン注入により、リン等の N型不純物元素 11を注入し、 N型低濃度不純物領域 1 2aを形成する。続いて、 CVD (化学気相成長）法等によりシリコン酸化膜を形成した 後、異方性ドライエッチングを行って、図 3 _8に示すように、ゲート電極 10の両側壁 に酸化シリコンからなるサイドウォール 26を形成する。
[0043] 続いて、図 3— 9に示すように、ゲート電極 10及びサイドウォール 26をマスクとして、リ ン等の N型不純物元素 11をイオン注入し、 N型高濃度不純物領域 27を形成する。 続いて、図 3— 10に示すように、酸化シリコン等からなる絶縁膜 20aを形成した後、 9 00°Cで 10分間のァニールにより、イオン注入した N型不純物元素 11の活性化を行う 。その後、酸化シリコン等からなる絶縁膜 20bを形成した後、 CMP (Chemical Mec hanical Polishing)等により、表面の平坦化を行う。
[0044] 続いて、図 3— 11に示すように、 H+、 H2+、 He +、 Ne+等の剥離用物質 5をイオン注 入によりシリコン基板 1中に注入（例えば、 H+を 6 X 1016イオン/ cm2となるように注 入）して、剥離層 6を形成する。続いて、図 3— 12に示すように、酸化シリコン等からな る絶縁膜 20cを形成する。続いて、図 3— 13に示すように、コンタクトホールと電極 19 とを形成する。
[0045] 続いて、図 3— 14に示すように、絶縁膜 20dを形成した後、 CMP等により表面を平 ±旦ィ匕し、更に洗浄した後、絶縁膜 20dとガラス基板 7とを貼り合わせる。続いて、 400 〜600°Cで 1分間力 5時間（例えば 600°Cで 2分）のァニールを行うことにより、図 3 —15に示すように、剥離層 6の一部をシリコン基板 1から分離させ、ガラス基板 7上に NMOSトランジスタを形成する。
[0046] 続いて、図 3— 16に示すように、剥離層 6をエッチング等で取り除いた後、 NMOSト ランジスタのチャネル層の薄膜化、及び、 LOCOS酸化膜 25を露出させることによる 素子分離のために、 Pゥエル領域 4をエッチング等で薄膜化し、チャネル領域 12bを 形成する。
[0047] その後、シリコン窒化膜を形成するための良好な界面を得るため、 N型低濃度不純 物領域 12a、チャネル領域 12b及び N型高濃度不純物領域 27からなる単結晶シリコ ン層 8の上層にシリコン酸化膜 22を形成する。また、転写された単結晶シリコン層 8/ シリコン酸化膜 22界面の界面準位の低減、及び、転写された単結晶シリコン層 8の 結晶欠陥の回復のため、 675°Cで 10分間ァニールを行う。
[0048] 続いて、水素含有層（シリコン窒化膜） 14をプラズマ CVD (化学気相成長）法で形成 する。このときシリコン窒化膜 14に含まれる水素含有量を多くするため、 200°Cで成 膜を行う。続いて、 350°Cで 1時間ァニールを行うことにより、水素が単結晶シリコン層 8の活性領域に拡散する。この水素が、単結晶シリコン層 8中の電気的に活性な残留 水素を不活性化するとともに、水素注入による格子歪みによる微小な結晶欠陥中の ダングリングボンドを終端させる。以上により、 NMOSトランジスタが完成する。本実 施例で形成した NMOSトランジスタを用いた半導体装置は、剥離層形成に伴う水素 注入による移動度の低下、しきい値電圧のシフト、オフ時のリーク電流の増大、及び 、サブスレツショルド係数の増大等が改善されており、特性に優れたものである。
[0049] なお、実施例 2においても、実施例 1と同様にガラス基板 7に転写した後には、多結 晶シリコン TFTプロセスと共用できることから、同一ガラス基板上に転写単結晶シリコ ン TFTと多結晶シリコン TFTとを同時に作製し、電気的に接続させることができる。
[0050] なお、本願は、 2005年 4月 26日に出願された日本国特許出願第 2005— 128135 号を基礎として、 （合衆国法典 35卷第 119条に基づく）優先権を主張するものである 。該出願の内容は、その全体が本願中に参照として組み込まれている。
図面の簡単な説明
[0051] [図 1-1]実施例 1の NMOSトランジスタの製造フローを示す断面模式図である（シリコ ン基板へのイオン注入）。
[図 1-2]実施例 1の NMOSトランジスタの製造フローを示す断面模式図である（Pゥヱ ノレ領域の形成)。
[図 1-3]実施例 1の NMOSトランジスタの製造フローを示す断面模式図である（剥離 層の形成）。
[図 1-4]実施例 1の NMOSトランジスタの製造フローを示す断面模式図である（熱酸 化膜とガラス基板との貼り合わせ)。
[図 1-5]実施例 1の NMOSトランジスタの製造フローを示す断面模式図である（ガラス 基板上への単結晶シリコン層の形成）。
園ト 6]実施例 1の NMOSトランジスタの製造フローを示す断面模式図である（単結 晶シリコン層の薄膜化)。
園ト 7]実施例 1の NMOSトランジスタの製造フローを示す断面模式図である（ゲート 絶縁膜の形成）。
園ト 8]実施例 1の NMOSトランジスタの製造フローを示す断面模式図である（単結 晶シリコン層へのイオン注入）。
園ト 9]実施例 1の NMOSトランジスタの製造フローを示す断面模式図である（水素 の拡散)。
[図 2]実施例 1の単結晶半導体層を含むトランジスタと低温多結晶半導体層を含むト ランジスタとを同一ガラス基板上に形成した半導体装置の断面模式図である。
園 3-1]実施例 2の NMOSトランジスタの製造フローを示す断面模式図である（シリコ ン基板へのイオン注入）。
園 3-2]実施例 2の NMOSトランジスタの製造フローを示す断面模式図である（Pゥェ ル領域の形成）。
園 3-3]実施例 2の NMOSトランジスタの製造フローを示す断面模式図である（シリコ ン窒化膜の形成)。
[図 3-4]実施例 2の NMOSトランジスタの製造フローを示す断面模式図である（LOC OS酸化膜の形成)。
園 3-5]実施例 2の NMOSトランジスタの製造フローを示す断面模式図である（ゲート 絶縁膜の形成)。
園 3- 6]実施例 2の NMOSトランジスタの製造フローを示す断面模式図である（ゲート 電極の形成）。
園 3- 7]実施例 2の NMOSトランジスタの製造フローを示す断面模式図である（Pゥヱ ル領域へのイオン注入）。
園 3- 8]実施例 2の NMOSトランジスタの製造フローを示す断面模式図である（サイド ウォールの形成）。
[図 3-9]実施例 2の NMOSトランジスタの製造フローを示す断面模式図である（N型 低濃度不純物領域へのイオン注入)。
園 3-10]実施例 2の NMOSトランジスタの製造フローを示す断面模式図である（絶縁 膜の形成)。
園 3- 11]実施例 2の NMOSトランジスタの製造フローを示す断面模式図である（剥離 層の形成）。
園 3- 12]実施例 2の NMOSトランジスタの製造フローを示す断面模式図である（絶縁 膜の形成)。
[図 3-13]実施例 2の NMOSトランジスタの製造フローを示す断面模式図である（電極 の形成）。
園 3- 14]実施例 2の NMOSトランジスタの製造フローを示す断面模式図である（絶縁 膜とガラス基板の貼り合わせ)。
園 3- 15]実施例 2の NMOSトランジスタの製造フローを示す断面模式図である（剥離 層の分離)。
園 3-16]実施例 2の NMOSトランジスタの製造フローを示す断面模式図である（水素 の拡散)。
園 4]転写により形成された単結晶シリコン層を有する MOSに関し、水素含有層の有 無による、ゲート電圧に対するソース ドレイン電流特性の違いを示すグラフである。 符号の説明
1 :シリコン基板
2 :熱酸化膜
3 : P型不純物元素
4 : Pゥエル領域
5 :剥離用物質
6 :剥離層
7 :ガラス基板
8 :単結晶シリコン層
9：ゲート絶縁膜 (シリコン酸化膜）
10 :ゲート電極 :N型不純物元素
a： N型低濃度不純物領域
b:チャネル領域
：シリコン酸化膜 (層間絶縁膜）
:シリコン窒化膜 (層間絶縁膜を兼ねる水素含有層):水素
、 19:電極
a、 20b, 20c、 20d:絶縁膜
:シリコン酸化膜
:シリコン窒化膜 (LOCOS酸化用マスク）
: LOCOS酸化膜
:サイドウォール
:N型高濃度不純物領域
：第二の NMOSトランジスタ
：第一の NMOSトランジスタ
:多結晶シリコン層

Claims

請求の範囲
[1] 絶縁基板上に設けられた単結晶半導体層を有する半導体装置の製造方法であって 該製造方法は、単結晶半導体基板に剥離用物質を注入して剥離層を形成する工程 と、
剥離層で分離させることにより単結晶半導体基板の一部を絶縁基板上に転写して単 結晶半導体層を形成する工程と、
単結晶半導体層の少なくとも片面側に水素含有層を形成する工程と、
水素含有層から単結晶半導体層に水素を拡散させる工程とを有する
ことを特徴とする半導体装置の製造方法。
[2] 前記単結晶半導体層形成工程は、単結晶半導体基板に半導体装置の一部を形成 した後に行われることを特徴とする請求項 1記載の半導体装置の製造方法。
[3] 前記半導体装置の製造方法は、少なくとも半導体装置のゲート電極を形成する工程 までは単結晶半導体基板上で行うことを特徴とする請求項 1記載の半導体装置の製 造方法。
[4] 前記水素含有層は、形成時に 1 X 1022〜4 X 1022原子 Zcm3の水素を含有すること を特徴とする請求項 1記載の半導体装置の製造方法。
[5] 前記水素含有層は、シリコン窒化膜であることを特徴とする請求項 1記載の半導体装 置の製造方法。
[6] 前記シリコン窒化膜は、プラズマ化学気相成長法により形成されることを特徴とする 請求項 5記載の半導体装置の製造方法。
[7] 前記プラズマ化学気相成長は、 150〜350°Cで成膜を行うものであることを特徴とす る請求項 6記載の半導体装置の製造方法。
[8] 前記水素含有層は、半導体装置の層間絶縁膜であることを特徴とする請求項 1記載 の半導体装置の製造方法。
[9] 前記水素拡散工程は、 300〜500°Cのァニールにより行われることを特徴とする請 求項 1記載の半導体装置の製造方法。
[10] 前記半導体装置は、単結晶半導体層と水素含有層との間に少なくとも 1層のシリコン 酸化膜を有することを特徴とする請求項 1記載の半導体装置の製造方法。
[11] 前記単結晶半導体基板は、単結晶シリコンからなることを特徴とする請求項 1記載の 半導体装置の製造方法。
[12] 前記絶縁基板は、ガラス基板であることを特徴とする請求項 1記載の半導体装置の 製造方法。
[13] 前記剥離用物質は、水素イオン又は水素イオンと不活性ガス元素のイオンとの混合 物であることを特徴とする請求項 1記載の半導体装置の製造方法。
[14] 前記単結晶半導体層は、水素拡散工程後に 1 X 1019〜1 X 1021原子 Zcm3の水素 を含有することを特徴とする請求項 1記載の半導体装置の製造方法。
[15] 前記半導体装置の製造方法は、単結晶半導体層形成工程を行った後に、水素含有 層形成工程を行うことを特徴とする請求項 1記載の半導体装置の製造方法。
[16] 前記半導体装置は、単結晶半導体基板の一部を絶縁基板上に転写して形成された 単結晶半導体層を含む第一の半導体素子と、絶縁基板上に直接形成された半導体 層を含む第二の半導体素子とを有し、かつ第一の半導体素子と第二の半導体素子 とが電気的に接続されていることを特徴とする請求項 1記載の半導体装置の製造方 法。
[17] 前記第一の半導体素子及び/又は第二の半導体素子は、薄膜トランジスタであるこ とを特徴とする請求項 16記載の半導体装置。
[18] 前記第二の半導体素子の半導体層は、多結晶シリコン層であることを特徴とする請 求項 16記載の半導体装置の製造方法。
[19] 前記第二の半導体素子の多結晶シリコン層は、アモルファスシリコン層をレーザでァ ニールして形成されることを特徴とする請求項 18記載の半導体装置の製造方法。
[20] 前記第二の半導体素子の多結晶シリコン層は、アモルファスシリコン層に触媒元素を 導入しァニールすることで形成されることを特徴とする請求項 18記載の半導体装置 の製造方法。
[21] 前記水素拡散工程は、第二の半導体素子の半導体層の水素化工程と同時に行わ れることを特徴とする請求項 16記載の半導体装置の製造方法。
[22] 前記水素含有層は、第二の半導体素子の層間絶縁膜又はパッシベーシヨン膜であ ることを特徴とする請求項 16記載の半導体装置の製造方法。
[23] 請求項 1記載の半導体装置の製造方法により製造されたことを特徴とする半導体装 置。
[24] 絶縁基板上に設けられた単結晶半導体層を有する半導体装置であって、
該半導体装置は、単結晶半導体層の少なくとも片面側に水素含有層を有し、 該単結晶半導体層は、単結晶半導体基板に剥離用物質を注入して形成された剥離 層で分離することにより、単結晶半導体基板の一部が絶縁基板上に転写されたもの であり、かつ水素含有層から拡散した水素を含有する
ことを特徴とする半導体装置。
[25] 前記単結晶半導体層は、 1 X 1019原子 /cm3以上の水素を含有することを特徴とす る請求項 24記載の半導体装置。
[26] 絶縁基板上に設けられた単結晶半導体層を有する半導体装置であって、
該半導体装置は、単結晶半導体層の少なくとも片面側に水素含有層を有し、 該単結晶半導体層は、単結晶半導体基板に剥離用物質を注入して形成された剥離 層で分離することにより、単結晶半導体基板の一部が絶縁基板上に転写されたもの であり、かつ 1 X 1019原子/ cm3以上の水素を含有する
ことを特徴とする半導体装置。
[27] 該単結晶半導体層は、不活性ガス元素を含有することを特徴とする請求項 26記載 の半導体装置。
[28] 前記水素含有層は、シリコン窒化膜であることを特徴とする請求項 24又は 26記載の 半導体装置。
[29] 前記シリコン窒化膜は、プラズマ化学気相成長法により形成されたものであることを 特徴とする請求項 28記載の半導体装置。
[30] 前記水素含有層は、半導体装置の層間絶縁膜であることを特徴とする請求項 24又 は 26記載の半導体装置。
[31] 前記半導体装置は、単結晶半導体層と水素含有層との間に少なくとも 1層のシリコン 酸化膜を有することを特徴とする請求項 24又は 26記載の半導体装置。
[32] 前記単結晶半導体基板は、単結晶シリコン力 なることを特徴とする請求項 24又は 2 6記載の半導体装置。
[33] 前記絶縁基板は、ガラス基板であることを特徴とする請求項 24又は 26記載の半導 体装置。
[34] 前記半導体装置は、単結晶半導体層を含む第一の半導体素子と、絶縁基板上に直 接形成された半導体層を含む第二の半導体素子とを有し、かつ第一の半導体素子 と第二の半導体素子とが電気的に接続されていることを特徴とする請求項 24又は 26 記載の半導体装置。
[35] 前記第一の半導体素子及び Z又は第二の半導体素子は、薄膜トランジスタであるこ とを特徴とする請求項 34記載の半導体装置。
[36] 前記第二の半導体素子の半導体層は、多結晶シリコン層であることを特徴とする請 求項 34記載の半導体装置。
[37] 前記水素含有層は、第二の半導体素子の層間絶縁膜又はパッシベーシヨン膜であ ることを特徴とする請求項 34記載の半導体装置の製造方法。
[38] 請求項 23、 24又は 26記載の半導体装置を含んでなることを特徴とする液晶表示装 置。
PCT/JP2006/300537 2005-04-26 2006-01-17 半導体装置の製造方法及び半導体装置 WO2006117900A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007514461A JPWO2006117900A1 (ja) 2005-04-26 2006-01-17 半導体装置の製造方法及び半導体装置
US11/883,483 US7897443B2 (en) 2005-04-26 2006-01-17 Production method of semiconductor device and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-128135 2005-04-26
JP2005128135 2005-04-26

Publications (1)

Publication Number Publication Date
WO2006117900A1 true WO2006117900A1 (ja) 2006-11-09

Family

ID=37307707

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/300537 WO2006117900A1 (ja) 2005-04-26 2006-01-17 半導体装置の製造方法及び半導体装置

Country Status (3)

Country Link
US (1) US7897443B2 (ja)
JP (1) JPWO2006117900A1 (ja)
WO (1) WO2006117900A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004756A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009111372A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009111371A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010087485A (ja) * 2008-09-05 2010-04-15 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2014017513A (ja) * 2007-05-18 2014-01-30 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
KR20140129116A (ko) * 2012-02-22 2014-11-06 소이텍 결정질 반도체 재료의 박층 제공방법 및 관련 구조 및 장치
JP2021165839A (ja) * 2007-06-29 2021-10-14 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US7763510B1 (en) * 2009-01-07 2010-07-27 Freescale Semiconductor, Inc. Method for PFET enhancement
KR20180114927A (ko) * 2016-02-16 2018-10-19 쥐-레이 스위츨란드 에스에이 접합된 경계면들에 걸친 전하 운반을 위한 구조물, 시스템 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677484A (ja) * 1992-08-27 1994-03-18 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2000150905A (ja) * 1998-09-04 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2004363627A (ja) * 2004-08-11 2004-12-24 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
JP2005026472A (ja) * 2003-07-02 2005-01-27 Sharp Corp 半導体装置の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0272669A (ja) * 1988-09-07 1990-03-12 Seiko Epson Corp 薄膜半導体装置及びその製造方法
JP3063018B2 (ja) 1992-02-19 2000-07-12 カシオ計算機株式会社 薄膜トランジスタの製造方法
JPH0774167A (ja) * 1993-06-30 1995-03-17 Kawasaki Steel Corp 半導体装置の製造方法
JP3348531B2 (ja) * 1994-07-08 2002-11-20 ソニー株式会社 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JPH1020011A (ja) * 1996-07-02 1998-01-23 Oki Electric Ind Co Ltd 方位分析方法及び装置
JP3599972B2 (ja) * 1997-09-30 2004-12-08 三洋電機株式会社 薄膜トランジスタの製造方法
JP2000012550A (ja) * 1998-06-25 2000-01-14 Matsushita Electron Corp 半導体装置およびその製造方法
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP2001093853A (ja) 1999-09-20 2001-04-06 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2002231725A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2003282885A (ja) 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
TWI288443B (en) * 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP4837240B2 (ja) 2002-09-25 2011-12-14 シャープ株式会社 半導体装置
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
DE10335099B4 (de) * 2003-07-31 2006-06-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Verbessern der Dickengleichförmigkeit von Siliziumnitridschichten für mehrere Halbleiterscheiben
JP2005150686A (ja) * 2003-10-22 2005-06-09 Sharp Corp 半導体装置およびその製造方法
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
JP4814498B2 (ja) * 2004-06-18 2011-11-16 シャープ株式会社 半導体基板の製造方法
JP4175650B2 (ja) * 2004-08-26 2008-11-05 シャープ株式会社 半導体装置の製造方法
US7179719B2 (en) * 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677484A (ja) * 1992-08-27 1994-03-18 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2000150905A (ja) * 1998-09-04 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005026472A (ja) * 2003-07-02 2005-01-27 Sharp Corp 半導体装置の製造方法
JP2004363627A (ja) * 2004-08-11 2004-12-24 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004756A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2014017513A (ja) * 2007-05-18 2014-01-30 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8895407B2 (en) 2007-05-18 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP2021165839A (ja) * 2007-06-29 2021-10-14 株式会社半導体エネルギー研究所 表示装置
JP2009111372A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009111371A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010087485A (ja) * 2008-09-05 2010-04-15 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8815657B2 (en) 2008-09-05 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR20140129116A (ko) * 2012-02-22 2014-11-06 소이텍 결정질 반도체 재료의 박층 제공방법 및 관련 구조 및 장치
JP2015515122A (ja) * 2012-02-22 2015-05-21 ソイテック 結晶半導体材料の薄層を設ける方法、ならびに関連する構造体およびデバイス
KR102031725B1 (ko) * 2012-02-22 2019-10-14 소이텍 결정질 반도체 재료의 박층 제공방법 및 관련 구조 및 장치

Also Published As

Publication number Publication date
US7897443B2 (en) 2011-03-01
US20080149928A1 (en) 2008-06-26
JPWO2006117900A1 (ja) 2008-12-18

Similar Documents

Publication Publication Date Title
US7897443B2 (en) Production method of semiconductor device and semiconductor device
JP4794810B2 (ja) 半導体装置の製造方法
TWI380373B (en) Strained fully depleted silicon on insulator semiconductor device and manufacturing method therefor
US6717213B2 (en) Creation of high mobility channels in thin-body SOI devices
KR100532557B1 (ko) 반도체 장치 및 그의 제조 방법, ｓｏｉ기판 및 그것을사용하는 표시 장치 및 ｓｏｉ기판의 제조 방법
US9355887B2 (en) Dual trench isolation for CMOS with hybrid orientations
JP4202563B2 (ja) 半導体装置
US20020168802A1 (en) SiGe/SOI CMOS and method of making the same
US20080171423A1 (en) Low-cost strained soi substrate for high-performance cmos technology
JP2007123892A (ja) 半導体構造およびその製作方法（複数の結晶方位を有する半導体基板）
JP2002237590A (ja) Ｍｏｓ型電界効果トランジスタ
JP2001217433A (ja) 埋め込みシリコンゲルマニウム層をもつｃｍｏｓ集積回路素子及び基板とその製造方法
US8309426B2 (en) Methods for manufacturing multilayer wafers with trench structures
WO2009084311A1 (ja) 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
US7033869B1 (en) Strained silicon semiconductor on insulator MOSFET
WO2006132711A1 (en) Methods for manufacturing integrated circuits
US20090162980A1 (en) Method of manufacturing semiconductor device
JP3901957B2 (ja) 半導体基板の製造方法及びその方法により製造された半導体装置
JP2003078116A (ja) 半導体部材の製造方法及び半導体装置の製造方法
JPH11121757A (ja) 半導体装置およびその製造方法
JP2004119636A (ja) 半導体装置およびその製造方法
JP2002299590A (ja) 半導体基板の製造方法及び半導体装置の製造方法
WO2010087087A1 (ja) 半導体装置及びその製造方法
US20080303027A1 (en) Semiconductor Device Made by the Method of Producing Hybrid Orientnation (100) Strained Silicon with (110) Silicon
JP2842505B2 (ja) 薄膜トランジスタとその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11883483

Country of ref document: US

Ref document number: 2007514461

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

NENP Non-entry into the national phase

Ref country code: RU

WWW Wipo information: withdrawn in national office

Ref document number: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06711817

Country of ref document: EP

Kind code of ref document: A1