JP2009004756A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2009004756A
JP2009004756A JP2008127915A JP2008127915A JP2009004756A JP 2009004756 A JP2009004756 A JP 2009004756A JP 2008127915 A JP2008127915 A JP 2008127915A JP 2008127915 A JP2008127915 A JP 2008127915A JP 2009004756 A JP2009004756 A JP 2009004756A
Authority
JP
Japan
Prior art keywords
crystal semiconductor
semiconductor layer
single crystal
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008127915A
Other languages
English (en)
Other versions
JP2009004756A5 (ja
Inventor
Hidekazu Miyairi
秀和 宮入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008127915A priority Critical patent/JP2009004756A/ja
Publication of JP2009004756A publication Critical patent/JP2009004756A/ja
Publication of JP2009004756A5 publication Critical patent/JP2009004756A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Abstract

【課題】高性能で安価な半導体装置及びその作製方法を提供することを目的とする。
【解決手段】基板上に、単結晶半導体基板にイオンを打ち込み前記基板に貼り付けた後熱処理を加えることにより残存させた単結晶半導体層を有する第１の領域と、非単結晶半導体層を有する第２の領域と、を設ける。また、劈開単結晶半導体層に不活性雰囲気中においてレーザー光の照射を行い、非単結晶半導体層には、少なくとも一度、大気雰囲気中においてレーザー光の照射を行うとより好ましい。
【選択図】図７

Description

本発明は半導体装置及びその作製方法に関する。
半導体を用いたトランジスタを有する半導体装置の開発の歴史は、より高性能の半導体装置をより低コストで提供するための挑戦の歴史であった。
半導体装置を高性能にするための一つの方法として、半導体の結晶性を高いものにすることが考えられる。
ここで、最も結晶性の良い半導体は単結晶半導体である。
単結晶半導体用の基板としては、単結晶半導体ウェハー、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等がある。
しかし、これらの基板はコストが高いというデメリットがある。このデメリットは基板が大面積になるほど顕著になる。
一方、大面積基板に適した低コストの半導体装置として、安価な基板（例えばガラス基板）上に成膜技術を用いて形成した半導体を用いた半導体装置がある。
そして、基板上に成膜技術を用いて形成した半導体装置において、半導体の結晶性を高くした高性能の半導体装置を低コストで提供しようとする試みがなされている（例えば、特許文献１）
しかし、基板上に成膜技術を用いて形成した半導体を完全に単結晶にすることは非常に困難である。
そこで、単結晶半導体を安価な基板に貼り付けることによって、安価な基板上に単結晶半導体を形成する試みもなされている（特許文献２）。
特開平７−１３０６５２号公報 特開平１１−１６３３６３号公報
特許文献１及び特許文献２に記載の技術は、水素等のイオン種の注入に伴うダメージが単結晶に与えられてしまう問題と、ベース基板に残存した単結晶の表面に大きな凹凸ができてしまう問題と、が生じる。
大きな凹凸があると、ゲート絶縁膜を形成したときに、凹凸がゲート絶縁膜を突き破ってしまい、半導体層とゲート電極とがリークしてしまうという問題が生じる。
また、特許文献２に記載の発明は、安価で高性能な半導体装置を提供できるが、単結晶半導体を用いているため特許文献１に記載の発明と比較すると高価なものとなってしまう。
一方、半導体装置は様々な回路を有するが、全ての回路が単結晶である必要はなく、一部の高機能を有する回路のみが単結晶であれば良い場合がある。
本発明は、上記問題に鑑み、安価で高性能な半導体装置及びその作製方法を提供することを目的とする。
本発明の半導体装置は、基板上に、劈開単結晶半導体層を有する第１の領域と、非単結晶半導体層を有する第２の領域と、を有することを特徴とする。
そして、第１の領域には高性能（結晶性、基板面内における半導体素子の性能のバラツキが少ないこと等）を要求される回路を配置し、第２の領域には高性能をさほど要求されない回路を配置する。
ここで、劈開単結晶半導体層とは、水素、ヘリウム及びハロゲンから選ばれた一又は複数の同一の原子から成るイオン種を単結晶半導体基板に注入又はドーピングして、前記単結晶半導体基板の表面から所定の深さの領域にイオン層を形成し、前記単結晶半導体基板表面に接合層を形成し、前記接合層と基板とを貼り合わせた後、前記単結晶半導体基板にエネルギーを加えることによって前記イオン層に亀裂を生じさせることによって、前記基板上に残存させた半導体層をいう。
なお、本明細書において、「イオン種を注入する」とは、イオン種を含むソースガスを質量分離して被処理物に打ち込むことをいう。一方、「イオン種をドーピングする」とは、イオン種を含むソースガスを質量分離せずに被処理物に打ち込むことをいう。そして、イオン注入装置と比較すると、イオンドーピング装置は質量分離器を必要としないので安価である。よって、イオン種をドーピングした方が低コスト化できるので好ましい。
劈開単結晶半導体層のダメージ回復及び非単結晶半導体層の結晶化は、レーザー光で行うことが好ましい。
特に、パルス発振のＡｒレーザー、Ｋｒレーザー、エキシマレーザー、ＣＯ２レーザー、ＹＡＧレーザー、Ｙ２Ｏ３レーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイヤレーザー、銅蒸気レーザーまたは金蒸気レーザー等は、レーザー光の幅を広くできるのでレーザー光の照射時間が短縮できるので好ましい。
ところで、本発明者は、実験結果からパルス発振のレーザー光を用いたときに以下の傾向があることを見いだした。
本発明者の実験結果によると、非単結晶半導体層若しくは劈開単結晶半導体層にパルスレーザー光を照射する場合、大気雰囲気中でパルスレーザー光の照射を行う場合と比較して、不活性雰囲気中でパルスレーザー光の照射を行う場合の方が表面の平坦性が良くなることがわかった。
不活性雰囲気とは、酸素濃度が低い雰囲気であり、例えば、窒素雰囲気、希ガス雰囲気等である。
よって、劈開単結晶半導体層に不活性雰囲気中でレーザー光の照射を行うことによって、イオン種注入又はドーピングのダメージ回復と、平坦性の向上と、が同時に達成できる。
一方、本発明者の実験結果によると、非単結晶半導体層にレーザー光を照射して結晶化する場合、不活性雰囲気中でレーザー光の照射を行う場合と比較して、大気雰囲気中でレーザー光の照射を行う場合の方がデバイスの特性が良くなることがわかった。
これは、非単結晶半導体層をレーザー結晶化するときに、大気雰囲気中の酸素が非単結晶半導体層中にある大量の結晶欠陥を補償するためである。
なお、劈開単結晶半導体層は、結晶欠陥が非単結晶半導体層と比較して非常に少ないので、特性の雰囲気依存性は少ない。
また、非単結晶半導体層に複数回レーザー光を照射する場合、少なくとも一回大気雰囲気中においてレーザー光を照射することによって、酸素の影響によるデバイスの特性の向上が可能である。
したがって、本発明の半導体装置の作製方法は、劈開単結晶半導体層に不活性雰囲気中においてレーザー光の照射を行い、非単結晶半導体層には、少なくとも一度、大気雰囲気中においてレーザー光の照射を行うことを特徴とする。
そして、本発明の半導体装置の作製方法は、基板上に、劈開単結晶半導体層を有する第１の領域と、非単結晶半導体層を有する第２の領域と、を形成し、前記劈開単結晶半導体層に不活性雰囲気中でレーザー光の照射を行う工程と、前記非単結晶半導体層に大気雰囲気中でレーザー光の照射を行う工程と、を行うことを特徴とする。
また、本発明の半導体装置の作製方法は、基板上に、劈開単結晶半導体層を有する第１の領域と、非単結晶半導体層を有する第２の領域と、を形成し、大気雰囲気において前記非単結晶半導体層に第１のレーザー光を照射し、不活性雰囲気において前記非単結晶半導体層及び前記劈開単結晶半導体層に第２のレーザー光を照射することを特徴とする。
また、本発明の半導体装置の作製方法は、基板上に、劈開単結晶半導体層を有する第１の領域と、非単結晶半導体層を有する第２の領域と、を形成し、大気雰囲気において前記非単結晶半導体層及び前記劈開単結晶半導体層に第１のレーザー光を照射し、不活性雰囲気において前記非単結晶半導体層及び前記劈開単結晶半導体層に第２のレーザー光を照射することを特徴とする。
また、本発明の半導体装置の作製方法は、基板上の第１の領域及び第２の領域に非単結晶半導体層を形成し、大気雰囲気において前記非単結晶半導体層に第１のレーザー光を照射し、前記第１の領域に形成された前記非単結晶半導体層を除去し、前記第１の領域に劈開単結晶半導体層を貼り付け、不活性雰囲気において前記非単結晶半導体層及び前記劈開単結晶半導体層に第２のレーザー光を照射することを特徴とする。
また、本発明の半導体装置の作製方法は、基板上に非単結晶半導体膜を形成し、前記基板上の第１の領域の前記非単結晶半導体膜を除去することによって、前記基板上の第２の領域に非単結晶半導体層を形成し、イオン種を単結晶半導体基板に注入又はドーピングして、前記単結晶半導体基板の表面から所定の深さの領域にイオン層を形成し、前記単結晶半導体基板の表面に接合層を形成し、前記接合層を前記第１の領域に貼り合わせ、前記単結晶半導体基板にエネルギーを加えて、前記イオン層に亀裂を生じさせることにより、前記第１の領域に単結晶半導体層を残存させ、前記単結晶半導体層に不活性雰囲気中でレーザー光の照射を行う工程と、前記非単結晶半導体層に大気雰囲気中でレーザー光の照射を行う工程と、を行うことを特徴とする。
また、本発明の半導体装置の作製方法は、基板上に非単結晶半導体膜を形成し、前記基板上の第１の領域の前記非単結晶半導体膜を除去することによって、前記基板上の第２の領域に非単結晶半導体層を形成し、イオン種を単結晶半導体基板に注入又はドーピングして、前記単結晶半導体基板の表面から所定の深さの領域にイオン層を形成し、前記単結晶半導体基板の表面に接合層を形成し、前記接合層を前記第１の領域に貼り合わせ、前記単結晶半導体基板にエネルギーを加えて、前記イオン層に亀裂を生じさせることにより、前記第１の領域に単結晶半導体層を残存させ、大気雰囲気において前記非単結晶半導体層に第１のレーザー光を照射し、不活性雰囲気において前記非単結晶半導体層及び前記単結晶半導体層に第２のレーザー光を照射することを特徴とする。
また、本発明の半導体装置の作製方法は、基板上に非単結晶半導体膜を形成し、大気雰囲気において前記非単結晶半導体膜に第１のレーザー光を照射し、前記基板上の第１の領域の前記非単結晶半導体膜を除去することによって、前記基板上の第２の領域に非単結晶半導体層を形成し、イオン種を単結晶半導体基板に注入又はドーピングして、前記単結晶半導体基板の表面から所定の深さの領域にイオン層を形成し、前記単結晶半導体基板の表面に接合層を形成し、前記接合層を前記第１の領域に貼り合わせ、前記単結晶半導体基板にエネルギーを加えて、前記イオン層に亀裂を生じさせることにより、前記第１の領域に単結晶半導体層を残存させ、不活性雰囲気において前記非単結晶半導体層及び前記単結晶半導体層に第２のレーザー光を照射することを特徴とする。
また、本発明の半導体装置の作製方法は、基板上に非単結晶半導体膜を形成し、前記基板上の第１の領域の前記非単結晶半導体膜を除去することによって、前記基板上の第２の領域に非単結晶半導体層を形成し、イオン種を単結晶半導体基板に注入又はドーピングして、前記単結晶半導体基板の表面から所定の深さの領域にイオン層を形成し、前記単結晶半導体基板の表面に接合層を形成し、前記接合層を前記第１の領域に貼り合わせ、前記単結晶半導体基板にエネルギーを加えて、前記イオン層に亀裂を生じさせることにより、前記第１の領域に単結晶半導体層を残存させ、前記非単結晶半導体層上にキャップ膜を形成し、不活性雰囲気において、前記キャップ膜の上から前記非単結晶半導体層及び前記単結晶半導体層に第１のレーザー光を照射し、前記キャップ膜を除去し、大気雰囲気において、前記非単結晶半導体層に第２のレーザー光を照射することを特徴とする。
また、前記第２のレーザー光は、前記単結晶半導体層の最適エネルギー密度で照射すると好ましい。
なお、キャップ膜を用いて半導体にレーザー光を一括照射する場合、レーザー光のエネルギーの設定条件は、非単結晶半導体からなるレーザー照射モニター基板を用いて決定した最適条件を用いると好ましい。
本発明によって安価で高性能な半導体装置及びその作製方法を提供することができる。
また、劈開単結晶半導体層に不活性雰囲気中においてレーザー光の照射を行い、非単結晶半導体層には、少なくとも一度、大気雰囲気中においてレーザー光の照射を行うことによって、劈開単結晶半導体層及び非単結晶半導体層を用いた半導体装置のデバイス特性を向上させることができる。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる様態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
なお、以下の実施の形態は、適宜組み合わせることが可能である。また、特に断らない限り、図面において、同一の符号で記されているものに関しては、同一の材料、方法等を用いて形成することができる。
（実施の形態１）
本実施の形態では、劈開単結晶半導体層を有する第１の領域と、非単結晶半導体層を有する第２の領域と、を有する表示装置について説明する。
図１は、アクティブマトリクス駆動の液晶表示装置、アクティブマトリクス駆動のエレクトロルミネッセンス表示装置などの平面図の一例である。
アクティブマトリクス駆動の表示装置において、基板１００００の上で、ソースドライバ回路１００１、ゲートドライバ回路１００２等の駆動回路が画素部１０１１に接続されている。
ソースドライバ回路１００１、ゲートドライバ回路１００２等の駆動回路は、画素部１０１１に形成されたトランジスタ等のアクティブ素子に供給する信号を制御するための回路である。
そして、液晶表示装置において、画素部１０１１に形成されたトランジスタによって液晶表示素子のスイッチングを制御する。
その為、液晶表示装置においては、画素部１０１１に形成されたトランジスタは、スイッチングに用いるだけであるので、駆動回路と比較して高い性能が要求されない。
一方、液晶表示装置は、液晶表示素子の応答速度が低いため、駆動信号を調節して応答速度を上げる必要がある。
駆動信号を調節して応答速度を上げると、駆動回路の回路構成が複雑になるので、駆動回路のトランジスタ数が増える。
ところが、トランジスタ数が増えると、駆動回路自体の動作が遅延してしまう。
その為、駆動回路のトランジスタに用いる半導体層は高性能（高い電界効果移動度、基板面内における半導体素子の性能のバラツキが少ないこと）の半導体層が要求される。
以上のことから、液晶表示装置においては、ソースドライバ回路１００１、ゲートドライバ回路１００２等の駆動回路が形成される領域を劈開単結晶半導体層とし、画素部１０１１が形成される領域を非単結晶半導体層とすることが望ましい。
また、画素部１０１１の面積は、駆動回路の占める面積よりも大きいので、画素部１０１１を非単結晶半導体層とすることによって、低コストの表示装置を実現できる。
次に、エレクトロルミネッセンス表示装置は、画素部１０１１に形成されたトランジスタによって、エレクトロルミネッセンス素子に電圧を印加してエレクトロルミネッセンス素子を発光させる。
エレクトロルミネッセンス表示装置において、エレクトロルミネッセンス素子は印加された電圧の大きさによって発光強度が異なる。
また、フルカラーのエレクトロルミネッセンス表示装置の場合、赤、緑、青の素子ごとに発光のために最適な電圧が異なる。
そのため、エレクトロルミネッセンス表示装置においては、トランジスタの性能のバラツキが表示品位に影響しやすい。
一方、エレクトロルミネッセンス素子は、電圧を印加すれば発光が生ずるので、液晶表示素子と比較して応答速度が格段に速い。
そのため、液晶表示装置ほど駆動回路の回路構成が複雑となることはない。
以上のことから、エレクトロルミネッセンス表示装置においては、画素部１０１１が形成される領域を劈開単結晶半導体層とし、ソースドライバ回路１００１、ゲートドライバ回路１００２等の駆動回路が形成される領域を非単結晶半導体層とすることが望ましい。
（実施の形態２）
本実施の形態では、劈開単結晶半導体層を有する第１の領域と、非単結晶半導体層を有する第２の領域と、を有する非接触でデータの入出力が可能である半導体装置について説明する。
非接触でデータの入出力が可能である半導体装置は、利用の形態によって、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップとも呼ばれる。これらを非接触タグ（非接触チップ）と呼ぶ。
図２に非接触タグの平面図の一例を、図３に非接触タグの回路図の一例を示す。
基板２００００の上に、アンテナ２００１、整流回路２００２、復調回路２００３、変調回路２００４、レギュレータ２００６、ＶＣＯ２００７、メモリ２００８、論理回路２００９が設けられている。なおＶＣＯとは、Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ、即ち電圧制御発振器のことである。
整流回路２００２と復調回路２００３と変調回路２００４とは、アンテナ２００１と電気的に接続されている。
復調回路２００３と変調回路２００４とレギュレータ２００６とＶＣＯ２００７とメモリ２００８と、は論理回路２００９と電気的に接続されている。
そして、整流回路２００２とレギュレータ２００６とは電気的に接続されており、レギュレータ２００６とＶＣＯ２００７とは電気的に接続されている。
非接触タグの動作について説明する。
非接触タグは、リーダー／ライターと組み合わさって動作する。
リーダー／ライターからは電源電圧信号と命令信号とが発生される。
そして、アンテナ２００１によって、電源電圧信号と命令信号とが受信される。
受信された電源電圧信号は、整流回路２００２で整流された後、レギュレータ２００６に供給される。
レギュレータ２００６では、整流された電源電圧信号を一定の電圧に変換してＶＣＯ２００７と論理回路２００９に送る。
ＶＣＯ２００７では、レギュレータ２００６から送られた一定の電圧を一定の周波数（クロック）に変換して論理回路２００９に送る。
一方、受信された命令信号は、復調回路２００３で復調されて論理回路２００９に送られる。
論理回路２００９は、レギュレータ２００６から供給された電圧で動作し、なおかつ復調回路２００３から供給された信号をメモリ２００８に記憶されたデータと比較して解析する。
解析後、応答した結果を信号として変調回路２００４に送る。
そして、変調回路２００４からアンテナ２００１を介して応答される信号をリーダー／ライターが読み取る。
以上のようにして、リーダー／ライターと非接触タグとはお互いにデータのやりとりを行う。
ここで、論理回路２００９、メモリ２００８、変調回路２００４はデジタル駆動回路であり、整流回路２００２、復調回路２００３、レギュレータ２００６、ＶＣＯ２００７はアナログ駆動回路である。
アナログ駆動の回路は、連続的に変化する物理量によって駆動を制御するので劈開単結晶半導体を用いたトランジスタを用いると好ましい。
一方、デジタル回路は、離散的な物理量によって駆動を制御するのでアナログ駆動回路に用いるトランジスタよりも性能の落ちるトランジスタを用いても良い。
よって、アナログ駆動回路のトランジスタを劈開単結晶半導体を用いて形成し、デジタル駆動回路のトランジスタを非単結晶半導体を用いて形成すると好ましい。
なお、変調回路２００４はデジタル駆動回路であるが、回路構成が単純なので、基板上に占める面積が小さくて済むので、空いた隙間に配置して劈開単結晶半導体を用いて形成すると高集積化が可能となる。
（実施の形態３）
本実施の形態では、図４、図５を用いて、劈開単結晶半導体層の作製方法について説明する。
まず、半導体基板を用意する。半導体基板としては、単結晶シリコンからなる基板、単結晶ガリウムヒ素基板等を用いることができる。また、シリコン、ゲルマニウムガリウムヒ素等の多結晶からなる半導体基板、若しくは、シリコン、ゲルマニウムガリウムヒ素等が形成された基板を用いることも可能である。
なお、多結晶半導体基板を用いた場合は、分離後の半導体層は、劈開多結晶半導体層となる。
次に、半導体基板の表面を清浄化した後、該表面側から電界で加速されたイオンを所定の深さに注入又はドーピングすることによって、第１の単結晶半導体層１０１と第２の単結晶半導体層１０２との間に配置されたイオン層１０３を形成する（図４（Ａ））。
イオン層１０３が形成される位置はイオンの加速度に依存する。そのため、第２の単結晶半導体層１０２の膜厚は、イオンの加速度を調節することで任意に決定できる。
第２の単結晶半導体層１０２の膜厚は、５ｎｍ〜５００ｎｍ、好ましくは１０ｎｍ〜２００ｎｍの厚さとする。
注入又はドーピングするイオンは、水素、ヘリウム及びハロゲンから選ばれた一又は複数の同一の原子から成るイオンを用いる。
水素イオンをドーピングする場合は、質量数の異なる複数の水素イオン、即ち、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませる。そして、照射するイオンのうちＨ３＋イオンの割合を最も高くすることによって、単位時間当たりにドーピングされる水素の質量が上昇するので、ドーピング時間を短縮できる。
また、表面が剥き出しの状態でイオン注入又はドーピングを行うと半導体基板の表面が粗くなる場合がある。
そこで、半導体基板の表面に保護膜を５０ｎｍ〜２００ｎｍの膜厚で設けると表面が粗くなることを防止でき、なおかつ、保護膜を介することによってイオン注入又はドーピングの深さ制御の精密性が上昇するので好ましい。
この保護膜は、半導体基板の表面の上に酸化珪素膜を形成し、該酸化珪素膜の上に窒化珪素膜又は窒化酸化珪素膜を積層したものが好適である。
貼り合わせ後、窒化珪素膜又は窒化酸化珪素膜によって基板からの汚染を防止し、なおかつ、酸化珪素膜によって下地と半導体との界面特性の良い下地膜となるからである。
次に、半導体基板の表面側に接合層１０４として酸化珪素膜を形成する。
接合層１０４としては、有機シランガスを用いて化学気相法により作製される酸化珪素膜が好ましい。
有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（化学式ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（化学式ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
このように有機シランガスを用いて化学気相法により作製される酸化珪素膜を有機シラン膜ということとする。
有機シラン膜は、成膜時に反応物質が反応表面で速く動き回るため、ステップカバレッジが高く、表面が平坦な膜を得ることができる。
次に、ベース基板１００の表面と、接合層１０４の表面と、を清浄化する。そして、ベース基板１００の表面と、接合層１０４の表面と、を密接させることによって接合する（図４（Ｃ））。
なお、加熱処理を行って接合強度を高めても良い。加熱処理は２００℃〜１１００℃で行う。ガラス基板を用いる場合は６００℃以下の温度で加熱処理を行うことが好ましい。
密接させることのみで接合させることができる理由は、接合層１０４の表面と、ベース基板１００の表面と、がともに平坦であるからである。
よって、ベース基板１００の表面に有機シランガスを用いて化学気相法により作製される酸化珪素膜を設けても良い。
もし、接合層１０４の表面と、ベース基板１００の表面と、のいずれか一方の表面が平坦でない場合は、接合力が低下してしまう。
次に、加熱処理を行うことによって、イオン層１０３（分離層、脆化層、剥離層）を境に亀裂を発生させ、第１の単結晶半導体層１０１を分離する。
亀裂発生のメカニズムは次の通りである。つまり、第１にイオン注入又はドーピングによって半導体基板内に空孔が発生する。第２に加熱処理によって空孔が成長して空洞になる。第３に空洞が集合して亀裂となる（図５）。
加熱処理は、接合層１０４の成膜温度より高く、ベース基板１００の耐熱温度よりも低い温度で行うと好ましい。例えば、ベース基板１００に耐熱性の低いガラス基板を用いる場合は、４００℃〜６００℃の熱処理が好ましい。
以上のようにして、ベース基板１００の表面に残存した第２の単結晶半導体層１０２が劈開単結晶半導体層である。
（実施の形態４）
本実施の形態では、劈開単結晶半導体層を有する第１の領域５００１と、非単結晶半導体層を有する第２の領域５００２と、にレーザー光を照射するまでの工程について説明する。
まず、基板５００の上に、下地膜５０２と、非単結晶半導体層５１２とを形成する（図６（Ａ））。
基板５００は、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板を適用する。その他に石英ガラス、シリコンウエハーのような半導体基板も適用可能である。
また、下地膜５０２としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、樹脂膜等を単層若しくは積層した膜を用いることができる。
本明細書において、酸化窒化珪素膜及び窒化酸化珪素膜の定義は以下のものとする。酸化窒化珪素膜は、酸素が５０〜７０原子％、窒素が０．５〜１５原子％、珪素が２５〜３５原子％、水素が０．１〜１０原子％で含有される膜である。一方、窒化酸化珪素膜は、酸素が５〜３０原子％、窒素が２０〜５５原子％、珪素が２５〜３５原子％、水素が１０〜３０原子％の含有される膜である。含有比率の値は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した値を、酸素、窒素、珪素、及び水素の４つの元素の含有比率に換算した値である。
下地膜５０２は、ガラス基板を用いる場合は、基板からの汚染を防止するためにあった方が好ましい。
ガラス基板を用いる場合に好適な下地膜は、基板の上に形成された窒化珪素膜又は窒化酸化珪素膜の上に酸化珪素膜を積層したものが好ましい。
窒化珪素膜又は窒化酸化珪素膜はブロッキング特性にすぐれ、基板からの汚染を防止する。しかしながら、チャネル形成領域と窒化珪素膜を接するように形成するとトラップ準位が発生してしまいＴＦＴの動作に悪影響が出るので、緩衝体として酸化珪素膜を挟むことが好ましい。
また、非単結晶半導体層５１２は、非晶質半導体、微結晶半導体、又は多結晶半導体を用いる。材質は、シリコン、シリコンゲルマニウム、ガリウムヒ素等を用いる。形成方法は、ＣＶＤ法、スパッタ法等を用いることができる。膜厚は、５ｎｍ〜５００ｎｍ、好ましくは１０ｎｍ〜２００ｎｍの厚さとする。
なお、非単結晶半導体層の膜厚は、劈開単結晶半導体層の膜厚よりも薄い方が好ましい。劈開単結晶半導体層の膜厚は厚い方が分離の歩留まりが上がり、非単結晶半導体層は薄い方が特性的に優れるからである。
次に、第１の領域５００１に形成された非単結晶半導体層５１２及び下地膜５０２を除去して、第２の領域５００２のみに非単結晶半導体層５１２及び下地膜５０２を残存させる（図６（Ｂ））。
除去方法としては、基板５００の平坦性を保持するためにウェットエッチングが好ましい。
次に、実施の形態３の方法を用いて、第１の領域５００１の基板上に絶縁膜５０１と劈開単結晶半導体層５１１とを形成する（図６（Ｃ））。
このとき、分離をさせるための４００℃〜６００℃の熱処理によって、非単結晶半導体層中の水素を離脱させることができる。
また、加熱処理を行って接合強度を高める場合は、貼り合わせと同時に４００℃〜６００℃の温度で加熱することによって、接合強度の向上と、剥離と、水素の離脱と、を同時に行うことができる。
なお、水素の離脱を行うことによってレーザー光照射時に非単結晶半導体層が膜飛びしてしまうことを防止することができる。
絶縁膜５０１の基板表面と接する面は平坦である。絶縁膜５０１が劈開単結晶半導体層５１１との間に他の絶縁膜を有していても良い。
他の絶縁膜としては、劈開単結晶半導体層５１１と接する酸化珪素膜と、前記酸化珪素膜と接する窒化珪素膜又は窒化酸化珪素膜と、を有していると好適である。
次に、不活性雰囲気内において、劈開単結晶半導体層５１１のみにレーザー光７００１を矢印８００１の方向に走査しながら選択的に照射する（図７（Ａ））。
不活性雰囲気とは、酸素濃度が低い雰囲気であり、例えば、窒素雰囲気、希ガス雰囲気等である。
このレーザー光は、パルス発振のＡｒレーザー、Ｋｒレーザー、エキシマレーザー、ＣＯ２レーザー、ＹＡＧレーザー、Ｙ２Ｏ３レーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイヤレーザー、銅蒸気レーザーまたは金蒸気レーザーを用いて形成することができる。
次に、大気雰囲気内において、非単結晶半導体層５１２のみにレーザー光７００２を矢印８００２の方向に走査しながら選択的に照射する（図７（Ｂ））。
非単結晶半導体層を結晶化するためのレーザー光は、連続発振型のレーザー（以下、ＣＷレーザーともいう）、若しくはパルス発振型のレーザー（以下、パルスレーザーともいう）から得られるレーザービームを用いることができる。
このレーザーは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザー、ＣＯ２レーザー、ＹＡＧレーザー、Ｙ２Ｏ３レーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイヤレーザー、銅蒸気レーザーまたは金蒸気レーザーを用いることができる。
なお、発振の種類は、レーザー光の媒体のみによって決まるのではなく、出力の方法によって決まるので、パルス発振及び連続発振の両方が出力可能な媒体が多くある。
ＣＷレーザーを用いる場合は、レーザー光のパワー密度は０．０１ＭＷ／ｃｍ２〜１００ＭＷ／ｃｍ２程度（好ましくは０．１ＭＷ／ｃｍ２〜１０ＭＷ／ｃｍ２）とすると良い。
ＣＷレーザーを用いてレーザー結晶化を行う場合は、連続的に半導体層にエネルギーを与えることができるため、一旦半導体層を溶融状態にすると、溶融状態を継続させることができる。よって、ＣＷレーザーを走査することによって半導体層の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を形成することができるため好ましい。
このとき固体レーザーを用いると、気体レーザー等と比較して、出力の安定性が高く、安定した処理が見込まれるため好ましい。
また、繰り返し周波数が１０ＭＨｚ以上のパルスレーザーを用いると、ＣＷレーザーと同様の効果を得ることができる。
ところで、シリコンの場合、レーザー光の吸収率はレーザー光の波長が２００ｎｍ以下だと非常に高い。また、レーザー光の波長が２００ｎｍ〜６００ｎｍであっても、レーザー光の吸収率は高く、この波長を有するレーザー光は出力も高いので実用的である。
ところが、２００ｎｍ〜６００ｎｍの波長のレーザーは出力が安定し、且つレーザー光のスポットが大きいレーザー光が少ない。
そこで、波長が６００ｎｍ以上のレーザーを用いて間接加熱を行うと好ましい。
間接加熱は、半導体層の上に光吸収層を設けてそこにレーザー光を照射することによって行う。例えば、光吸収層（例えばタングステン、モリブデン、チタン等）を設けて、該光吸収層に対して、該光吸収層の吸収率の高い波長のレーザーを照射する。その後、金属層を除去する。
よって、間接加熱を用いれば、選択できるレーザー光の種類が増えるので好ましい。
なお、レーザー光の走査方向は矢印８００１、矢印８００２の方向に限定されない。また、レーザー光自体を走査しても良いし、基板を動かすことによってレーザー光を相対的に走査しても良い。
また、劈開単結晶半導体層５１１又は非単結晶半導体層５１２に選択的にレーザー光を照射する方法は、本実施の形態のようにレーザー光の走査方向を調節する方法に限定されない。
例えば、レーザー光を照射しない領域の上に遮蔽板（ステンレス等の金属板等）を設けてレーザー光を遮る第１の方法、レーザー光を照射しない半導体層の上に反射膜（屈折率の異なる絶縁膜を積層した膜、金属膜等）を形成する第２の方法等がある。
第２の方法は、具体的には、レーザー光を照射する前に、反射膜（屈折率の異なる絶縁膜を積層した膜、金属膜等）を半導体層の上に形成し、レーザー光を照射し、前記反射膜を除去する。
屈折率の異なる絶縁膜を積層した膜としては、例えば酸化珪素膜と窒化珪素膜の積層物を形成する。酸化珪素膜と窒化珪素膜の積層物を複数積層するとより反射率が高くなる。
金属膜は、例えばチタン、アルミニウム、タングステン、タンタル等を用いる。特に高融点のタングステン、タンタル、チタン等を用いると好ましい。
ところで、図１又は図２に示したように、劈開単結晶半導体層と非単結晶半導体層は設計に応じてさまざまな形状で基板上に配置される。したがって、レーザー光の走査方向を調節する方法を用いる場合、レーザー光の幅も調整すると好ましい。
また、第１の方法、第２の方法を用いれば、レーザー光の走査方向もレーザー光の幅も調節する必要がなくなるためより好ましい。
特に、第２の方法では、フォトリソグラフィー技術によって反射膜を選択的に設けることができるので、レーザー光を照射する場所を精密に制御できるようになる。
また、本実施の形態では、不活性雰囲気内において劈開単結晶半導体層５１１にレーザー光を照射した後、大気雰囲気内において非単結晶半導体層５１２にレーザー光を照射した。
しかし、大気雰囲気内において非単結晶半導体層５１２にレーザー光を照射した後、不活性雰囲気内において劈開単結晶半導体層５１１にレーザー光を照射しても良い。
本実施の形態の方法を用いることによって、非単結晶半導体層の特性の向上並びに劈開単結晶半導体層の平坦化及び特性の向上を達成することができる。
本実施の形態においては、劈開単結晶半導体層のレーザー照射及び非単結晶半導体層のレーザー照射の両方とも、線状レーザーを走査する方法を例示した。
しかし、面状のレーザー、又はスポット状のレーザーを用いて、所望の領域にレーザー光を照射しても良い。
（実施の形態５）
本実施の形態では、劈開単結晶半導体層を有する第１の領域５００１と、非単結晶半導体層を有する第２の領域５００２と、にレーザー光を照射するまでの工程について説明する。
まず、実施の形態４の方法で劈開単結晶半導体層５１１と非単結晶半導体層５１２とを基板上に設ける（図６（Ａ）〜（Ｃ））
次に、大気雰囲気内において、非単結晶半導体層５１２のみにレーザー光７００３を矢印８００３の方向に走査しながら選択的に照射する（図８（Ａ））。
なお、大気雰囲気内において、劈開単結晶半導体層５１１及び非単結晶半導体層５１２にレーザー光を照射しても良い。この場合、選択的にレーザー光を照射するためのマスクを必要としなくなるので好ましい。
次に、不活性雰囲気内において、劈開単結晶半導体層５１１及び非単結晶半導体層５１２にレーザー光７００４を矢印８００４の方向に走査しながら照射する（図８（Ｂ））。
なお、レーザー光の走査方向は矢印８００３、矢印８００４の方向に限定されない。また、レーザー光自体を走査しても良いし、基板を動かすことによってレーザー光を相対的に走査しても良い。
本実施の形態の方法を用いることによって、劈開単結晶半導体層５１１及び非単結晶半導体層５１２のいずれも特性及び平坦性を確保できる。
また、選択的なレーザー光の照射の回数を実施の形態４の方法と比較して少なくすることができるので、レーザー光の走査範囲の調節、遮光板の使用、又は反射膜の使用回数を減らすことができるのでコスト削減につながる。
ここで、劈開単結晶半導体層５１１と非単結晶半導体層５１２との最適エネルギー密度は異なる。
例えば、この最適値は、膜厚及び膜の性質によってそれぞれ異なる。例えば、シリコンの場合、半導体層の膜厚が５０ｎｍの場合は３５０〜４５０ｍＪ／ｃｍ２であり、１００ｎｍの場合は６００〜７００ｍＪ／ｃｍ２である。
そのため、劈開単結晶半導体層５１１と非単結晶半導体層５１２とに一括でレーザー光を照射する場合は、劈開単結晶半導体層５１１と非単結晶半導体層５１２との両方の最適エネルギー密度となる条件でレーザー光を照射しなければいけない。
よって、劈開単結晶半導体層５１１と非単結晶半導体層５１２とに一括でレーザー光を照射する場合、レーザー光のエネルギー密度の選択範囲が狭まってしまう。また、膜厚及び膜質が大きく異なる場合は一括でレーザー光を照射することができなくなってしまう。
ところが、本実施の形態では、非単結晶半導体層５１２にレーザー光を２回照射している。
そして、レーザー光の照射は最適なエネルギー密度で照射する必要があるが、非単結晶半導体層５１２にレーザー光を２回照射する場合は、１回目のレーザー光の照射のときに最適エネルギー密度でレーザー光を照射しておけば、２回目のレーザー光の照射は最適エネルギー密度でレーザー光を照射しなくても特性が確保できる。
したがって、本実施の形態の場合は、２回目のレーザー光の照射を劈開単結晶半導体層５１１の最適エネルギー密度の範囲で照射することができるので、レーザー光のエネルギー密度の選択範囲が狭まってしまう問題がなくなり好ましい。
（実施の形態６）
本実施の形態では、劈開単結晶半導体層を有する第１の領域５００１と、非単結晶半導体層を有する第２の領域５００２と、にレーザー光を照射するまでの工程について説明する。
まず、基板５００の上に下地膜５０２を形成し、下地膜５０２の上に非単結晶半導体層５１２を形成する（図９（Ａ））。
次に、大気雰囲気内において、非単結晶半導体層５１２にレーザー光７００５を矢印８００５の方向に走査しながら照射する（図９（Ｂ））。
レーザー照射の前に非単結晶半導体層の水素の離脱を行うための熱処理を行っておくと膜飛びが防止できるので好ましい。
次に、第１の領域５００１上の非単結晶半導体層５１２及び下地膜５０２を除去する（図９（Ｃ））。
除去方法としては、基板５００の平坦性を保持するためにウェットエッチングが好ましい。
次に、劈開単結晶半導体層５１１及び絶縁膜５０１を基板５００に貼り付けて配置する（図１０（Ａ））。
次に、不活性雰囲気内において、劈開単結晶半導体層５１１及び非単結晶半導体層５１２にレーザー光７００６を矢印８００６の方向に走査しながら照射する（図１０（Ｂ））。
なお、レーザー光の走査方向は矢印８００５、矢印８００６の方向に限定されない。また、レーザー光自体を走査しても良いし、基板を動かすことによってレーザー光を相対的に走査しても良い。
本実施の形態の方法を用いることによって、劈開単結晶半導体層５１１及び非単結晶半導体層５１２のいずれも特性及び平坦性を確保できる。
また、本実施の形態の方法は、実施の形態４、５の方法と比較して、選択的なレーザー光の照射の回数を減らすことできる点で優れる。
また、本実施の形態は、実施の形態５と同様、２回目のレーザー光の照射を劈開単結晶半導体層５１１の最適エネルギー密度の範囲で照射することができるので、レーザー光のエネルギー密度の選択範囲が狭まってしまう問題がなくなり好ましい。
（実施の形態７）
本実施の形態では、半導体装置を作製する工程について説明する。
まず、レーザー光を照射した、劈開単結晶半導体層５１１と非単結晶半導体層５１２とをエッチングして島状に加工する。なお、レーザー光の照射は半導体層を島状に加工した後に行っても良い。
次に、劈開単結晶半導体層５１１と非単結晶半導体層５１２の上にゲート絶縁膜５３０を形成する（図１１（Ａ））。
ゲート絶縁膜５３０の材料は、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜等を用いることができる。
ゲート絶縁膜５３０の形成方法は、ＣＶＤ法、スパッタ法等を用いることができる。ゲート絶縁膜は積層構造であってもよい。膜厚は薄い方がより好ましく、２００ｎｍ以下が好ましい。チャネル形成領域の膜厚を薄膜化する場合は、５０ｎｍ以下、より好ましくは２０ｎｍ以下が好ましい。
次に、ゲート絶縁膜５３０上にゲート電極５４１、ゲート電極５４２を形成する（図１１（Ｂ））。
ゲート電極は、Ｗ、Ｔａ、Ｍｏ、Ｃｒ、Ｃｕ、Ｎｄ、Ａｌ、Ａｌ−Ｎｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔｉ等の単層または積層からなる導電膜をスパッタリング法等によって形成する。また、Ｎ型若しくはＰ型のシリコンを用いても良い。膜厚は、５０ｎｍ〜５００ｎｍが好ましい。
次に、導電性を付与する不純物元素を添加することによって、不純物領域を形成する。
導電性を付与する不純物元素は、少なくともソース領域及びドレイン領域を形成するように添加される。必要に応じて低濃度の不純物領域を設けても良い。
導電性を付与する不純物元素は、Ｎ型であればリン、ヒ素等を用いることができ、Ｐ型であれば、ボロンを用いることができる。不純物元素の添加は、イオンドーピング、イオン注入、レーザードーピング、熱拡散法等の方法を用いることができる。
また、本実施の形態においては、便宜上、素子を一つだけ示した例で説明しているが、面内に複数の素子を形成し、Ｎ型ＴＦＴとＰ型ＴＦＴとが両方とも形成されたＣＭＯＳ回路とすることが好ましい。
ＣＭＯＳを形成する場合は、レジストマスクを用いてＮ型の不純物元素とＰ型の不純物元素とを別の工程で添加すればよい。
次に、劈開単結晶半導体層５１１、非単結晶半導体層５１２、ゲート絶縁膜５３０、ゲート電極５４１、ゲート電極５４２の上方に層間絶縁膜５４０を形成する。その後、層間絶縁膜５４０にコンタクトホールを形成し、配線５５１ａ、配線５５１ｂ、配線５５２ａ、配線５５２ｂを形成する（図１１（Ｃ））
層間絶縁膜５４０は、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜等を用いることができる。また、アクリル、ポリイミド、シロキサンポリマー等の有機樹脂膜を用いることができる。層間絶縁膜は単層でも良いし、積層でも良い。膜厚はゲート電極５４１の高さよりも高い方が好ましい。
また、層間絶縁膜５４０を形成する前後に不純物元素を活性化するための熱処理を行っても良い。
配線５５１ａ、配線５５１ｂ、配線５５２ａ、配線５５２ｂは、Ｍｏ、Ｃｒ、Ｃｕ、Ｎｄ、Ａｌ、Ａｌ−Ｎｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔｉ等の単層または積層からなる導電膜を用いる。膜厚は、１００ｎｍ〜３μｍが好ましい。
また、表示装置を作製する場合は、配線５５１ａ、配線５５１ｂ、配線５５２ａ、配線５５２ｂのいずれかと接続する画素電極を形成する。
その後、表示素子を形成する。
例えば、液晶表示装置であれば、対向電極、カラーフィルタ等が形成された対向基板を用意する。その後、対向基板とＴＦＴが形成された基板とに配向膜を形成する。その後、ＴＦＴが形成された基板と対向基板とをシール材を用いて貼り合わせた後、ＴＦＴが形成された基板と対向基板との間に液晶を注入する。この場合、画素電極と液晶と対向電極が重なる部分が表示素子である。
例えば、ＥＬ表示装置であれば、画素電極の上に発光層を含む層を形成し、発光層を含む層の上に電極を形成する。その後、対向基板を用意する。そして、対向基板とＴＦＴが形成された基板とをシール材を用いて貼り合わせる。この場合、画素電極と発光層を含む層と電極が重なる部分が表示素子である。
また、回路の設計に合わせて、適宜、層間絶縁膜と配線とを複数層積層する多層配線を形成しても良い。
（実施の形態８）
本実施の形態では、キャップ膜を用いたレーザー結晶化を含む工程について説明する。
はじめに、半導体層のレーザー光照射の最適エネルギー密度は、半導体層の膜厚によって異なる。
また、同じ膜厚であっても、半導体の材質が異なれば最適エネルギー密度も異なる。
最適エネルギー密度は半導体層の膜厚が薄いほど小さく、厚いほど大きくなる。例えば、シリコンの場合、半導体層の膜厚が５０ｎｍの場合は３５０〜４５０ｍＪ／ｃｍ２であり、１００ｎｍの場合は６００〜７００ｍＪ／ｃｍ２である。
最適エネルギー密度を算出する方法は、複数のエネルギー密度の条件でレーザー光を照射した半導体サンプルを用意した後、顕微鏡で観察して結晶性を評価する方法、ラマン分光測定器を用いて評価する方法、又は実際に薄膜トランジスタを作製して評価する方法のいずれかによって予め評価を行っておけば良い。
そこで、キャップ膜を、半導体層の上面に形成することによって、最適エネルギー密度の異なる複数の半導体層にレーザー光を一括で照射することができるようになる。
ここで、キャップ膜には反射防止膜と反射膜とがある。
反射防止膜は、キャップ膜が形成されていない状態の反射率と比較して、キャップ膜が形成された状態での反射率の方が相対的に小さい膜である（吸収率が相対的に大きい）。
反射防止膜としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜等の単層膜を用いることができる。
一方、反射膜は、キャップ膜が形成されていない状態の反射率と比較して、キャップ膜が形成された状態での反射率の方が相対的に大きい膜である（吸収率が相対的に小さい）。
反射膜としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜等から選ばれた複数種類の膜の積層膜を用いることができる。
ここで、キャップ膜は、レーザー光の光路長を変化させることによって、レーザー光の吸収率、反射率、透過率を変化させるために設ける。なお、吸収率と反射率と透過率との和は１となる関係にある。
また、光路長とは、光が進む幾何学的な長さ（ｓ）に、光がその中を進んでいる媒質の屈折率（ｎ）を掛け算したもの（ｎｓ）である。
光路長は、キャップ膜の材質によって屈折率（ｎ）を制御し、なおかつキャップ膜の膜厚によって屈折率の異なる領域の幾何学的な長さ（ｓ）を制御することによって、自在に変化させることができる。
また、半導体層に与えられるエネルギーと吸収率との関係は比例関係にある。
つまり、キャップ膜の材質と膜厚によって、光路長を変化させることができる。光路長を変化させることによって、レーザー光の吸収率を変化させることができる。そして、レーザー光の吸収率を変化させることによって、半導体層に与えられるエネルギーを変化させることができる。以上のことから、キャップ膜の材質と膜厚によって、半導体層に与えるエネルギーを変化させることができることになる。
具体的には、最適エネルギー密度は半導体層の膜厚が厚いほど大きくなる傾向があるので、膜厚の厚い方の半導体層に反射防止膜を設けると良い。
若しくは、膜厚の薄い方の半導体層に反射膜を設けると良い。
また、第１の半導体層よりも膜厚の厚い第２の半導体層を設け、第１の半導体層の上に第１のキャップ膜を設け、第２の半導体層の上に第２のキャップ膜を設けた場合、第１のキャップ膜を第２のキャップ膜よりも吸収率の大きい膜とすると良い。
具体的には、実施の形態４の方法で劈開単結晶半導体層５１１と非単結晶半導体層５１２とを基板上に設ける（図６（Ａ）〜（Ｃ）、図１２（Ａ））。
次に、非単結晶半導体層５１２の上にキャップ膜５２２を設ける（図１２（Ｂ））。
反射膜を設けるか反射防止膜を設けるかは半導体層の材料及び膜厚に応じて適宜選択すればよい。
次に、不活性雰囲気内において、劈開単結晶半導体層５１１及び非単結晶半導体層５１２にレーザー光７００７を矢印８００８の方向に走査しながら照射する（図１２（Ｃ））。
次に、キャップ膜５２２を除去する（図１３（Ａ））。
次に、大気雰囲気内において、非単結晶半導体層５１２のみにレーザー光７００９を矢印８００９の方向に走査しながら選択的に照射する（図１３（Ｂ））。
なお、レーザー光の走査方向は矢印８００８、矢印８００９の方向に限定されない。また、レーザー光自体を走査しても良いし、基板を動かすことによってレーザー光を相対的に走査しても良い。
本実施の形態の方法によって、非単結晶半導体層５１２の特性と、劈開単結晶半導体層５１１の平坦性及び特性を確保することができる。
なお、この場合、非単結晶半導体層５１２の平坦性が劣ることになるため、非単結晶半導体層の上に形成するゲート絶縁膜の膜厚を、劈開単結晶半導体層の上に形成するゲート絶縁膜の膜厚よりも厚くすると好ましい。
その後、実施の形態７と同様の方法によって、半導体装置を形成する。
（実施の形態９）
本実施の形態では、劈開単結晶半導体層及び非単結晶半導体層の表面の平坦性、並びに、劈開単結晶半導体層及び非単結晶半導体層を用いたデバイスの特性について説明する。
まず、表１、２にレーザー照射前後の劈開単結晶半導体層及び非単結晶半導体層の表面の平坦性について示す。表１はキャップ膜を形成しないでレーザー照射を行って、レーザー照射前後の平坦性を比較したものである。表２はキャップ膜を形成した後レーザー照射を行って、レーザー照射前後の平坦性を比較したものである。
Figure 2009004756
Figure 2009004756
劈開単結晶半導体層は、亀裂を発生させた後分離するという方法を用いるため、表面に凹凸が形成されてしまい平坦性が良好ではない。
一方、非単結晶半導体層は、亀裂を発生させた後分離するという方法を用いないため、劈開単結晶半導体層と比較すると、表面に凹凸は少なく平坦性が良好である。
そして、キャップ膜を用いないでレーザー光照射を行った場合、大気雰囲気でレーザー光を照射すると、劈開単結晶半導体層も非単結晶半導体層も両方とも平坦性は良好ではなくなる。
一方、キャップ膜を用いないでレーザー光照射を行った場合、不活性雰囲気でレーザー光を照射すると、劈開単結晶半導体層も非単結晶半導体層も両方とも平坦性が良好になる。
不活性雰囲気とは、酸素濃度が低い雰囲気であり、例えば、窒素雰囲気、希ガス雰囲気等である。
これは、大気雰囲気中でレーザー光を照射すると酸素の影響により半導体層表面にリッジが生じやすいためである。
また、キャップ膜を用いると、大気雰囲気下、不活性雰囲気下のいずれでレーザー光を照射した場合も、平坦性はレーザー照射前とあまり変わらない。
次に、表３、４にレーザー照射前後の結晶性について示す。表３、４はレーザー照射の有無及び雰囲気を変えてトランジスタを形成してデバイスの特性を比較したものである。表３は、レーザー照射をキャップ膜無しで行っており、表４はレーザー照射をキャップ膜有りで行っている。
Figure 2009004756
Figure 2009004756
非単結晶半導体層と比較すると、劈開単結晶半導体層を用いたデバイスの特性の方がは当然良好である。
そして、キャップ膜を用いないでレーザー光照射を行った場合、デバイスの特性は当然向上する。
さらに、大気雰囲気中でレーザー光照射を行うことによって、大気に含まれる酸素が結晶化の時に半導体層に入りこむことによって、非単結晶半導体層形成時に大量に生じるダングリングボンドが減少するため、非単結晶半導体層を用いたデバイスの特性はより向上する。
ただし、劈開単結晶半導体層はダングリングボンドが少ないため、レーザー光を照射する雰囲気中に含まれる酸素は、デバイスの特性に影響をあまり与えない。
一方、キャップ膜を用いてレーザー光を照射した場合は、半導体の表面が露出していないため、レーザー光を照射する雰囲気中に含まれる酸素は、デバイスの特性に影響をあまり与えない。
（実施の形態１０）
本実施の形態では、レーザー照射モニター基板について説明する。
レーザー光のエネルギーは非常に不安定であり、同一の装置を用いて同一の設定条件でレーザー光を照射する場合であっても、装置のコンディションによって毎回エネルギーがばらついてしまう。
そこで、レーザー照射モニター基板として、レーザー光を照射しようとしている半導体層と同一材料及び同一膜厚のレーザー照射モニター基板を用意する。ところで、一般的に半導体の製造装置を用いてサンプル基板とレーザー照射モニター基板を作製した場合、サンプル基板の半導体層の膜厚とレーザー照射モニター基板の半導体層の膜厚とを完全同一とすることは非常に困難である。よって、「同一」は、「概略同一」であれば良い。即ち、レーザー照射モニター基板は被照射対象となる層を形成する際に使用した材料（成膜ガス又はスパッタリング用ターゲット）と同一の材料を用いて同一の膜厚に近づくように形成すれば良い。つまり、レーザー照射モニター基板は被照射対象となる層を形成する際に使用した同一の装置で同一の設定条件を用いて形成する。
そして、レーザー照射モニター基板に複数の設定条件でレーザー光を照射した後、複数の設定条件のうち、どの条件が最適な条件であるかを評価して最適な条件（最適な結晶性）を決定する。そして、最適な条件（最適な結晶性）を用いてレーザー光を照射する。
例えば、レーザー照射モニター基板を顕微鏡で拡大して観察して画像を解析することによって結晶性を評価する。また、ラマン分光測定装置を用いて結晶性を評価しても良い。
最適な結晶性の評価方法の一例を示す（当然評価方法はこの一例に限定されない）。例えば、基板上に半導体膜を形成した複数のサンプル基板を用意する。そして、複数のサンプル基板にエネルギー密度をそれぞれ変えてレーザー光を照射する。その後、複数の半導体膜の画像又はラマン分光測定結果を取得する。複数の半導体膜を用いてＴＦＴを作製する。ＴＦＴの電気特性値を取得する。そして、電気特性値と、画像又はラマン分光測定結果と、を比較する。比較によって、電気特性値が最も良い画像又はラマン分光測定結果のサンプル基板が、最適な結晶性を有するサンプル基板であるというデータが取得できる。該データを予め取得しておけば、該データを用いていつでも結晶性の評価が可能になる。
ここで、劈開単結晶半導体層と非単結晶半導体層とにレーザー光を照射する場合は、通常、レーザー照射モニター基板は劈開単結晶半導体層と非単結晶半導体層との２つを用意する必要がある。
しかし、劈開単結晶半導体層又は非単結晶半導体層のいずれか一方にキャップ膜を設けてレーザー光を一括で照射する場合は、劈開単結晶半導体層又は非単結晶半導体層のいずれか一方のレーザー照射モニター基板を用意するだけでよくなる。
したがって、キャップ膜を用いることによって、レーザー照射モニター基板の枚数を減少させることができ、コストを低下することが可能となる。
特に、劈開単結晶半導体層は、非単結晶半導体層と比較して高価であるので、レーザー照射モニター基板を非単結晶半導体層とすると好適である。
なお、レーザー照射モニター基板は、処理を行う基板と同じ条件で処理を行うことが好ましい。そこで、キャップ膜が形成された領域の半導体層のレーザー照射モニター基板は、キャップ膜を表面に形成した半導体層とすると好ましい。
（実施の形態１１）
表示装置又は非接触タグを形成する場合、同一基板上にフォトＩＣを同時に形成すると好ましい。
例えば、表示装置の回路用の薄膜トランジスタとフォトＩＣの回路用の薄膜トランジスタとを同時に形成する。
この場合、フォトＩＣの回路として非単結晶半導体層を用いるとコスト的に好ましい。一方、フォトＩＣの回路として劈開単結晶半導体層を用いると精密なセンシング機能を発揮することができるので好ましい。
表示装置とフォトＩＣを同一基板上に設けることによって、フォトＩＣを「明るさ検知センサー」として用いることができる。
「明るさ検知センサー」とは、見る部屋の明るさに合せて、バックライト又はエレクトロルミネッセンス表示素子の明るさを自動調整する機能である。これにより、無駄な消費電力を抑えるので、省エネルギーにもつながるので好ましい。
なお、エレクトロルミネッセンス表示装置に適用する場合、一個の画素に対して、一個の「明るさ検知センサー」を形成すると画素毎に光の調節ができるので好ましい。
なお、表示装置については他の実施の形態に記載のものを用いることができる。
また、例えば、非接触タグの回路用の薄膜トランジスタとフォトＩＣの回路用の薄膜トランジスタとを同時に形成する。
この場合、フォトＩＣの回路として非単結晶半導体層を用いるとコスト的に好ましい。一方、フォトＩＣの回路として劈開単結晶半導体層を用いると精密なセンシング機能を発揮することができるので好ましい。
非接触タグとフォトＩＣを同一基板上に設けることによって、無線検知と光検知を両方できるようになるので好ましい。
フォトＩＣは、薄膜トランジスタの配線（配線５５１ａ、配線５５１ｂ、配線５５２ａ、配線５５２ｂ等）の上にＰＩＮ型の半導体層を選択的に形成する。半導体層はＣＶＤ法等を用いて半導体膜を形成した後、選択的にエッチングを行えば良い。
その後、印刷法等を用いて保護膜（例えばエポキシ樹脂等）をＰＩＮ型の半導体層の上に選択的に形成する。なお、保護膜はＰＩＮ型の半導体層に達するコンタクトホールを有するように形成する。
次に、コンタクトホールを介してＰＩＮ型の半導体層と接続する配線を印刷法、スパッタ法等を用いて形成する。印刷法で用いる配線材料としては、ニッケルペースト、銅ペースト等を用いることができる。スパッタ法で用いる配線材料としてはニッケル、銅等を用いることができる。
以上のようにしてフォトＩＣを形成することができる。
（実施の形態１２）
本実施の形態においては、本発明の半導体装置の例について説明する。
本発明は、有機発光素子、無機発光素子、又は液晶表示素子等を備えた表示装置の画素部及び駆動回路部等に適用することができる。
また、本発明は、デジタルカメラ、カーナビゲーション、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（携帯電話機、携帯型ゲーム機等）、家庭用ゲーム機などの記録媒体を備えた電子機器などを作製することも可能である。
また、本発明は、ＣＰＵ（中央演算回路：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等の集積回路に適用することができる。
例えば、図１４（Ａ）は、携帯情報端末である。図１４（Ｂ）は、デジタルカメラである。図１４（Ｃ）は、携帯電話である。図１４（Ｄ）は、カーナビゲーションである。図１４（Ｅ）は、ノート型パーソナルコンピュータである。いずれも、本体９２０１、９７０２、９１０１、９３０１、９４０１に組み込まれた集積回路、若しくは表示部９２０２、９７０１、９１０２、９３０２、９４０２に本発明を適用可能である。
図１５、図１６は、キャップ膜の膜厚を変更し、それぞれ波長３０８ｎｍ、５３２ｎｍのレーザー光を照射した場合の反射率、吸収率、及び透過率を示している。
図１５、図１６のグラフは、１７３７基板（コーニング社製）の上にＣＶＤ法を用いて、窒化酸化珪素膜（膜厚５０ｎｍ）と、酸化窒化珪素膜（膜厚１００ｎｍ）と非晶質珪素膜（５４ｎｍ）を順次形成し、非晶質珪素膜の上にキャップ膜としてＣＶＤ法を用いて様々な膜厚の酸化窒化珪素膜を形成したサンプルを複数用意し、反射率、吸収率、透過率のキャップ膜の膜厚依存性をプロットしたものである。
測定装置は、分光光度計（ＨＩＴＡＣＨＩ製 Ｕ−４０００ ＳＰＥＣＴＲＯＰＨＯＴＯＭＡＴＥＲ）を用いた。
図１５、図１６に示すとおり、膜厚が０ｎｍ、即ちキャップ膜が形成されていない状態の吸収率と比較して、キャップ膜を単層で形成した状態の吸収率の方が大きい。
つまり、キャップ膜を単層で形成すると反射率が小さくなるので、反射防止膜として機能することになる。
図１７は、キャップ膜の膜厚を変更し、波長３０８ｎｍのレーザー光を照射した場合の反射率を示している。
図１７のグラフは、１７３７基板（コーニング社製）の上にＣＶＤ法を用いて、窒化酸化珪素膜（膜厚５０ｎｍ）と、酸化窒化珪素膜（膜厚１００ｎｍ）と非晶質珪素膜（５４ｎｍ）を順次形成し、非晶質珪素膜の上にキャップ膜としてＣＶＤ法を用いて窒化酸化珪素膜（１ｓｔＣａｐ）と酸化窒化珪素膜（２ｎｄＣａｐ）との積層構造を様々な膜厚で形成したサンプルを複数用意し、反射率のキャップ膜の膜厚依存性をプロットしたものである。
測定装置は、分光光度計（ＨＩＴＡＣＨＩ製 Ｕ−４０００ ＳＰＥＣＴＲＯＰＨＯＴＯＭＥＴＥＲ）を用いた。
図１７において、キャップ膜が形成されていない状態の反射率（図１５：膜厚０ｎｍのときの反射率）よりも反射率が大きくなる条件がある。
したがって、キャップ膜を積層させた場合に反射膜として用いることのできる条件があることがわかる。
実施の形態４の方法を用いて、レーザー光の照射を行った。
第１の領域５００１に形成された劈開単結晶半導体層５１１の膜厚を１００ｎｍとし、第２の領域５００２に形成された非単結晶半導体層５１２の膜厚を５０ｎｍとした。
この場合、１００ｎｍの膜厚の最適のエネルギー密度の値は６００〜７００ｍＪ／ｃｍ２である。一方、５０ｎｍの膜厚の最適のエネルギー密度の値は３５０〜４５０ｍＪ／ｃｍ２である。よって、劈開単結晶半導体層５１１及び非単結晶半導体層５１２にレーザー光を一括照射する場合、両方を最適のエネルギー密度で照射するためには、膜厚１００ｎｍの劈開単結晶半導体層５１１に照射するレーザーのエネルギー密度は、膜厚５０ｎｍの非単結晶半導体層５１２に照射するレーザーのエネルギー密度の１．５〜２倍のエネルギー密度で処理を行う必要がある。ここでは両方とも１．７５倍のエネルギー密度で処理されるように、キャップ膜の材質、キャップ膜の膜厚、及びレーザー光のエネルギー密度を選択して処理を行う。
そこで、図１５のグラフを参照して、非単結晶半導体層５１２の上に４０ｎｍの膜厚で酸化窒化珪素膜からなるキャップ膜を成膜した。そして、レーザー照射装置の設定条件を１０００ｍＪ／ｃｍ２のエネルギー密度に設定して、波長が３０８ｎｍのエキシマレーザー光を照射した。
キャップ膜が形成されていない劈開単結晶半導体層５１１は、吸収率が約０．４である。よって、劈開単結晶半導体層５１１には１平方センチメートル当たり約４００ｍＪのエネルギーが吸収されたことになる。
一方、４０ｎｍの膜厚でキャップ膜が形成されている非単結晶半導体層５１２は、吸収率が約０．７である。よって、非単結晶半導体層５１２には１平方センチメートル当たり約７００ｍＪのエネルギーが吸収されたことになる。
以上のように、キャップ膜を用いることによって、劈開単結晶半導体層５１１及び非単結晶半導体層５１２に吸収されるエネルギーを調整することができた。
本実施例では、半導体層に雰囲気を変えてレーザー光を照射した後、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）を用いて表面の平坦性を評価した結果について説明する。
１７３７基板（コーニング社製）の上にＣＶＤ法を用いて、窒化酸化珪素膜（膜厚５０ｎｍ）と、酸化窒化珪素膜（膜厚１００ｎｍ）と非晶質珪素膜（５４ｎｍ）を順次形成した基板を２枚用意した。
そして、５００℃の加熱処理を１ｈｒ行って半導体中の水素を離脱した。
その後、一方の基板はキャップ膜を設けず大気雰囲気でレーザー照射を行い、他方の基板はキャップ膜を設けず窒素雰囲気でレーザー照射を行った。
レーザー照射は波長が３０８ｎｍのエキシマレーザーを用いて行った。
その後、原子間力顕微鏡を用いて半導体層の表面平坦性を評価した。評価結果を表５に示す。
Figure 2009004756
平均面粗さ（Ｒａ）、最大高低差（Ｐ−Ｖ）、自乗平均面粗さ（Ｒｍｓ）の全てにおいて、窒素雰囲気でレーザー照射した半導体層の方が値が小さく、平坦性が優れていた。
また、同様の実験を数回行ったが、全ての実験において、窒素雰囲気でレーザー照射した半導体層の方が値が小さかった。
このメカニズムについては明らかではないが、本発明者は酸素が結晶成長のメカニズムに影響を与え、その結果、表面の形状に影響を与えているものと考えている。
ＡＮ１００基板（旭ガラス社製）を用意した。
そして、基板上にシラン（ＳｉＨ４）と一酸化二窒素（Ｎ２Ｏ）とアンモニア（ＮＨ３）と水素（Ｈ２）を成膜ガスとして用いたプラズマＣＶＤ法によって、窒化酸化珪素膜（膜厚５０ｎｍ）を形成した。
その上に、シランと一酸化二窒素を成膜ガスに用いたプラズマＣＶＤ法によって、酸化窒化珪素膜（膜厚１００ｎｍ）を形成した。
その上に、シランを成膜ガスに用いたプラズマＣＶＤ法によって、非晶質珪素膜（５４ｎｍ）を形成した。
そして、５００℃の加熱処理を１時間行って半導体中の水素を離脱した。
その後、一方は大気雰囲気でレーザー照射を行い、他方は窒素雰囲気でレーザー照射を行った。
なお、キャップ膜は設けていない。
レーザー照射は波長が３０８ｎｍのエキシマレーザーを用て行った。
その後、珪素膜を島状に加工した後、シランと一酸化二窒素を成膜ガスに用いたプラズマＣＶＤ法によって、酸化窒化珪素からなるゲート絶縁膜（膜厚１１５ｎｍ）を形成した。次に、ゲート絶縁膜にＨＦ処理を含む洗浄処理を行った。洗浄処理によりゲート絶縁膜の膜厚は約５ｎｍ程減少した。次に、ゲート絶縁膜上にゲート電極（窒化タンタル（３０ｎｍ）の上にタングステン（３７０ｎｍ）を積層した電極）を形成した。
その後、イオンドーピング法を用いて、リン又はボロンを半導体層に添加して、ＬＤＤ領域、ソース領域、及びドレイン領域を形成することによって、基板上にＮ型のトランジスタとＰ型のトランジスタを形成した。
次に、プラズマＣＶＤ法を用いて、第１の酸化珪素膜（５０ｎｍ）と窒化珪素膜（１００ｎｍ）と第２の酸化珪素膜（６００ｎｍ）を順次積層した層間絶縁膜を形成した。
次に、４１０℃の温度の加熱処理を１時間行った。
次に、層間絶縁膜にコンタクトホールを設けた。
次に、チタンと窒化チタンとアルミニウムとチタンとを順次積層した配線及びパッド部を形成した。
その後、パッド部にプローバの針を接触させて、それぞれの基板の各領域毎のトランジスタの電気的特性を測定した。
測定結果を以下に示す。
Figure 2009004756
Figure 2009004756
表６はｎ型トランジスタ５０個の平均値であり、表７はｐ型トランジスタ５０個の平均値である。
閾値電圧は、絶対値が大きいほど消費電力が高くなるので、絶対値が小さい方が特性が良い。
Ｓ値（別称：サブスレッショルド係数）は、トランジスタのスイッチング特性の良さの目安となる数値であり、小さい値の方がスイッチング特性が良い。
電界効果移動度はキャリアの動く速さの目安となる指標であり、大きい値の方が特性が良い。
そして、表６、表７に示すとおり、大気雰囲気でレーザー光を照射した方が、ｎ型、ｐ型ともに、トランジスタの電気的特性が良かった。
大気雰囲気でレーザー光を照射した方が、ｎ型、ｐ型ともに、トランジスタの電気的特性が良かった理由は明らかではないが、本発明者はレーザー照射雰囲気中に含まれる酸素が非晶質珪素膜の成膜時に生じる大量のダングリングボンドからなる欠陥を補償するためだと考えている。
アクティブマトリクス駆動の表示装置の平面図 非接触タグの平面図 非接触タグのブロック図 劈開単結晶半導体層の作製方法 劈開単結晶半導体層の作製方法 半導体装置の作製方法 半導体装置の作製方法 半導体装置の作製方法 半導体装置の作製方法 半導体装置の作製方法 半導体装置の作製方法 半導体装置の作製方法 半導体装置の作製方法 半導体装置の一例 反射防止膜の反射率、吸収率、透過率 反射防止膜の反射率、吸収率、透過率 反射膜の反射率 半導体装置の一例
符号の説明
１００ ベース基板
１０１ 第１の単結晶半導体層
１０２ 第２の単結晶半導体層
１０３ イオン層
１０４ 接合層
５００ 基板
５０１ 絶縁膜
５０２ 下地膜
５１１ 劈開単結晶半導体層
５１２ 非単結晶半導体層
５２１ 第１のキャップ膜
５２２ キャップ膜
５３０ ゲート絶縁膜
５４０ 層間絶縁膜
５４１ ゲート電極
５４２ ゲート電極
５５１ａ 配線
５５１ｂ 配線
５５２ａ 配線
５５２ｂ 配線
１００１ ソースドライバ回路
１００２ ゲートドライバ回路
１０１１ 画素部
２００１ アンテナ
２００２ 整流回路
２００３ 復調回路
２００４ 変調回路
２００６ レギュレータ
２００７ ＶＣＯ
２００８ メモリ
２００９ 論理回路
５００１ 第１の領域
５００２ 第２の領域
７０００ レーザー光
７００１ レーザー光
７００２ レーザー光
７００３ レーザー光
７００４ レーザー光
７００５ レーザー光
７００６ レーザー光
７００７ レーザー光
７００８ レーザー光
７００９ レーザー光
８０００ 矢印
８００１ 矢印
８００２ 矢印
８００３ 矢印
８００４ 矢印
８００５ 矢印
８００６ 矢印
８００７ 矢印
８００８ 矢印
８００９ 矢印
１００００ 基板
２００００ 基板

Claims (8)

  1. 基板上に非単結晶半導体膜を形成し、
    前記基板上の第１の領域の前記非単結晶半導体膜を除去することによって、前記基板上の第２の領域に非単結晶半導体層を形成し、
    イオン種を単結晶半導体基板に注入又はドーピングして、前記単結晶半導体基板の表面から所定の深さの領域にイオン層を形成し、
    前記単結晶半導体基板の表面に接合層を形成し、
    前記接合層を前記第１の領域に貼り合わせ、
    前記単結晶半導体基板にエネルギーを加えて、前記イオン層に亀裂を生じさせることにより、前記第１の領域に単結晶半導体層を残存させ、
    前記単結晶半導体層に不活性雰囲気中でレーザー光の照射を行う工程と、前記非単結晶半導体層に大気雰囲気中でレーザー光の照射を行う工程と、を行うことを特徴とする半導体装置の作製方法。
  2. 基板上に非単結晶半導体膜を形成し、
    前記基板上の第１の領域の前記非単結晶半導体膜を除去することによって、前記基板上の第２の領域に非単結晶半導体層を形成し、
    イオン種を単結晶半導体基板に注入又はドーピングして、前記単結晶半導体基板の表面から所定の深さの領域にイオン層を形成し、
    前記単結晶半導体基板の表面に接合層を形成し、
    前記接合層を前記第１の領域に貼り合わせ、
    前記単結晶半導体基板にエネルギーを加えて、前記イオン層に亀裂を生じさせることにより、前記第１の領域に単結晶半導体層を残存させ、
    大気雰囲気において前記非単結晶半導体層に第１のレーザー光を照射し、
    不活性雰囲気において前記非単結晶半導体層及び前記単結晶半導体層に第２のレーザー光を照射することを特徴とする半導体装置の作製方法。
  3. 基板上に非単結晶半導体膜を形成し、
    大気雰囲気において前記非単結晶半導体膜に第１のレーザー光を照射し、
    前記基板上の第１の領域の前記非単結晶半導体膜を除去することによって、前記基板上の第２の領域に非単結晶半導体層を形成し、
    イオン種を単結晶半導体基板に注入又はドーピングして、前記単結晶半導体基板の表面から所定の深さの領域にイオン層を形成し、
    前記単結晶半導体基板の表面に接合層を形成し、
    前記接合層を前記第１の領域に貼り合わせ、
    前記単結晶半導体基板にエネルギーを加えて、前記イオン層に亀裂を生じさせることにより、前記第１の領域に単結晶半導体層を残存させ、
    不活性雰囲気において前記非単結晶半導体層及び前記単結晶半導体層に第２のレーザー光を照射することを特徴とする半導体装置の作製方法。
  4. 基板上に非単結晶半導体膜を形成し、
    前記基板上の第１の領域の前記非単結晶半導体膜を除去することによって、前記基板上の第２の領域に非単結晶半導体層を形成し、
    イオン種を単結晶半導体基板に注入又はドーピングして、前記単結晶半導体基板の表面から所定の深さの領域にイオン層を形成し、
    前記単結晶半導体基板の表面に接合層を形成し、
    前記接合層を前記第１の領域に貼り合わせ、
    前記単結晶半導体基板にエネルギーを加えて、前記イオン層に亀裂を生じさせることにより、前記第１の領域に単結晶半導体層を残存させ、
    前記非単結晶半導体層上にキャップ膜を形成し、
    不活性雰囲気において、前記キャップ膜の上から前記非単結晶半導体層及び前記単結晶半導体層に第１のレーザー光を照射し、
    前記キャップ膜を除去し、
    大気雰囲気において、前記非単結晶半導体層に第２のレーザー光を照射することを特徴とする半導体装置の作製方法。
  5. 請求項４において、
    前記第１のレーザー光のエネルギー密度の設定条件は、非単結晶半導体からなるレーザー照射モニターを用いて決定した最適条件を用いることを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記第１の領域に駆動回路を形成し、
    前記第２の領域に液晶表示素子を有する画素部を形成することを特徴とする半導体装置の作製方法。
  7. 請求項１乃至請求項５のいずれか一項において、
    前記第１の領域にエレクトロルミネッセンス表示素子を有する画素部を形成し、
    前記第２の領域に駆動回路を形成することを特徴とする半導体装置の作製方法。
  8. 請求項１乃至請求項６のいずれか一項において、
    前記第１の領域にアナログ回路を形成し、
    前記第２の領域にデジタル回路を形成することを特徴とする半導体装置の作製方法。
JP2008127915A 2007-05-18 2008-05-15 半導体装置の作製方法 Withdrawn JP2009004756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008127915A JP2009004756A (ja) 2007-05-18 2008-05-15 半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007132540 2007-05-18
JP2008127915A JP2009004756A (ja) 2007-05-18 2008-05-15 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014094751A Division JP2014170959A (ja) 2007-05-18 2014-05-01 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2009004756A true JP2009004756A (ja) 2009-01-08
JP2009004756A5 JP2009004756A5 (ja) 2011-05-06

Family

ID=40027928

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008127915A Withdrawn JP2009004756A (ja) 2007-05-18 2008-05-15 半導体装置の作製方法
JP2014094751A Withdrawn JP2014170959A (ja) 2007-05-18 2014-05-01 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014094751A Withdrawn JP2014170959A (ja) 2007-05-18 2014-05-01 半導体装置の作製方法

Country Status (4)

Country Link
US (1) US7960262B2 (ja)
JP (2) JP2009004756A (ja)
CN (1) CN101308772B (ja)
TW (1) TWI476927B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020516085A (ja) * 2017-03-31 2020-05-28 アールエヌアール ラボラトリー インコーポレイテッド レーザを用いた間接加熱方法
US10836633B2 (en) 2015-12-28 2020-11-17 Hitachi Zosen Corporation Carbon nanotube composite material and method for producing carbon nanotube composite material

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5654206B2 (ja) 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
SG162675A1 (en) * 2008-12-15 2010-07-29 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6743752B2 (ja) 2017-04-20 2020-08-19 三菱電機株式会社 半導体装置の製造方法
CN107833924B (zh) * 2017-10-26 2020-06-19 京东方科技集团股份有限公司 顶栅型薄膜晶体管及其制备方法、阵列基板、显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216265A (ja) * 1999-01-22 2000-08-04 Mega Chips Corp 半導体装置及びその製造方法
JP2001318652A (ja) * 2000-05-08 2001-11-16 Matsushita Electric Ind Co Ltd アクティブマトリクス液晶表示素子
JP2003282885A (ja) * 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
JP2006121060A (ja) * 2004-09-24 2006-05-11 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法、並びに電子機器
WO2006117900A1 (ja) * 2005-04-26 2006-11-09 Sharp Kabushiki Kaisha 半導体装置の製造方法及び半導体装置
JP2007036216A (ja) * 2005-06-24 2007-02-08 Semiconductor Energy Lab Co Ltd 半導体装置及び無線通信システム
JP2007079431A (ja) * 2005-09-16 2007-03-29 Toshiba Matsushita Display Technology Co Ltd 表示素子用アレイ基板及びその作製方法、これを用いた表示素子

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4379943B2 (ja) 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
JP4101409B2 (ja) * 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
JP2003142402A (ja) * 2001-08-10 2003-05-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4772258B2 (ja) * 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP4759919B2 (ja) 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
KR101457656B1 (ko) 2007-05-17 2014-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기
US7745268B2 (en) 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216265A (ja) * 1999-01-22 2000-08-04 Mega Chips Corp 半導体装置及びその製造方法
JP2001318652A (ja) * 2000-05-08 2001-11-16 Matsushita Electric Ind Co Ltd アクティブマトリクス液晶表示素子
JP2003282885A (ja) * 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
JP2006121060A (ja) * 2004-09-24 2006-05-11 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法、並びに電子機器
WO2006117900A1 (ja) * 2005-04-26 2006-11-09 Sharp Kabushiki Kaisha 半導体装置の製造方法及び半導体装置
JP2007036216A (ja) * 2005-06-24 2007-02-08 Semiconductor Energy Lab Co Ltd 半導体装置及び無線通信システム
JP2007079431A (ja) * 2005-09-16 2007-03-29 Toshiba Matsushita Display Technology Co Ltd 表示素子用アレイ基板及びその作製方法、これを用いた表示素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10836633B2 (en) 2015-12-28 2020-11-17 Hitachi Zosen Corporation Carbon nanotube composite material and method for producing carbon nanotube composite material
US11414321B2 (en) 2015-12-28 2022-08-16 Hitachi Zosen Corporation Carbon nanotube composite material and method for producing carbon nanotube composite material
JP2020516085A (ja) * 2017-03-31 2020-05-28 アールエヌアール ラボラトリー インコーポレイテッド レーザを用いた間接加熱方法

Also Published As

Publication number Publication date
TWI476927B (zh) 2015-03-11
US7960262B2 (en) 2011-06-14
CN101308772B (zh) 2013-01-02
JP2014170959A (ja) 2014-09-18
TW200903811A (en) 2009-01-16
CN101308772A (zh) 2008-11-19
US20080286911A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
JP5331381B2 (ja) 半導体装置の作製方法
JP2009004756A (ja) 半導体装置の作製方法
CN101471248B (zh) 半导体衬底的制造方法及半导体器件的制造方法
KR101558192B1 (ko) 반도체 기판의 제작 방법 및 반도체 장치의 제작 방법
TWI450337B (zh) 半導體裝置的製造方法
US9847355B2 (en) Silicon nitride film, and semiconductor device
US8324086B2 (en) Method for manufacturing a semiconductor substrate by laser irradiation
JP5383143B2 (ja) 半導体基板の作製方法および半導体装置の作製方法
JP5577027B2 (ja) 半導体装置の作製方法並びに半導体装置及び電子機器
TWI437696B (zh) 半導體裝置及其製造方法
US8530336B2 (en) Method for manufacturing semiconductor substrate
US8569170B2 (en) Manufacturing method of semiconductor device comprising silicide layer with varied thickness
US8946820B2 (en) Method for manufacturing semiconductor substrate, substrate for forming semiconductor substrate, stacked substrate, semiconductor substrate, and electronic device
JP4627971B2 (ja) 半導体装置の作製方法
JP5414203B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20140514