TWI476927B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI476927B
TWI476927B TW097111176A TW97111176A TWI476927B TW I476927 B TWI476927 B TW I476927B TW 097111176 A TW097111176 A TW 097111176A TW 97111176 A TW97111176 A TW 97111176A TW I476927 B TWI476927 B TW I476927B
Authority
TW
Taiwan
Prior art keywords
crystal semiconductor
region
semiconductor layer
single crystal
forming
Prior art date
Application number
TW097111176A
Other languages
English (en)
Other versions
TW200903811A (en
Inventor
Hidekazu Miyairi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200903811A publication Critical patent/TW200903811A/zh
Application granted granted Critical
Publication of TWI476927B publication Critical patent/TWI476927B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Description

半導體裝置的製造方法
本發明涉及半導體裝置及其製造方法。
開發具有使用半導體的電晶體的半導體裝置的歷史是爲了以更低成本提供更高性能的半導體裝置的挑戰的歷史。
作爲使半導體裝置高性能化的方法之一，有提高半導體的晶性的方法。
在此，其晶性最優越的半導體是單晶半導體。
作爲用於單晶半導體的基板有單晶半導體薄片、SOI(絕緣層上覆矽；Silicon on Insulator)基板等。
然而，這些基板有其成本高的缺點。伴隨著基板的大面積化，該缺點明顯。
另一方面，作為適合於大面積基板的低成本的半導體裝置，有使用在廉價的基板(例如玻璃基板)上透過成膜技術而形成的半導體的半導體裝置。
再者，在基板上使用澱積技術而形成的半導體裝置中，已嘗試以廉價地提供提高半導體的晶性的高性能的半導體裝置(例如，參照專利文件1：日本專利申請公開Hei 7-130652號申請案)。
但是，將在基板上透過澱積技術而形成的半導體完全地成爲單晶是非常困難的。
於是，還已嘗試透過將單晶半導體附接到廉價的基板，在廉價的基板上形成單晶半導體(參照：日本專利申請公開Hei 11-163363號申請案)。
在專利文件2中記載的發明雖然可以提供廉價且高性能的半導體裝置，但是因爲使用單晶，所以與專利文件1所記載的發明相比，其價格爲高。
此處，有一種情況，即雖然半導體裝置具有各種各樣的電路，但是不需要所有的電路利用單晶，僅一部分的具有高功能的電路採用單晶即可的情況。
鑒於上述問題，本發明的目的在於提供高性能且低成本的半導體裝置及其製造方法。
本發明的半導體裝置在基板上包括具有分開單晶半導體層的第一區域，具有非單晶半導體層的第二區域。
再者，在第一區域中設置被要求高性能(結晶性高、在基板面內的半導體元件的性能的不均勻較少等)的電路，並且在第二區域中設置對高性能的要求不太高的電路。
在此，分開單晶半導體層是指一種單晶半導體層，該單晶半導體層是透過如下步驟來獲得的：將由選自氫、氦、以及鹵素中的一個或多個的原子構成的離子種注入或摻雜到單晶半導體基板，而在離上述單晶半導體基板的表面有一定的深度的區域中形成離子層；在上述單晶半導體基板表面上形成接合層；在將上述接合層附接到基板上之後 ，透過向上述單晶半導體基板施加能量，而使上述離子層產生裂縫，來在上述基板上殘留單晶半導體層。
注意，在本說明書中，“注入離子種”是指以對含有離子種的源氣體進行質量分離的方式將離子種引導到被處理物。另一方面，“摻雜離子種”是指以對含有離子種的源氣體不進行質量分離的方式將離子種引導到到被處理物。與離子注入設備相比，因爲離子摻雜設備不需要質量分離器，所以價格低廉。可以實現低成本化，因此摻雜離子種是優選的。
另外，本發明的半導體裝置的製造方法的特徵在於當向雷射照射的最佳能量密度不同的多個區域照射雷射時，在任一區域中設置上述雷射光束的覆蓋膜之後，對上述多個區域一同照射上述雷射光束。
或者，本發明的半導體裝置的製造方法的特徵在於當向雷射照射的最佳能量密度不同的多個區域照射雷射時，在每個區域上設置吸收率不同的覆蓋膜之後，對上述多個區域一同照射上述雷射光束。
“一同照射”是指在一個步驟中(以相同步驟，或者同時)進行照射。例如，指的是：透過使用線狀雷射光束或點狀雷射光束對整個基板進行掃描；透過使用面狀雷射光束向整個基板施加雷射光束等。
注意，根據半導體層的膜厚度，半導體層的雷射照射的最佳能量密度不同。
另外，雖然是相同的膜厚度，若半導體的材料不同， 則最佳能量密度也不同。
半導體層的膜厚度越薄，最佳能量密度越小，而半導體層的膜厚度越厚，最佳能量密度越大。例如，在使用矽的情況下，當半導體層的膜厚度爲50nm時，最佳能量密度爲350至450mJ/cm2 ，並且當半導體層的膜厚度爲100nm時，最佳能量密度爲600至700mJ/cm2 。
算出最佳能量密度的方法透過如下任一種方法來預先進行評估即可：在準備以多個能量密度的條件照射了雷射光束的半導體樣品之後，用顯微鏡觀察來評估結晶性的方法；使用拉曼光譜測定儀器來評估的方法；在實際上製造薄膜電晶體來評估的方法。
注意，覆蓋膜形成在半導體層的上表面。
另外，作爲覆蓋膜，有抗反射膜和反射膜。
抗反射膜是與在不形成覆蓋膜的狀態下的反射率相比，在形成有覆蓋膜的狀態下的反射率相對小的膜(吸收率相對大。)
作爲抗反射膜，可以使用如氧化矽膜、氮化矽膜、氮氧化矽膜、氧氮化矽膜等的單層膜。
另一方面，反射膜是與在不形成覆蓋膜的狀態下的反射率相比，在形成有覆蓋膜的狀態下的反射率相對大的膜(吸收率相對小。)
作爲反射膜，可以使用由選自氧化矽膜、氮化矽膜、氮氧化矽膜、氧氮化矽膜等中的多種膜構成的疊層膜。
在本說明書中，氧氮化矽膜及氮氧化矽膜的定義是下 面所記載的。氧氮化矽膜是包含50至70原子%的氧、0.5至15原子%的氮、25至35原子%的矽、0.1至10原子%的氫的膜。另一方面，氮氧化矽膜是包含5至30原子%的氧、20至55原子%的氮、25至35原子%的矽、10至25原子%的氫的膜。含有比率的值是將透過使用拉塞福背散射光譜學法(RBS:Rutherford Backscattering Spectrometry)以及氫前方散射法% HFS:Hydrogen Forward Scattering)測量的值換算為氧、氮、矽、以及氫的四種元素的含有比率的值。
在此，爲了透過使雷射光束的光徑長度變化，來使雷射光束的吸收率、反射率、透射率變化，設置覆蓋膜。注意，吸收率、反射率、以及透射率的總和成爲1。
光徑長度是光行進的幾何學的長度(s)和在其中光行進的媒體的折射率(n)的乘積(ns)。
透過藉著根據覆蓋膜的材料控制折射率(n)並且根據覆蓋膜的膜厚度控制折射率不同的區域的幾何學的長度(s)，來可以使雷射光束的光徑長度自由地變化。
另外，供給給半導體層的能量和吸收率的關係是比例關係。
因此，根據覆蓋膜的材料和膜厚度，可以使光徑長度變化。透過使光徑長度變化，可以使雷射光束的吸收率變化。進而，透過使雷射光束的吸收率變化，可以使供給給半導體層的能量變化。如上所述，根據覆蓋膜的材料和膜厚度，可以使供給給半導體層的能量變化。
具體而言，有半導體層的膜厚度越厚，最佳能量密度越大的趨勢，因此優選在膜厚度厚的半導體層上設置抗反射膜。
或者，優選在膜厚度更的半導體層上設置反射膜。
另外，當設置第一半導體層和其膜厚度厚於第一半導體層的第二半導體層，並在第一半導體層上設置第一覆蓋膜，並且在第二半導體層上設置第二覆蓋膜時，優選使用其吸收率大於第二覆蓋膜的膜作爲第一覆蓋膜。
另外，在本發明的半導體裝置中，在基板上具有設置有分開單晶半導體層的第一區域和設置有非單晶半導體層的第二區域，其中上述分開單晶半導體層的膜厚度厚於上述非單晶半導體層的膜厚度。
另外，在本發明的半導體裝置中，優選在上述第一區域中形成有驅動電路，並且在上述第二區域中形成具有液晶顯示元件的像素區分。
或者，在本發明的半導體裝置中，優選在上述第一區域中形成有具有電致發光(Electro Luminescence)顯示元件的像素區分，並且在上述第二區域中形成有驅動電路。
又或者，在本發明的半導體裝置中，優選在上述第一區域中形成有類比電路，並且在上述第二區域中形成有數位電路。
另外，本發明的半導體裝置的製造方法包括如下步驟：在基板上形成設置有分開單晶半導體層的第一區域和設 置有非單晶半導體層的第二區域；在上述分開單晶半導體層上及在上述非單晶半導體層上中的任一方上形成覆蓋膜；向上述第一區域及上述第二區域從上述覆蓋膜的上方施加雷射光束。
另外，本發明的半導體裝置的製造方法包括如下步驟：在基板上形成設置有分開單晶半導體層的第一區域和設置有非單晶半導體層的第二區域；第一覆蓋膜及具有與上述第一覆蓋膜不同的反射率的第二覆蓋膜分別形成在上述分開單晶半導體層及在上述非單晶半導體層上；向上述第一區域及上述第二區域從上述第一及第二覆蓋膜的上方施加雷射光束。
本發明的半導體裝置的製造方法包括如下步驟：在基板上形成非單晶半導體膜；透過去除在該基板上的第一區域中的該非單晶半導體膜，在該基板上的第二區域中形成非單晶半導體層；透過將離子種注入或摻雜到單晶半導體基板，來在該單晶半導體基板的離其表面有預定的深度的區域中形成離子層；在該單晶半導體基板的表面上形成接合層；將該接合層附接到該第一區域；透過對該單晶半導體基板施加能量在該離子層中產生裂縫，來使單晶半導體層殘留在該第一區域中；在該單晶半導體層及該非單晶半導體層中的任一方上形成覆蓋膜；向該第一區域及該第二區域從該覆蓋膜的上方施加雷射光束。
另外，本發明的半導體裝置的製造方法包括如下步驟：在基板上形成非單晶半導體膜；透過去除在該基板上的 第一區域中的該非單晶半導體膜，在該基板上的第二區域中形成非單晶半導體層；在該第一區域上及在該第二區域上形成覆蓋膜；透過將離子種注入或摻雜到單晶半導體基板，來在該單晶半導體基板的離其表面有預定的深度的區域中形成離子層；在該單晶半導體基板的表面上形成接合層；將該接合層附接到該第一區域上；透過對該單晶半導體基板施加能量在該離子層中產生裂縫，來使單晶半導體層殘留在該第一區域中；向該第一區域及該第二區域從該覆蓋膜的上方施加雷射光束。
另外，本發明的半導體裝置的製造方法包含以下步驟：透過將離子種注入或摻雜到單晶半導體基板，來在該單晶半導體基板的離其表面有預定的深度的區域中形成離子層；在該單晶半導體基板的表面上形成接合層；將該接合層附接到基板上的第一區域；透過對該單晶半導體基板施加能量在該離子層中產生裂縫，來使單晶半導體層殘留在該第一區域中；在該第一區域上及在該基板上的第二區域上形成覆蓋膜；在該覆蓋膜上形成非單晶半導體膜；透過該覆蓋膜用作蝕刻停止層，去除在該第一區域中的該非單晶半導體膜，在該第二區域中形成非單晶半導體層；向該第一區域及該第二區域從該覆蓋膜的上方施加雷射光束。
另外，本發明的半導體裝置的製造方法包含以下步驟：在基板上形成非單晶半導體膜；透過去除在該基板上的第一區域中的該非單晶半導體膜，在該基板上的第二區域中形成非單晶半導體層；透過將離子種注入或摻雜到單晶 半導體基板，來在該單晶半導體基板的離其表面有預定的深度的區域中形成離子層；在該單晶半導體基板的表面上形成接合層；將該接合層接合到該第一區域；透過對該單晶半導體基板施加能量在該離子層中產生裂縫，來使單晶半導體層殘留在該第一區域中；在該單晶半導體層上形成第一覆蓋膜；在該非單晶半導體層上形成具有與該第一覆蓋膜不同的反射率的第二覆蓋膜；向該第一區域及該第二區域從該第一及第二覆蓋膜的上方施加雷射光束。
另外，在本發明的半導體裝置的製造方法中，優選使該分開單晶半導體層的膜厚度厚於該非單晶半導體層的膜厚度。
另外，在本發明的半導體裝置的製造方法中，優選在上述第一區域中形成驅動電路，並且在上述第二區域中形成具有液晶顯示元件的像素區分。
或者，在本發明的半導體裝置的製造方法中，優選在上述第一區域中形成具有電致發光(Electro Luminescence)顯示元件的像素區分，並且在上述第二區域中形成驅動電路。
或者，在本發明的半導體裝置的製造方法中，優選在上述第一區域中形成類比電路，並且在上述第二區域中形成數位電路。
注意，對該雷射光束的能量的設定條件優選使用透過使用由非單晶半導體構成的雷射光束照射測試基板決定的最佳條件。
透過在基板上形成具有分開單晶半導體層的第一區域、具有非單晶半導體層的第二區域，可以提供高性能且低成本的半導體裝置。
另外，透過使用覆蓋膜一同施加雷射光束，可以使半導體本身具有高性能，並且可以減少雷射光束的照射次數，因此可以提供高性能且低成本的半導體裝置。
 實施模式
下文，基於附圖說明本發明的實施模式。但是，本發明可以透過透過多種不同方式來實施，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式及詳細內容在不脫離本發明的宗旨及其範圍下可以被變換爲各種各樣的形式。因此，本發明不應該被解釋爲僅限定在本發明的實施模式及附圖所記載的內容及附圖中。
注意，下面的實施模式可以適當地組合。另外，當沒有特別的記載時，在附圖中，使用相同標記表示的部分可以使用相同材料和方法等而形成。
實施模式1
在本實施模式中，對一種顯示裝置進行說明，該顯示裝置包括具有分開單晶半導體層的第一區域和具有非單晶半導體層的第二區域。
圖1是有源矩陣驅動的液晶顯示裝置、有源矩陣驅動 的電致發光顯示裝置等的平面圖的一例。
在有源矩陣驅動的顯示裝置中，在基板10000上源極驅動器電路1001、閘驅動器電路1002等的驅動電路連接到像素區1011。
源極驅動器電路1001、閘驅動器電路1002等的驅動電路是用於控制供給給形成在像素區1011中的電晶體等的有源元件的信號的電路。
並且，在液晶顯示裝置中，使用形成在像素區1011中的電晶體控制液晶顯示元件的開關。
由此，在液晶顯示裝置中，形成在像素區1011中的電晶體僅用於開關，因而與驅動電路相比不要求高性能。
另一方面，液晶顯示裝置因爲液晶顯示元件的回應速度低，所以需要透過調整驅動信號提高回應速度。
當透過調整驅動信號提高回應速度時，因爲驅動電路的電路結構變複雜，所以驅動電路的電晶體的個數增加。
然而，若增加電晶體的個數，則驅動電路本身的工作延遲。
由此，用於驅動電路中的電晶體的半導體層被要求高性能(高電場效應遷移率並且在基板面內的電晶體的性能的不均勻少)。
由此，在液晶顯示裝置中，優選在形成源極驅動器電路1001、閘驅動器電路1002等的驅動電路的區域中使用分開單晶半導體層，並且在形成像素區1011的區域中使用非單晶半導體層。
另外，像素區1011的面積大於驅動電路佔有的面積，因此透過在像素區1011中使用非單晶半導體層，可以實現低成本的顯示裝置。
其次，電致發光顯示裝置透過使用形成在像素區1011中的電晶體，將電壓施加到電致發光元件，來使電致發光元件發光。
在電致發光顯示裝置中，根據被施加的電壓的大小，電致發光顯示元件的發光強度不同。
另外，在全彩色的電致發光顯示裝置中，紅色、綠色、藍色的元件所需要的用於發光的最佳電壓分別不同。
由此，在電致發光顯示裝置中，在基板面內的電晶體的性能的不均勻容易影響到顯示時的質量。
另一方面，電致發光元件若施加電壓，則發光，因此與液晶顯示元件相比，回應速度快得多。
由此，關於驅動電路的電路結構，電致發光顯示裝置沒有液晶顯示裝置那麼複雜。
如上所述，在電致發光顯示裝置中，在形成像素區1011的區域中設定分開單晶半導體層，並且在形成源極驅動器電路1001、閘驅動器電路1002等的驅動電路的區域中使用非單晶半導體層。
實施模式2
在本實施模式中，對可以非接觸地輸入/輸出資料的半導體裝置進行說明，該半導體裝置包括具有分開單晶半 導體層的第一區域、具有非單晶半導體層的第二區域。
可以非接觸地輸入/輸出資料的半導體裝置，根據利用方式被稱爲RFID(射頻識別)標籤、ID標籤、IC晶片、RF(射頻)標籤、無線標籤、電子標籤、或者無線晶片。這些被總稱爲非接觸標籤(非接觸晶片)。
在圖2中示出非接觸標籤的平面圖的一例，並且在圖3中示出非接觸標籤的電路圖的一例。
在基板20000上設置有天線2001、整流電路2002、解調電路2003、調變電路2004、調整器2006、VCO2007、記憶體2008、邏輯電路2009。注意，VCO是Voltagge Controlled Oscillator，就是電壓控制振盪器。
整流電路2002、解調電路2003、以及調變電路2004與天線2001電連接。
解調電路2003、調變電路2004、調整器2006、VCO2007、以及記憶體2008與邏輯電路2009電連接。
整流電路2002和調整器2006電連接，並且調整器2006和VCO2007電連接。
對非接觸標籤的工作進行說明。
非接觸標籤與讀出/寫入器組合而工作。
讀出/寫入器產生電源電壓信號和指令信號。
天線2001接收電源電壓信號和指令信號。
接收了的電源電壓信號在整流電路2002中被整流，然後被供給到調整器2006。
在調整器2006中，將整流了的電源電壓信號轉換爲 一定的電壓，然後發送到VCO2007和邏輯電路2009。
在VCO2007中，將來自調整器2006的一定的電壓轉換爲一定的頻率(時鐘)且發送到邏輯電路2009。
另一方面，接收了的指令信號在解調電路2003中被解調，然後被發送到邏輯電路2009。
邏輯電路2009以被調整器2006供給的電壓工作，並且對被解調電路2003供給的信號和儲存在記憶體2008中的資料進行比較而分析。
在分析之後，將回應的結果作爲信號發送到調變電路2004。
然後，讀出/寫入器讀出從解調電路2004透過天線2001回應的信號。
如上述那樣，讀出/寫入器和非接觸標籤彼此進行資料的交換。
在此，邏輯電路2009、記憶體2008、調變電路2004是數位驅動電路，整流電路2002、解調電路2003、調整器2006、VCO2007是類比驅動電路。
類比驅動電路因爲根據連續變化的物理量控制驅動，所以使用使用分開單晶半導體的電晶體是優選的。
另一方面，數位電路因爲根據間斷的物理量控制驅動，所以可以使用其性能比用於類比驅動電路的電晶體性能欠佳的電晶體。
因此，優選透過使用分開單晶半導體形成類比驅動電路的電晶體，並且透過使用非單晶半導體形成數位驅動電 路的電晶體。
注意，雖然調變電路2004是數位驅動電路，但是因爲電路結構單純，所以在基板上佔有的面積小，因此在空隙中設置由分開單晶半導體構成的調變電路2004，來可以實現高整合度。
實施模式3
在本實施模式中，參照圖4A至4C和圖5對分開單晶半導體層的製造方法進行說明。
首先，準備半導體基板。作爲半導體基板可以使用由單晶矽構成的基板、單晶砷化鎵基板等。另外，也可以使用由矽、鍺、砷化鎵等的多晶構成的半導體基板，或者形成有矽、鍺-鎵砷化物等的基板。
注意，在使用多晶半導體基板的情況下，分離之後的半導體層成爲分開多晶半導體層。
其次，清洗半導體基板的表面之後，透過從該表面一側將由電場加速了的離子注入或摻雜到預定的深度的區域中，以形成設置在第一單晶半導體層101和第二單晶半導體層102之間的離子層103(圖4A)。
形成離子層103的位置依賴於離子的加速度。因此，透過調變離子的加速度，可以任意決定第二單晶半導體層102的膜厚度。
第二單晶半導體層102的膜厚度爲5至500nm，優選爲10至200nm。
透過注入或摻雜選自氫、氦及鹵素中的一個原子的一個或多個的離子種進行離子添加。
當摻雜氫離子時，在其中包含原子數不同的多個氫離子，亦即，H+ 、H2 + 、H3 + 離子。而且，透過在照射的離子中將H3 + 離子的比率設定爲最高，可以提高在單位時間中被摻雜的氫的質量，而可以縮短摻雜時間。
另外，當在表面露出的狀態下進行離子注入或離子摻雜時，有時半導體基板的表面粗糙。
在此，當在半導體基板的表面上設置厚度50nm至200nm的保護膜時，可以防止表面粗糙，並且由於中間夾著保護膜，控制離子注入或摻雜的深度的精密性提高，因此這是優選的。
該保護膜優選爲在半導體基板的表面上形成氧化矽膜，然後在該氧化矽膜上層疊氮化矽膜或氮氧化矽膜而成的。
保護膜優選因爲如下緣故：接合之後，由氮化矽膜或氮氧化矽膜防止來自基板的污染，並且氧化矽膜用作改善基底和半導體的介面特性的基底膜。
其次，在半導體基板的表面一側作爲接合層104形成氧化矽膜(圖4B)。
作爲接合層104，使用有機矽烷氣體透過化學氣相沈積法製造的氧化矽膜是優選的。
作爲有機矽烷氣體，可以使用含有矽的化合物，如四乙氧基矽烷(TEOS;Tetraethoxysilane：化學式 Si(OC2 H5 )4 )、四甲基矽烷(TMS；化學式Si(CH3 )4 )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(化學式SiH(OC2 H5 )3 )、三(二甲基氨基)矽烷(化學式SiH(N(CH3 )2 )3 )等。
這裏，將這樣使用有機矽烷氣體藉化學氣相沈積法製造的氧化矽膜稱爲有機矽烷膜。
至於有機矽烷膜，因爲當成膜時在反應表面上反應物質移動得快，所以臺階覆蓋率高，而可以獲得表面平坦的膜。
其次，對在支撐基板100的表面和接合層104的表面進行清洗。然後，使支撐基板100的表面和接合層104的表面密接來接合(圖4C)。
僅透過密接可以接合是接合層104的表面和支撐基板100的表面都平坦的緣故。
如果接合層104的表面和支撐基板100的表面的任一方的表面不平坦時，接合力降低。
其次，透過進行將能量施加到半導體基板的加熱處理，沿離子層103(分離層，脆化層、分離層)產生裂縫，來分離第一單晶半導體層101(圖5)。
產生裂縫的機制是如下。首先，透過離子注入或摻雜在半導體基板內發生空孔；其次，透過加熱處理該空孔成長爲空洞；第三，空洞集中而成爲裂縫。注意，雖然圖5表示以離子層103殘留在單晶半導體層101一側的方式產 生裂縫的一例，但是不局限於此。也有如下情況，即：以離子層103殘留在第二單晶半導體層102一側的方式產生裂縫的情況；以離子層103分別殘留在第一單晶半導體層101、第二單晶半導體層102的方式產生裂縫的情況。
加熱處理優選以高於接合層104的成膜溫度並且低於支撐基板100的耐熱溫度的溫度進行。例如，在對於支撐基板100使用耐熱性低的玻璃基板的情況下，400至600℃的熱處理是優選的。
如上所述那樣，在支撐基板100的表面上殘留的第二單晶半導體層102為分開單晶半導體層。
實施模式4
在本實施模式中，對在基板上形成具有分開單晶半導體層的第一區域和具有非單晶半導體層的第二區域的方法進行說明。
首先，在基板500上形成基底膜502和非單晶半導體層512(圖6A)。
作爲基板500可以使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等用於電子工業的各種玻璃基板。此外也可以使用石英玻璃，或矽片等的半導體基板。
另外，作爲基底膜502，可以使用由氧化矽膜、氮化矽膜、氮氧化矽膜、氧氮化矽膜、樹脂膜等的單層膜或疊層膜。
當使用玻璃基板時，優選設置基底膜502以便防止來 自基板的污染。
當使用玻璃基板時，優選使用透過在形成在基板上的氮化矽膜或氮氧化矽膜上疊層氧化矽膜而形成的基底膜。
氮化矽膜或氮氧化矽膜優越於阻擋特性，而防止來自基板的污染。然而，當將溝道形成區域和氮化矽膜接觸地形成時，發生陷阱能級而給TFT的工作帶來負面影響，因此作爲緩衝體在半導體層512和氮化矽膜之間夾氧化矽膜是優選的。
此外，非單晶半導體層512使用非晶半導體、微晶半導體、或者多晶半導體。作爲其材料使用矽、矽鍺、砷化鎵等。作爲形成方法，可以使用CVD法、濺射法等。非單晶半導體層512的膜厚度為5至500nm、優選爲10至200nm。
注意，非單晶半導體層的膜厚度優選薄於分開單晶半導體層。這是因爲當分開單晶半導體層的膜厚度厚時提高分離的成功率，並且當非單晶半導體薄時其特性良好。
其次，去除形成在第一區域5001中的非單晶半導體層512及基底膜502，而將非單晶半導體層512及基底膜502僅殘留在第二區域5002中(圖6B)。
作爲去除方法，爲了維持基板500的平坦性，優選採用濕蝕刻。
其次，利用實施模式3的方法，在第一區域5001中的基板上形成絕緣膜501和分開單晶半導體層511(圖6C)。
在此，透過用來分離的400至600℃的熱處理，可以脫離在非單晶半導體層中的氫。
注意，透過進行氫的脫離，可以防止當施加雷射光束時非單晶半導體層的消融(ablation)。
絕緣膜501的接觸於基板表面具有平坦面。絕緣膜501也可以在與分開單晶半導體層511之間具有其他絕緣膜。
作爲其他絕緣膜，優選具有接觸於分開單晶半導體層511的氧化矽膜和接觸於該氧化矽膜的氮化矽膜或氮氧化矽膜。
在此，由於分開單晶半導體層511因形成離子層的離子注入或摻雜受到損壞，因此需要恢復該損壞。
另一方面，非單晶半導體層512(尤其是使用非晶半導體層時)是在僅進行成膜的狀態下其結晶性不夠，因此需要進行晶化。
優選透過施加雷射光束，來進行損壞的恢復及晶化。
然而，雷射光束的能量的值需要選擇最佳值。
當採用小於該最佳值的能量時，損壞的恢復及晶化不夠。當採用大於該最佳值的能量時，有時半導體融化或有時半導體微晶化。
根據膜厚度及膜的性質該最佳值不同。例如，在採用矽的情況下，當半導體層的膜厚度爲50nm時，最佳值爲350至450mJ/cm2 ，並且當半導體層的膜厚度爲100nm時，最佳值爲600至700mJ/cm2 。
其次，在分開單晶半導體層511和非單晶半導體層512中的任一方上設置覆蓋膜。在此，在形成於第二區域5002中的非單晶半導體層512上設置覆蓋膜522(圖7A)。
作爲覆蓋膜，可以使用氧化矽膜、氮化矽膜、氮氧化矽膜、氧氮化矽膜等的單層膜或疊層膜。
爲了透過使雷射光束的光徑長度變化來改變雷射光束的吸收率，設置覆蓋膜。
在此，光徑長度是光行進的幾何學的長度(s)和在其中光行進的媒體的折射率(n)的乘積(ns)。
透過根據覆蓋膜的材料控制折射率(n)並且根據覆蓋膜的膜厚度控制折射率不同的區域的幾何學的長度(s)，來可以使雷射光束的光徑長度自由地變化。
透過使光徑長度變化，可以對於雷射光束的能量密度的最佳值不同的區域一同施加雷射光束。
膜厚度可以根據雷射光束的波長和覆蓋膜的折射率的關係而適當地決定。
雷射光束的波長依賴於雷射器的種類，例如當採用受激準分子雷射器時，可以發射193、248、308、351nm等的波長的雷射光束，並且當採用YAG雷射器時，可以發射266、355、532、1064nm等的波長的雷射光束。注意，雷射器的種類不局限於這種雷射器。
另外，覆蓋膜的折射率依賴於該膜的組成。例如，根據本發明人使用光譜橢偏儀(HORIBA JOBIN YVON公司 製造)來測出的結果，透過CVD法形成的氮氧化矽膜的折射率爲1.75至2.0，透過CVD法形成的氧氮化矽膜的折射率爲1.45至1.55，並且透過濺射法形成的氮化矽膜的折射率爲2.0至2.3。
然而，因爲根據成膜條件折射率稍微變化，所以優選製造用作覆蓋膜的測試膜，透過使用光譜橢偏儀等進行測定。
其次，透過將線狀雷射光束7000向箭號8000方向掃描來一同照射到分開單晶半導體層511及非單晶半導體層512(圖7B)。
注意，也可以透過往返地掃描點狀雷射光束來一同施加雷射光束。
其次，在去除覆蓋膜之後，蝕刻分開單晶半導體層511和非單晶半導體層512而加工爲島狀(圖7C)。注意，也可以在將半導體層加工爲島狀之後進行雷射光束照射。
然後，在分開單晶半導體層511和非單晶半導體層512上形成閘極絕緣膜530(圖8A)。
閘極絕緣膜530可以使用氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜等。
閘極絕緣膜530的形成方法可以採用CVD法、濺射法等。閘極絕緣膜可以具有疊層結構。其膜厚度越薄越優選，200nm以下是優選的。當使閘極絕緣膜的膜厚度薄膜化時，膜厚度爲50nm以下，更優選為20nm以下。
其次，在閘極絕緣膜530上形成閘電極541、閘電極542(圖8B)。
透過濺射法等使用W、Ta、Mo、Cr、Cu、Nd、Al、Al-Nd、Al-Si、Al-Ti等，以單層或疊層的方式形成閘電極。另外，也可以使用N型或P型矽。膜厚度優選爲50至500nm。
其次，透過添加賦予導電性的雜質來形成雜質區域。
至少對源區域及汲極區域添加雜質。根據需要也可以設置低濃度的雜質區域。
作爲賦予N型的雜質，可以使用磷和砷等，並且作爲賦予p型的雜質，可以使用硼。雜質的添加方法可以採用離子摻雜、離子注入、雷射摻雜、熱擴散法等。
另外，在本實施模式中，雖然爲方便起見，僅示出一個元件的例子進行說明，但是也可以採用在面內形成多個元件而形成N型TFT和P型TFT的CMOS電路。
當形成CMOS電路時，使用抗蝕劑掩模在不同步驟中分別添加N型雜質和P型雜質即可。
接下來，在分開單晶半導體層511、非單晶半導體層512、閘極絕緣膜530、閘電極541、閘電極542的上方形成層間絕緣膜540。然後，在層間絕緣膜540中形成接觸孔，形成佈線551a、佈線551b、佈線552a、佈線552b(圖8C)。
層間絕緣膜540可以使用氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜等。另外，可以使用丙烯、聚醯亞胺 、矽氧烷聚合物等有機樹脂膜。層間絕緣膜既可以採用單層結構，又可以採用疊層結構。其膜厚度優選高於閘電極541的高度。
另外，在形成層間絕緣膜540前或後，也可以進行爲了使雜質元素激化的熱處理。
佈線551a、佈線551b、佈線552a、佈線552b使用Mo、Cr、Cu、Nd、Al、Al-Nd、Al-Si、Al-Ti等的以單層或疊層結構形成的導電膜。膜厚度優選為100nm至3μm。
另外，當製造顯示裝置時，形成與佈線551a、佈線551b、佈線552a、佈線552b中的任一個連接的圖元電極。
之後形成顯示元件。
例如，當製造液晶顯示裝置時，準備形成有相對電極、顏色濾光片等的相對基板。之後，在相對基板和形成有TFT的基板上形成定向膜。接下來，將相對基板和形成有TFT的基板使用密封劑接合之後，在形成有TFT的基板和相對基板之間注入液晶。在此情況下，圖元電極、液晶和相對電極重疊的部分爲顯示元件。
例如，當製造EL顯示裝置時，在圖元電極上形成包括發光層的層，在包括發光層的層上形成電極。之後準備相對基板。接下來，將相對基板和形成有TFT的基板使用密封劑接合。在此情況下，圖元電極、包括發光層的層和電極重疊的部分爲顯示元件。
另外，根據電路的設計，也可以適當地形成將層間絕緣膜和佈線層疊爲多個層的疊層佈線結構。
實施模式5
在本實施模式中，說明在基板上形成具有分開單晶半導體層的第一區域和具有非單晶半導體層的第二區域的方法。
首先，在基板500上形成基底膜502和非單晶半導體層512(圖9A)。
其次，去除形成在第一區域5001中的非單晶半導體層512及基底膜502，而使非單晶半導體層512及基底膜502僅殘留在第二區域5002中(圖9B)。
接下來，在第一區域5001及第二區域5002上形成覆蓋膜522，並且透過使用實施模式3所記載的方法，將分開單晶半導體層511附接到第一區域5001(圖9C)。
在此，當作爲覆蓋膜522採用使用有機矽烷氣體透過化學氣相沈積法而形成的氧化矽膜(有機矽烷膜)時，來覆蓋膜522可以發揮接合層的功能，因此可以使基板500和分開單晶半導體層511更堅固地接合起來。另外，覆蓋膜522成爲兼作接合層和覆蓋膜的膜。因此，可以減少製造步驟的數目。
在此，透過進行用來分離的400至600℃的熱處理，可以脫離在非單晶半導體層中的氫。
注意，透過進行氫的脫離，可以防止當施加雷射光束 時非單晶半導體層的消融(ablation)。
其次，透過將線狀雷射光束7000向箭形符號8000方向掃描來一同照射到分開單晶半導體層511及非單晶半導體層512(圖10)。
注意，也可以透過往返地掃描點狀雷射光束來一同施加雷射光束。
其次，與實施模式4相同，在去除覆蓋膜之後，蝕刻分開單晶半導體層511和非單晶半導體層512而加工爲島狀。然後形成閘極絕緣膜及閘電極，將雜質添加到半導體層，並形成層間絕緣膜及佈線。
另外，當製造顯示裝置時，形成與佈線的任一個連接的圖元電極。
之後形成顯示元件。
例如，當製造液晶顯示裝置時，準備形成有相對電極、顏色濾光片等的相對基板。之後，在相對基板和形成有TFT的基板上形成定向膜。接下來，將相對基板和形成有TFT的基板使用密封劑接合之後，在形成有TFT的基板和相對基板之間注入液晶。在此情況下，圖元電極、液晶和相對電極重疊的部分爲顯示元件。
例如，當製造EL顯示裝置時，在圖元電極上形成包括發光層的層，在包括發光層的層上形成電極。之後準備相對基板。接下來，將相對基板和形成有TFT的基板使用密封劑接合。在此情況下，圖元電極、包括發光層的層和電極重疊的部分爲顯示元件。
另外，根據電路的設計，也可以適當地形成將層間絕緣膜和佈線層疊爲多個層的疊層佈線結構。
如本實施模式那樣，透過以有機矽烷膜兼作覆蓋膜和接合表面，與實施模式4相比，可以減少製造步驟的數目。
實施模式6
在本實施模式中，說明在基板上形成具有分開單晶半導體層的第一區域和具有非單晶半導體層的第二區域的方法。
首先，透過使用實施模式3的方法，將分開單晶半導體層511附接到第一區域5001中的基板500(圖11A)。
其次，在第一區域5001及第二區域5002中形成基底膜502(覆蓋膜、蝕刻停止膜)和非單晶半導體層512(圖11B)。
接下來，將基底膜502用作蝕刻停止膜，去除形成在第一區域5001的非單晶半導體層512(圖11C)。
然後，將基底膜502用作覆蓋膜，並且透過將線狀雷射光束7000向箭形符號8000方向掃描來一同照射到分開單晶半導體層511及非單晶半導體層512(圖12)。
如上所述，基底膜502在第一區域中兼作蝕刻停止膜和覆蓋膜，並且在第二區域中成爲基底膜。就是，基底膜502成爲兼作蝕刻停止膜、覆蓋膜、基底膜的膜。因此， 可以減少製造步驟的數目。
注意，也可以透過往返地掃描點狀雷射光束來一同施加雷射光束。
在施加雷射光束之前進行爲了脫離氫的熱處理，來可以防止消融(ablation)，因此，這是優選的。
其次，與實施模式4相同，在去除覆蓋膜之後，蝕刻分開單晶半導體層511和非單晶半導體層512而加工爲島狀。然後形成閘極絕緣膜及閘電極，並且將N型或P型雜質添加到半導體層，並形成層間絕緣膜及佈線。
另外，當製造顯示裝置時，形成與佈線551a、佈線551b、佈線552a、佈線552b中的任一個連接的圖元電極。
之後形成顯示元件。
例如，當製造液晶顯示裝置時，準備形成有相對電極、顏色濾光片等的相對基板。之後，在相對基板和形成有TFT的基板上形成定向膜。接下來，將相對基板和形成有TFT的基板使用密封劑接合之後，在形成有TFT的基板和相對基板之間注入液晶。在此情況下，圖元電極、液晶和相對電極重疊的部分爲顯示元件。
例如，當製造EL顯示裝置時，在圖元電極上形成包括發光層的層，在包括發光層的層上形成電極。之後準備相對基板。接下來，將相對基板和形成有TFT的基板使用密封劑接合。在此情況下，圖元電極、包括發光層的層和電極重疊的部分爲顯示元件。
另外，根據電路的設計，也可以適當地形成將層間絕緣膜和佈線層疊爲多個層的疊層佈線結構。
如本實施模式那樣，透過以有機矽烷膜兼作覆蓋膜和接基底膜，與實施模式4相比，可以減少製造步驟的數目。
實施模式7
雖然在實施模式4至6中示出在分開單晶半導體層和非單晶半導體層的任一方上設置覆蓋膜的結構，但是也可以在第一區域5001和第二區域5002上設置吸收率不同的覆蓋膜。
例如，在基板500上形成基底膜502和非單晶半導體層512(圖13A)。
其次，去除形成在第一區域5001中的非單晶半導體層512及基底膜502，而使非單晶半導體層512及基底膜502僅殘留在第二區域5002中(圖13B)。
其次，透過使用實施模式3的方法，將分開單晶半導體層511附接到第一區域5001中(圖13C)。
其次，與在第一區域5001中形成第一覆蓋膜521的同時，在第二區域5002中形成第二覆蓋膜522(圖14A)。
第一覆蓋膜521和第二覆蓋膜522的吸收率分別不同。
爲了獲取不同的吸收率，使第一覆蓋膜521的膜厚度 和第二覆蓋膜522的膜厚度不同。或者，使第一覆蓋膜521的材料和第二覆蓋膜522的材料不同。進而，也可以使第一覆蓋膜521的膜厚度和第二覆蓋膜522的膜厚度不同，並且使第一覆蓋膜521的材料和第二覆蓋膜522的材料不同。
注意，如下方法因簡便，所以優選：透過在第一區域5001及第二區域5002中形成由相同材料構成的覆蓋膜之後，蝕刻第一區域5001及第二區域5002中的任一方的膜，來使第一覆蓋膜521和第二覆蓋膜522的膜厚度不同。
其次，透過將線狀雷射光束7000向箭形符號8000方向掃描來一同照射到分開單晶半導體層511及非單晶半導體層512(圖14B)。
其次，與實施模式4相同，在去除覆蓋膜之後，蝕刻分開單晶半導體層511和非單晶半導體層512而加工爲島狀。然後形成閘極絕緣膜及閘電極，且將雜質添加到半導體層，並且形成層間絕緣膜及佈線。
另外，當製造顯示裝置時，形成與佈線的任一個連接的圖元電極。
之後形成顯示元件。
例如，當製造液晶顯示裝置時，準備形成有相對電極、顏色濾光片等的相對基板。之後，在相對基板和形成有TFT的基板上形成定向膜。接下來，將相對基板和形成有TFT的基板使用密封劑接合之後，在形成有TFT的基板和相對基板之間注入液晶。在此情況下，圖元電極、液晶 和相對電極重疊的部分爲顯示元件。
例如，當製造EL顯示裝置時，在圖元電極上形成包括發光層的層，在包括發光層的層上形成電極。之後準備相對基板。接下來，將相對基板和形成有TFT的基板使用密封劑接合。在此情況下，圖元電極、包括發光層的層和電極重疊的部分為顯示元件。
另外，根據電路的設計，也可以適當地形成將層間絕緣膜和佈線層疊爲多個層的疊層佈線結構。
實施模式8
在本實施模式中，對分開單晶半導體層及非單晶半導體層的表面的平坦性，以及使用分開單晶半導體層及非單晶半導體層的裝置的特性進行說明。
首先在表1和表2中示出在施加雷射光束前後的分開單晶半導體層及非單晶半導體層的表面的平坦性。表1示出在不形成覆蓋膜的情況下施加雷射光束，而對施加雷射光束前後的平坦性進行比較的結果。表2示出在形成覆蓋膜之後行施加雷射光束，而對施加雷射光束前後的平坦性進行比較的結果。
表1
表2
因爲分開單晶半導體層採用產生裂縫之後分離的方法，在表面產生凹凸，所以其平坦性不良好。
另一方面，非單晶半導體層不採用產生裂縫之後分離 的方法，因此與分開單晶半導體層相比，表面的凹凸較少，而其平坦性良好。
在不使用覆蓋膜施加雷射光束的情況下，若在大氣氣氛中施加雷射光束，則分開單晶半導體層和非單晶半導體層雙方的平坦性不良好。
另一方面，在不使用覆蓋膜施加雷射光束的情況下，若在惰性氣氛中施加雷射光束，則分開單晶半導體層和非單晶半導體層雙方的平坦性良好。
惰性氣氛是指氧濃度低的氣氛，例如氮氣氛、稀有氣體氣氛等。
這是因爲當在大氣氣氛中施加雷射光束時，由於氧的影響在半導體層表面上容易發生皺紋(ridge)。
另外，透過使用覆蓋膜施加雷射光束，無論在大氣氣氛下施加雷射光束還是在惰性氣氛下施加雷射光束，平坦性也與施加雷射光束之前沒有多大差異。
接下來，在表3和表4中表示施加雷射光束前後的結晶性。表3和表4示出在不施加雷射光束或者施加雷射光束並且改變氣氛的條件下形成電晶體，而對裝置的特性進行比較的結果。表3示出以沒有覆蓋膜的方式施加雷射光束的結果，並且表4示出以有覆蓋膜的方式施加雷射光束的結果。
表3
表4
與使用非單晶半導體層的裝置比較，使用分開單晶半導體層的裝置的裝置特性良好。
在以不使用覆蓋膜的方式施加雷射光束的情況下，設備的特性提高。
而且，透過在大氣氣氛中施加雷射光束，因爲當晶化時大氣中包含的氧進入半導體層，所以減少當形成非單晶 半導體層時多量發生的懸空鍵。因此，使用非單晶半導體層的裝置的特性進一步提高。
然而，因爲分開單晶半導體層的懸空鍵少，所以在施加雷射光束的氣氛中包含的氧不太影響到裝置特性。
另一方面，在以使用覆蓋膜的方式施加雷射光束的情況下，因爲半導體的表面不露出，所以在施加雷射光束的氣氛中包含的氧不太影響到裝置特性。
根據上述情況，當在非單晶半導體層上設置覆蓋膜，並且在惰性氣氛中施加雷射光束時，非單晶半導體層的平坦性、結晶性、分開單晶半導體層的平坦性、以及裝置特性都良好，因此這是優選的。
另外，爲了儘量提高使用非單晶半導體層的裝置的特性，優選不在非單晶半導體層上設置覆蓋膜，並且在大氣氣氛中施加雷射光束。
實施模式9
在本實施模式中，對雷射光束照射測試基板進行說明。
雷射光束的能量非常不穩定，即使在以相同裝置且相同設定條件施加雷射光束的情況下，也依賴於裝置的狀態，而能量每次不穩定。
在此，準備與要施加雷射光束的半導體層相同材料及相同膜厚度的雷射光束照射測試基板。一般而言，在使用半導體的製造裝置製造樣品基板和雷射光束照射測試基板 的情況下，使樣品基板的半導體層的膜厚度和雷射光束照射測試基板的半導體膜的膜厚度完全相同是非常困難的。因此，“相同”是“大約相同”即可。就是，雷射光束照射測試基板透過使用與形成被照射物件的層時使用的材料(成膜氣體或濺射靶子)相同的材料且接近於相同膜厚度而形成即可。換言之，雷射光束照射測試基板以與形成被照射物件的層時使用的裝置及設定條件相同的裝置及設定條件而形成。
在對雷射光束照射測試基板以多種設定條件施加雷射光束之後，評估在該多種設定條件中最佳條件是哪一種而決定最佳條件(最佳的結晶性)。然後，以最佳條件(最佳的結晶性)施加雷射光束。
例如，透過使用顯微鏡擴大雷射光束照射測試基板進行觀察而分析圖像，來評估結晶性。另外，也可以透過使用拉曼光譜儀評估結晶性。
在此示出最佳的結晶性的評估方法的一例(當然評估方法不局限於該一例)。該評估方法是如下：準備在基板上形成有半導體膜的多個樣品基板，對多種樣品基板照射分別改變能量密度的雷射光束，然後獲得多種半導體膜的圖像或拉曼光譜測定的結果。使用多種半導體膜製造TFT，來獲得TFT的電特性值。然後，對電特性值和圖像或拉曼光譜測定的結果進行比較。透過比較，可以獲得一種資料，該資料示出電特性值最良好的圖像或拉曼光譜測定的結果的樣品基板是具有最佳的結晶性的樣品基板。若先 獲得該資料，則可以根據該資料隨時評估結晶性。
在此，當將雷射光束照射到分開單晶半導體層和非單晶半導體層時，通常需要準備分開單晶半導體層和非單晶半導體層的兩個雷射光束照射測試基板。
然而，當在分開單晶半導體層及非單晶半導體層的任一方上設置覆蓋膜且一同施加雷射光束的情況時，僅準備分開單晶半導體層及非單晶半導體層的任一方的雷射光束照射測試基板即可。
因此，透過使用覆蓋膜，可以減少雷射光束照射測試基板的個數，而降低成本。
尤其是，因爲與非單晶半導體層相比，分開單晶半導體層高價，所以優選利用非單晶半導體層的雷射光束照射測試基板。
注意，優選以與進行處理的基板相同的條件處理雷射光束照射測試基板。在此，優選使用在其表面上形成有覆蓋膜的半導體層作爲形成有覆蓋膜的區域的半導體膜層的雷射光束照射測試基板。
實施模式10
在本實施模式中，對本發明的半導體裝置的例子進行說明。
本發明可以應用於具有有機發光元件、無機發光元件、或者液晶顯示元件等的顯示裝置的像素區以及驅動電路部等。
此外，本發明也可以應用於具有記錄媒體的電子設備諸如數位相機、汽車導航系統、筆記本型個人電腦、遊戲機、攜帶型資訊終端(攜帶型電話機、攜帶型遊戲機等)、家庭用遊戲機等。
此外，本發明可以應用於CPU(中央處理單元：Central Processing Unit)等積體電路。
例如，圖18A表示攜帶型資訊終端。圖18B表示數位相機。圖18C表示手機。圖18D表示汽車導航系統。圖18E表示筆記本型個人電腦。這些都可以將本發明應用於編入在主體9201中的積體電路、或者顯示部9202。
實施例1
圖15和圖16示出當改變覆蓋膜的膜厚度時的反射率、吸收率、以及透射率。圖15是採用308nm的波長時、圖16是採用532nm的波長時的結果。
圖15和圖16是透過準備多種樣品進行測定而示出反射率、吸收率、透射率的覆蓋膜的膜厚度依賴性的圖表。該多種樣品如下：1737基板(科寧公司製造)上透過CVD法按順序形成氮氧化矽膜(膜厚度爲50nm)、氧氮化矽膜(膜厚度爲100nm)、非晶矽膜(54nm)，然後在非晶矽膜上透過使用CVD法形成各種各樣的膜厚度的氧氮化矽膜作爲覆蓋膜。
測定儀器使用分光光譜計(HITACHI公司製造，U-4000 SPECTROPHTOMETER)。
如圖15和圖16所示那樣，與膜厚度爲0nm，就是在不形成覆蓋膜的狀態下的吸收率相比，在以單層結構形成覆蓋膜的狀態下的吸收率大。
換言之，當以單層結構形成覆蓋膜時反射率小，因此該覆蓋膜用作抗反射膜。
實施例2
圖17示出當改變覆蓋膜的膜厚度時的反射率、吸收率、以及透射率。圖17是採用308nm的波長時的結果。
圖17是透過準備多種樣品進行測定而示出反射率、吸收率、透射率的覆蓋膜的膜厚度依賴性的圖表。該多種樣品如下：1737基板(科寧公司製造)上透過CVD法按順序形成氮氧化矽膜(膜厚度爲50nm)、氧氮化矽膜(膜厚度爲100nm)、非晶矽膜(54nm)，然後在非晶矽膜上透過使用CVD法形成各種各樣的膜厚度的由氮氧化矽膜(第一覆蓋物)和氧氮化矽膜(第二覆蓋物)構成的疊層結構的膜作爲覆蓋膜。
測定儀器使用分光光譜計(HITACHI公司製造，U-4000 SPECTROPHTOMETER)。
在圖17中，存在反射率大於在不形成覆蓋膜的狀態下的反射率(圖15：膜厚度爲0nm時的反射率)的條件。
因此，可知存在當層疊覆蓋膜時可以將該覆蓋膜用作抗反射膜的條件。
實施例3
採用實施模式4的方法進行雷射光束照射。
形成在第一區域5001中的分開單晶半導體層511的膜厚度爲100nm，形成在第二區域5002的非單晶半導體層512的膜厚度爲50nm。
在此情況下，100nm的膜厚度的最佳能量密度值爲600至700mJ/cm2 。另一方面，50nm的膜厚度的最佳能量密度值爲350至450mJ/cm2 。因此，當對分開單晶半導體層511及非單晶半導體層512一同施加雷射光束時，爲了對雙方以最佳能量密度照射，需要以如下能量密度條件處理，即照射到膜厚度100nm的分開單晶半導體層511的雷射光束的能量密度是照射到膜厚度50nm的非單晶半導體層512的雷射光束的能量密度的1.5至2倍。在此，選擇覆蓋膜的材料、覆蓋膜的膜厚度、以及雷射光束的能量密度而進行處理，以便以1.75倍的能量密度處理分開單晶半導體層511及非單晶半導體層512。
參照圖15的圖表，在非單晶半導體層512上形成由40nm的膜厚度的氧氮化矽膜構成的覆蓋膜。然後，將雷射光束照射設備的設定條件設定爲1000 mJ/cm2 的能量密度，照射308nm的波長的受激準分子雷射。
不形成覆蓋膜的分開單晶半導體層511的吸收率大約爲0.4。因此，每1平方釐米大約為400mJ的能量吸收於分開單晶半導體層511。
另一方面，形成有40nm的膜厚度的覆蓋膜的非單晶半導體層512的吸收率大約爲0.7。因此，每1平方釐米大約爲700mJ的能量吸收於非單晶半導體層512。
如上所述，透過使用非覆蓋膜，可以調整吸收於分開單晶半導體層511及非單晶半導體層512的能量。
實施例4
在本實施例中，對改變氣氛且將雷射光束照射到半導體層之後，透過使用原子力顯微鏡(AFM，Atomic Force Microscope)評估表面的平坦性的結果進行說明。
準備如下兩個基板，即在1737基板(科寧公司製造)上透過CVD法按順序形成氮氧化矽膜(膜厚度爲50nm)、氧氮化矽膜(膜厚度爲100nm)、以及非晶矽膜(54nm)。
接下來，以500℃進行1小時的加熱處理，而脫離半導體中的氫。
然後，對一方的基板不設置覆蓋膜且在大氣氣氛中施加雷射光束，並且對另一方的基板不設置覆蓋膜且在氮氣氣氛中施加雷射光束。
使用發射308nm的波長的雷射光束的受激準分子雷射器。
然後，透過使用原子力顯微鏡評估半導體層的表面的平坦性。表5示出其評估結果。
表5
在最大高低差(P-V)、平均表面粗糙度(Ra)、均方根粗糙度(Rms)的所有方面，氮氣氣氛中施加雷射光束的半導體層的值比大氣氣氛中施加雷射光束的半導體層的值小且其平坦性優越。
另外，雖然幾次進行相同測試，但是在所有的測試中，在氮氣氣氛下施加雷射光束的半導體層的值比大氣氣氛中施加雷射光束的半導體層的值小。
雖然該機制不明確，但是本發明人估計氧影響到結晶成長的機制，結果影響到表面的形狀。
實施例5
準備AN100基板(旭硝子公司製造)。
在基板上透過以矽烷(SiH4 )、一氧化二氮(N2 O)、氨(NH3 )、氫(H2 )爲成膜氣體的等離子體CVD法，來形成氮氧化矽膜(膜厚度爲50nm)。
在其上透過以矽烷和一氧化二氮爲成膜氣體的等離子體CVD法形成氧氮化矽膜(膜厚度爲100nm)。
在其上透過以矽烷爲成膜氣體的等離子體CVD法形成非晶矽膜(膜厚度爲54nm)。
接下來，以500℃進行1小時的加熱處理，而脫離半導體中的氫。
然後，對一方在大氣氣氛中施加雷射光束，並且對另一方在氮氣氣氛中施加雷射光束。
注意，不設置覆蓋膜。
使用發射308nm的波長的雷射光束的受激準分子雷射器進行雷射光束照射。
然後，在將矽膜加工爲島狀之後，透過以矽烷和一氧化二氮爲成膜氣體的等離子體CVD法形成由氧氮化矽膜構成的閘極絕緣膜(膜厚度爲115nm)。其次，對閘極絕緣膜進行包含HF處理的清洗處理。由於清洗處理閘極絕緣膜的膜厚度減少5nm左右。接下來，在閘極絕緣膜上形成閘電極(在30nm的氮化鉭上層疊370nm的鎢的電極)。
然後，透過使用離子摻雜法將磷或硼添加到半導體層，而形成LDD區域、源極區域、以及汲極區域，來在基板上形成N型電晶體和P型電晶體。
其次，透過使用等離子體CVD法形成按順序層疊第一氧化矽膜(50nm)、氮化矽膜(100nm)、第二氧化矽膜(600nm)的層間絕緣膜。
接下來，以410℃進行1小時的加熱處理。
接下來，在層間絕緣膜中形成接觸孔。
接下來，形成按順序層疊鈦、氮化鈦、鋁、鈦的佈線及墊部。
然後，透過將探針器(Prober)的探針接觸於焊墊部，測定每個基板的每個區域的電晶體的電特性。
下面示出測定結果。
表6
表7
表6示出50個n型電晶體的平均值，並且表7示出50個p型電晶體的平均值。
因爲閾值電壓絕對值越大消費電力越高，因此當絕對值小時特性良好。
S值(亦稱為次臨限值擺幅，subthreshold swing)是 電晶體的開關特性的優越性的指標，當S值小時開關特性良好。
電場效應遷移率是載流子遷移的速度的指標，當電場效應遷移率大時特性良好。
而且，如表6和表7所示那樣，當在大氣氣氛中施加雷射光束時，n溝道型及p溝道型的電晶體的電特性都良好。
雖然當在大氣氣氛中施加雷射光束時，n型及p型的電晶體的電特性都良好的理由不明確，但是本發明人估計包含在雷射光束照射氣氛中的氧補償由當形成非晶矽膜時產生的多量懸空鍵構成的缺陷。
本申請案係基於2007年5月18日在日本專利局提出申請的日本專利申請序號2007-132540，在此引用其全部內容作爲參考。
100‧‧‧支撐基板
101‧‧‧第一單晶半導體層
102‧‧‧第二單晶半導體層
103‧‧‧離子層
104‧‧‧接合層
500‧‧‧基板
501‧‧‧絕緣膜
502‧‧‧基底膜
511‧‧‧分開單晶半導體層
512‧‧‧非單晶半導體層
521‧‧‧第一覆蓋膜
522‧‧‧第二覆蓋膜
530‧‧‧閘極絕緣膜
540‧‧‧層間絕緣膜
541‧‧‧閘電極
542‧‧‧閘電極
551a‧‧‧佈線
551b‧‧‧佈線
552a‧‧‧佈線
552b‧‧‧佈線
1001‧‧‧源極驅動器電路
1002‧‧‧閘驅動器電路
1011‧‧‧像素區
2001‧‧‧天線
2002‧‧‧整流電路
2003‧‧‧解調電路
2004‧‧‧調變電路
2006‧‧‧調整器
2007‧‧‧VCO
2008‧‧‧記憶體
2009‧‧‧邏輯電路
5001‧‧‧第一區域
5002‧‧‧第二區域
7000‧‧‧線狀雷射光束
8000‧‧‧箭號
9201‧‧‧主體
9202‧‧‧顯示部
10000‧‧‧基板
20000‧‧‧基板
附圖中：圖1表示有源矩陣驅動的顯示裝置的平面圖；圖2表示非接觸標籤的平面圖；圖3表示非接觸標籤的方塊圖；圖4A至4C表示分開單晶半導體層的製造方法；圖5表示分開單晶半導體層的製造方法；圖6A至6C表示半導體裝置的製造方法；圖7A至7C表示半導體裝置的製造方法； 圖8A至8C表示半導體裝置的製造方法；圖9A至9C表示半導體裝置的製造方法；圖10表示半導體裝置的製造方法；圖11A至11C表示半導體裝置的製造方法；圖12表示半導體裝置的製造方法；圖13A至13C表示半導體裝置的製造方法；圖14A和14B表示半導體裝置的製造方法；圖15表示抗反射膜的反射率、吸收率、透射率；圖16表示抗反射膜的反射率、吸收率、透射率；圖17表示反射膜的反射率；以及圖18A至18E表示半導體裝置的一例。
500‧‧‧基板
501‧‧‧絕緣膜
502‧‧‧基底膜
511‧‧‧分開單晶半導體層
512‧‧‧非單晶半導體層
522‧‧‧第二覆蓋膜
5001‧‧‧第一區域
5002‧‧‧第二區域
7000‧‧‧線狀雷射光束
8000‧‧‧箭頭

Claims (35)

  1. 一種半導體裝置的製造方法，包含以下步驟：在基板上的第一區域中形成單晶半導體層且在該基板上的第二區域中形成非單晶半導體層，使得該單晶半導體層與該非單晶半導體層彼此不重疊；在該單晶半導體層或該非單晶半導體層上形成覆蓋膜；以及從該覆蓋膜的上方施加雷射光束以照射該第一區域及該第二區域，其中，在該施加雷射光束的步驟中，該非單晶半導體層和該單晶半導體層彼此不重疊。
  2. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中該覆蓋膜設置在該單晶半導體層下，並且其中該覆蓋膜設置在該非單晶半導體層上。
  3. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中該覆蓋膜設置在該單晶半導體層上，並且其中該覆蓋膜設置在該非單晶半導體層下。
  4. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中該單晶半導體層的厚度大於該非單晶半導體層的厚度。
  5. 一種半導體裝置的製造方法，包含以下步驟：在基板上的第一區域中形成單晶半導體層且在該基板 上的第二區域中形成非單晶半導體層，使得該單晶半導體層與該非單晶半導體層彼此不重疊；在該單晶半導體層上形成第一覆蓋膜；在該非單晶半導體層上形成第二覆蓋膜；以及從該第一覆蓋膜及該第二覆蓋膜的上方施加雷射光束以照射該第一區域及該第二區域，其中，在該施加雷射光束的步驟中，該非單晶半導體層和該單晶半導體層彼此不重疊。
  6. 如申請專利範圍第5項所述的半導體裝置的製造方法，其中該第一覆蓋膜的反射率和該第二覆蓋膜的反射率不同。
  7. 如申請專利範圍第5項所述的半導體裝置的製造方法，其中該單晶半導體層的厚度大於該非單晶半導體層的厚度。
  8. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成非單晶半導體膜；去除在第一區域中的該非單晶半導體膜，從而在該基板上的第二區域中形成非單晶半導體層；將離子種類摻雜或植入到單晶半導體基板中，從而在離該單晶半導體基板的表面有預定的深度的區域中形成離子層；在該單晶半導體基板的該表面上形成接合層；將該接合層附接到該基板上的該第一區域；對該單晶半導體基板施加能量以在該離子層中產生裂 縫，從而使單晶半導體層殘留在該基板上的該第一區域中，使得該單晶半導體層不與該非單晶半導體層重疊；在該單晶半導體層或該非單晶半導體層上形成覆蓋膜；以及從該覆蓋膜的上方施加雷射光束以照射該第一區域及該第二區域，其中，在該施加雷射光束的步驟中，該非單晶半導體層和該單晶半導體層彼此不重疊。
  9. 如申請專利範圍第8項所述的半導體裝置的製造方法，進一步包含以下步驟：在該第一區域中形成驅動電路；以及在該第二區域中形成具有液晶顯示元件的像素區。
  10. 如申請專利範圍第8項所述的半導體裝置的製造方法，進一步包含以下步驟：在該第一區域中形成具有電致發光顯示元件的像素區；以及在該第二區域中形成驅動電路。
  11. 如申請專利範圍第8項所述的半導體裝置的製造方法，進一步包含以下步驟：在該第一區域中形成類比電路；以及在該第二區域中形成數位電路。
  12. 如申請專利範圍第8項所述的半導體裝置的製造方法，其中在藉使用由非單晶半導體構成的雷射照射測試基板來進行評估所得到的最佳條件下，設定該雷射光束的 能量。
  13. 如申請專利範圍第8項所述的半導體裝置的製造方法，其中該單晶半導體層的厚度大於該非單晶半導體層的厚度。
  14. 一種半導體裝置的製造方法，包含以下步驟：在基板上形成非單晶半導體膜；去除在第一區域中的該非單晶半導體膜，從而在該基板上的第二區域中形成非單晶半導體層；在去除該非單晶半導體膜之後，在該第一區域及該第二區域上形成覆蓋膜；將離子種類摻雜或植入到單晶半導體基板中，從而在離該單晶半導體基板的表面有預定的深度的區域中形成離子層；在該單晶半導體基板的該表面上形成接合層；在形成該覆蓋膜之後，將該接合層附接到該第一區域；對該單晶半導體基板施加能量以在該離子層中產生裂縫，從而使單晶半導體層殘留在該第一區域中，使得該單晶半導體層不與該非單晶半導體層重疊；以及在使該單晶半導體層殘留在該第一區域中之後，從該覆蓋膜的上方施加雷射光束，以照射該第一區域及該第二區域，其中，在該施加雷射光束的步驟中，該非單晶半導體層和該單晶半導體層彼此不重疊。
  15. 如申請專利範圍第14項所述的半導體裝置的製造方法，進一步包含以下步驟：在該第一區域中形成驅動電路；以及在該第二區域中形成具有液晶顯示元件的像素區。
  16. 如申請專利範圍第14項所述的半導體裝置的製造方法，進一步包含以下步驟：在該第一區域中形成具有電致發光顯示元件的像素區；以及在該第二區域中形成驅動電路。
  17. 如申請專利範圍第14項所述的半導體裝置的製造方法，進一步包含以如下步驟：在該第一區域中形成類比電路；以及在該第二區域中形成數位電路。
  18. 如申請專利範圍第14項所述的半導體裝置的製造方法，其中在藉使用由非單晶半導體構成的雷射照射測試基板來進行評估所得到的最佳條件下，設定該雷射光束的能量。
  19. 如申請專利範圍第14項所述的半導體裝置的製造方法，其中該單晶半導體層的厚度大於該非單晶半導體層的厚度。
  20. 一種半導體裝置的製造方法，包含以下步驟：將離子種類摻雜或植入到單晶半導體基板中，從而在離該單晶半導體基板的表面有預定的深度的區域中形成離子層； 在該單晶半導體基板的該表面上形成接合層；將該接合層附接到基板上的第一區域；對該單晶半導體基板施加能量以在該離子層中產生裂縫，從而使單晶半導體層殘留在該第一區域中；在使該單晶半導體層殘留在該第一區域中之後，在該基板上的該第一區域及第二區域中形成覆蓋膜；在該覆蓋膜上形成非單晶半導體膜；將該覆蓋膜用作蝕刻停止件，以去除在該第一區域中的該非單晶半導體膜，從而在該基板上的該第二區域中形成非單晶半導體層，使得該非單晶半導體層不與該單晶半導體層重疊；以及在該第二區域中形成該非單晶半導體層之後，從該覆蓋膜的上方施加雷射光束，以照射該第一區域及該第二區域，其中，在該施加雷射光束的步驟中，該非單晶半導體層和該單晶半導體層彼此不重疊。
  21. 如申請專利範圍第20項所述的半導體裝置的製造方法，進一步包含以下步驟：在該第一區域中形成驅動電路；以及在該第二區域中形成具有液晶顯示元件的像素區。
  22. 如申請專利範圍第20項所述的半導體裝置的製造方法，進一步包含以下步驟：在該第一區域中形成具有電致發光顯示元件的像素區；以及 在該第二區域中形成驅動電路。
  23. 如申請專利範圍第20項所述的半導體裝置的製造方法，還進一步包含以下步驟：在該第一區域中形成類比電路；以及在該第二區域中形成數位電路。
  24. 如申請專利範圍第20項所述的半導體裝置的製造方法，其中在藉使用由非單晶半導體構成的雷射照射測試基板來進行評估所得到的最佳條件下，設定該雷射光束的能量。
  25. 如申請專利範圍第20項所述的半導體裝置的製造方法，其中該單晶半導體層的厚度大於該非單晶半導體層的厚度。
  26. 一種半導體裝置的製造方法，包含以下步驟：在基板上形成非單晶半導體膜；去除在第一區域中的該非單晶半導體膜，從而在該基板上的第二區域中形成非單晶半導體層；將離子種類摻雜或植入到單晶半導體基板中，從而在離該單晶半導體基板的表面有預定的深度的區域中形成離子層；在該單晶半導體基板的該表面上形成接合層；將該接合層附接到該基板上的該第一區域；對該單晶半導體基板施加能量以在該離子層中產生裂縫，從而使單晶半導體層留在該第一區域中，使得該單晶半導體層不與該非單晶半導體層重疊； 在該單晶半導體層上形成第一覆蓋膜；在該非單晶半導體層上形成第二覆蓋膜；以及從該第一覆蓋膜及該第二覆蓋膜的上方施加雷射光束，以照射該第一區域及該第二區域，其中，該第一覆蓋膜的反射率和該第二覆蓋膜的反射率不同，其中，在該施加雷射光束的步驟中，該非單晶半導體層和該單晶半導體層彼此不重疊。
  27. 如申請專利範圍第26項所述的半導體裝置的製造方法，進一步包含以下步驟：在該第一區域中形成驅動電路；以及在該第二區域中形成具有液晶顯示元件的像素區。
  28. 如申請專利範圍第26項所述的半導體裝置的製造方法，進一步包含以下步驟：在該第一區域中形成具有電致發光顯示元件的像素區；以及在該第二區域中形成驅動電路。
  29. 如申請專利範圍第26項所述的半導體裝置的製造方法，進一步包含以如下步驟：在該第一區域中形成類比電路；以及在該第二區域中形成數位電路。
  30. 如申請專利範圍第26項所述的半導體裝置的製造方法，其中在藉使用由非單晶半導體構成的雷射照射測試基板來進行評估所得到的最佳條件下，設定該雷射光束 的能量。
  31. 如申請專利範圍第26項所述的半導體裝置的製造方法，其中該單晶半導體層的厚度大於該非單晶半導體層的厚度。
  32. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中該覆蓋膜形成在該單晶半導體層和該非單晶半導體層其中之一者之上，使得該覆蓋膜不和該單晶半導體層及非該單晶半導體層的另一者重疊。
  33. 如申請專利範圍第8項所述的半導體裝置的製造方法，其中該覆蓋膜形成在該單晶半導體層和該非單晶半導體層其中之一者之上，使得該覆蓋膜不和該單晶半導體層及該非單晶半導體層的另一者重疊。
  34. 如申請專利範圍第5項所述的半導體裝置的製造方法，其中該第一覆蓋膜和該第二覆蓋膜彼此不重疊。
  35. 如申請專利範圍第26項所述的半導體裝置的製造方法，其中該第一覆蓋膜和該第二覆蓋膜彼此不重疊。
TW097111176A 2007-05-18 2008-03-28 半導體裝置的製造方法 TWI476927B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007132540 2007-05-18

Publications (2)

Publication Number Publication Date
TW200903811A TW200903811A (en) 2009-01-16
TWI476927B true TWI476927B (zh) 2015-03-11

Family

ID=40027928

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097111176A TWI476927B (zh) 2007-05-18 2008-03-28 半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US7960262B2 (zh)
JP (2) JP2009004756A (zh)
CN (1) CN101308772B (zh)
TW (1) TWI476927B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5654206B2 (ja) 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US7943414B2 (en) * 2008-08-01 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
SG162675A1 (en) * 2008-12-15 2010-07-29 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN108473312B (zh) 2015-12-28 2022-02-15 日立造船株式会社 碳纳米管复合材料以及碳纳米管复合材料的制造方法
KR101936795B1 (ko) * 2017-03-31 2019-01-11 (주)알엔알랩 레이저를 이용한 간접 가열 방법
JP6743752B2 (ja) 2017-04-20 2020-08-19 三菱電機株式会社 半導体装置の製造方法
CN107833924B (zh) * 2017-10-26 2020-06-19 京东方科技集团股份有限公司 顶栅型薄膜晶体管及其制备方法、阵列基板、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US20070063281A1 (en) * 2002-03-26 2007-03-22 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US20070087488A1 (en) * 2005-10-18 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000216265A (ja) * 1999-01-22 2000-08-04 Mega Chips Corp 半導体装置及びその製造方法
JP4379943B2 (ja) 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
JP4101409B2 (ja) * 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
JP2001318652A (ja) * 2000-05-08 2001-11-16 Matsushita Electric Ind Co Ltd アクティブマトリクス液晶表示素子
JP2003142402A (ja) * 2001-08-10 2003-05-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003282885A (ja) * 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
JP4772258B2 (ja) * 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP4759919B2 (ja) 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
JP5072208B2 (ja) * 2004-09-24 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2006117900A1 (ja) * 2005-04-26 2006-11-09 Sharp Kabushiki Kaisha 半導体装置の製造方法及び半導体装置
JP2007036216A (ja) * 2005-06-24 2007-02-08 Semiconductor Energy Lab Co Ltd 半導体装置及び無線通信システム
JP2007079431A (ja) * 2005-09-16 2007-03-29 Toshiba Matsushita Display Technology Co Ltd 表示素子用アレイ基板及びその作製方法、これを用いた表示素子
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
KR101457656B1 (ko) * 2007-05-17 2014-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기
US7745268B2 (en) * 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US20070063281A1 (en) * 2002-03-26 2007-03-22 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US20070087488A1 (en) * 2005-10-18 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TW200903811A (en) 2009-01-16
JP2009004756A (ja) 2009-01-08
US7960262B2 (en) 2011-06-14
CN101308772B (zh) 2013-01-02
CN101308772A (zh) 2008-11-19
US20080286911A1 (en) 2008-11-20
JP2014170959A (ja) 2014-09-18

Similar Documents

Publication Publication Date Title
TWI476927B (zh) 半導體裝置的製造方法
KR101492464B1 (ko) 반도체장치의 제조방법
US7919392B2 (en) Semiconductor device and method of manufacturing the same
US7508034B2 (en) Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US7893439B2 (en) Silicon nitride film and semiconductor device
CN101471248B (zh) 半导体衬底的制造方法及半导体器件的制造方法
US7883988B2 (en) Method for manufacturing semiconductor substrate
KR20100065145A (ko) 반도체 장치 및 전자 기기
US8946820B2 (en) Method for manufacturing semiconductor substrate, substrate for forming semiconductor substrate, stacked substrate, semiconductor substrate, and electronic device
KR100879047B1 (ko) 반도체 장치 및 그 제조방법
JP4684877B2 (ja) 薄膜積層基板、及びその製造方法、並びに表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees