JPWO2006117900A1 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JPWO2006117900A1
JPWO2006117900A1 JP2007514461A JP2007514461A JPWO2006117900A1 JP WO2006117900 A1 JPWO2006117900 A1 JP WO2006117900A1 JP 2007514461 A JP2007514461 A JP 2007514461A JP 2007514461 A JP2007514461 A JP 2007514461A JP WO2006117900 A1 JPWO2006117900 A1 JP WO2006117900A1
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
single crystal
layer
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007514461A
Other languages
English (en)
Inventor
守口　正生
正生 守口
高藤　裕
裕 高藤
スティーブン ロイ ドロース
スティーブン ロイ ドロース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2006117900A1 publication Critical patent/JPWO2006117900A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本発明は、転写により絶縁基板上に形成される単結晶半導体層を含む半導体素子の特性を向上させることができる半導体装置の製造方法を提供する。本発明は、絶縁基板上に設けられた単結晶半導体層を有する半導体装置の製造方法であって、上記製造方法は、単結晶半導体基板に剥離用物質を注入して剥離層を形成する工程と、剥離層で分離させることにより単結晶半導体基板の一部を絶縁基板上に転写して単結晶半導体層を形成する工程と、単結晶半導体層の少なくとも片面側に水素含有層を形成する工程と、水素含有層から単結晶半導体層に水素を拡散させる工程とを有する半導体装置の製造方法である。

Description

本発明は、半導体装置の製造方法、半導体装置及び液晶表示装置に関する。より詳しくは、転写技術を利用して基板上に高性能で微細な回路が形成される半導体装置の製造方法、並びに、それを用いて得られる半導体装置及び液晶表示装置に関するものである。
半導体装置の製造方法に関し、半導体基板中に水素を注入し、別基板と貼り合わせた後、アニールを行うことによって半導体基板を水素注入層に沿って分離し、別基板上に転写するスマートカット（Ｓｍａｒｔ−ｃｕｔ）法が提案されている（例えば、非特許文献１及び２参照。）。また、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等の半導体素子の一部が形成されている単結晶シリコン基板に水素を注入して形成された剥離層を分離させることにより、単結晶シリコン層を含む半導体素子の一部を絶縁基板上に転写する方法が提案されている（例えば、特許文献１〜３参照。）。これらの技術を用いることにより、絶縁基板上に単結晶シリコン層が形成されたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を形成することができる。このようなＳＯＩ基板上にトランジスタ等の半導体素子を形成することにより、寄生容量の低減、絶縁抵抗の向上を図ることができるため、半導体装置の高性能化、高集積化が可能となる。
一方、単結晶シリコン基板の一部に形成される剥離層を充分に剥離するためには例えば４×１０１６原子／ｃｍ３以上の非常に高濃度の水素を単結晶シリコン基板に注入する必要がある。このため、転写して絶縁基板上に形成された単結晶シリコン層中には通常１×１０２１原子／ｃｍ３程度の水素が存在する。また、水素注入により方位は維持されているものの結晶格子の歪みにより微小な結晶欠陥が大量に生じてしまう。なお、ここでいう微小な結晶欠陥とは点欠陥、転位欠陥、積層欠陥等を意味し、エッチングにより小さなピットとして観察されるものである。
これに対し、ＳＯＩ基板を形成する際には、１０００℃以上の高温でアニール（焼きなまし）を行うことにより、残留水素の除去と結晶欠陥の回復を充分に行うことができる。しかしながら、ガラス基板上に単結晶シリコン層を形成する場合は、ガラス基板の耐熱性の低さから、アニールを行う際の温度及び時間が制限されてしまう。このため、アニールが不充分となり、アニール後も半導体層中には１×１０２０原子／ｃｍ３程度の水素、及び、微小な結晶欠陥が存在することとなる。
この残留水素は化学的に活性であるため、単結晶シリコン層中で（１）ドナーとなること、（２）ボロン等の不純物イオンを不活性化すること、（３）アクセプタとなること等により、半導体素子の電気的特性を大きく変化させてしまうことが知られている。また、微小な結晶欠陥は、電子及びホールのトラップとなり、そのトラップ密度は１×１０１７原子／ｃｍ３以上となるため、半導体素子の電気的特性が大きく低下してしまうことが知られている。
このため、従来の単結晶膜を転写する技術を用いた半導体装置の製造方法においては、ガラス基板が使用できる温度領域において、基板上で方位の揃った単結晶膜を得ることができるものの、水素注入による残留水素と結晶欠陥により、充分なデバイス特性を有する半導体装置を製造することが困難であり、具体的には、移動度の低下、しきい値電圧のシフト、オフ時のリーク電流の増大、及び、サブスレッショルド係数（Ｓ値）の増大等において改善の余地があった。
一方、レーザ結晶化法、固相成長法等により絶縁基板上に形成された多結晶シリコン膜については、水素含有層を形成し、多結晶シリコン膜中に水素を拡散することにより、多結晶シリコン膜の結晶欠陥を消滅させる方法が知られている（例えば、特許文献４〜６参照。）。しかしながら、一般的な単結晶シリコン膜において、水素をシリコン膜中に拡散させる技術を適用した場合、逆に拡散水素による特性変化、信頼性低下等の悪影響が生じていた。
「Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ」，（米国），Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｓ，１９９５年，Ｎｏ．１４，Ｖｏｌ．３１，ｐ．１２０１ 「Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ」，日本応用物理学会，１９９７年，Ｖｏｌ．３６，ｐ．１６３６ 特開２００３−２８２８８５号公報 特開２００４−１６５６００号公報 特開２００５−２６４７２号公報 特開平５−２３５０３８号公報 特開平８−３２０７７号公報 特開２００１−９３８５３号公報
本発明は、上記現状に鑑みてなされたものであり、転写により絶縁基板上に形成される単結晶半導体層を含む半導体素子の特性を向上させることができる半導体装置の製造方法、並びに、それを用いて得られる半導体装置及び液晶表示装置を提供することを目的とするものである。
本発明者らは、転写により絶縁基板上に形成される単結晶半導体層を含む半導体素子の特性を向上させることができる半導体装置の製造方法について種々検討したところ、単結晶半導体基板に転写用の剥離層を形成する際の水素注入により生じる残留水素及び微小な結晶欠陥に着目した。そして、半導体装置の製造方法において、単結晶半導体基板に剥離用物質を注入して剥離層を形成する工程と、剥離層で分離させることにより単結晶半導体基板の一部を絶縁基板上に転写して単結晶半導体層を形成する工程とを行った場合に、単結晶半導体層の少なくとも片面側に水素含有層を形成する工程と、その水素含有層から単結晶半導体層に水素を拡散させる工程とを行うことにより、電気的に活性な残留水素を不活性化するとともに、水素注入で生じた格子歪みによる微小な結晶欠陥中のダングリングボンドを終端（ターミネート）させることができることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明は、絶縁基板上に設けられた単結晶半導体層を有する半導体装置の製造方法であって、上記製造方法は、単結晶半導体基板に剥離用物質を注入して剥離層を形成する工程（剥離層形成工程）と、剥離層で分離させることにより単結晶半導体基板の一部を絶縁基板上に転写して単結晶半導体層を形成する工程（単結晶半導体層形成工程）と、単結晶半導体層の少なくとも片面側に水素含有層を形成する工程（水素含有層形成工程）と、水素含有層から単結晶半導体層に水素を拡散させる工程（水素拡散工程）とを有する半導体装置の製造方法である。
本発明により得られる半導体装置においては、水素含有層から単結晶半導体層中に拡散した水素は、電気的に活性な残留水素を不活性化し、しかも微小な結晶欠陥中のダングリングボンドをターミネートすることにより、結晶中の欠陥密度を大幅に低減することができる。この結果、得られるデバイスの特性を大幅に向上させることができる。図４に実際に得られた実験結果を示す。なお、図４では、転写により形成された単結晶シリコン層を有するＭＯＳに関し、（１）水素含有層としてシリコン窒化膜（ＳｉＮｘ）を形成したときのＮＭＯＳ、（２）水素含有層としてシリコン窒化膜（ＳｉＮｘ）を形成しなかったときのＮＭＯＳ、（３）水素含有層としてシリコン窒化膜（ＳｉＮｘ）を形成したときのＰＭＯＳ、（４）水素含有層としてシリコン窒化膜（ＳｉＮｘ）を形成しなかったときのＰＭＯＳについて、ゲート電圧Ｖｇ（Ｖ）に対するソース−ドレイン電流特性Ｉｄｓ（Ａ）をそれぞれ示している。図４に示すように、シリコン窒化膜を設けて水素拡散工程を行った場合には、ＮＭＯＳ、ＰＭＯＳとも移動度増加、Ｓ値低下、オフ電流低下等の効果があることがはっきりと確認できる。特にＰｃｈ（チャネル）型では、オフ電流、Ｓ値が大幅に改善されている。これは、活性な残留水素（ドナー）が本発明の作用効果により不活性化されたためと考えられる。
なお、多結晶シリコン膜の場合には、グレインと呼ばれる粒形結晶の集合体からなり、各粒間にはグレインバウンダリが存在する。このグレインバウンダリは大きく結晶方位の異なる粒の境界（角度の大きなミスオリエンテーション）であるため、結晶格子のつながっていない大きな結晶欠陥がある。逆に粒内では、例えばレーザ結晶化の場合、非常に高温で形成されるため結晶欠陥の密度は低い。このため、多結晶シリコン膜では、結晶欠陥はグレインバウンダリに集中している。したがって、上述の多結晶シリコン膜の結晶欠陥を消滅させる方法は、ミスオリエンテーション角度（対応格子関係からのずれの角度）の大きなグレインバウンダリにおけるダングリングボンドのターミネートにより結晶欠陥密度を低減するものである。これらの結晶欠陥は深い準位にあり、移動度の低下をおもに招いている。なお、グレインバウンダリは、顕在化エッチングにより線状で観察することができる。
これに対し、単結晶半導体層では、方位がそろっておりグレインバウンダリは存在しない。すなわち本発明では、電気的に活性な残留水素の不活性化と水素注入による格子歪みにともなう微小欠陥（浅い準位と深い準位の混在）のターミネーションにより特性の向上を図っている。このため拡散させる水素濃度は多結晶膜の場合に比べて低くてもよく、非常に大きなプロセスウィンドウ（プロセス上の自由度）を得ることができる。
また、転写以外の方法で形成される一般的な単結晶半導体層では、残留水素の影響や欠陥密度が元々低いため、水素をシリコン膜中に拡散させる技術を適用すると、逆に拡散水素による特性変化、信頼性低下等の悪影響が生じてしまう。
本発明の半導体装置の製造方法における好ましい態様について以下に詳しく説明する。
本発明において、上記単結晶半導体層形成工程は、単結晶半導体基板に半導体装置の一部を形成した後に行われることが好ましい。このとき、本発明の半導体装置の製造方法は、少なくとも半導体装置のゲート電極を形成する工程までは単結晶半導体基板上で行うことが好ましい。単結晶半導体層をガラス基板等の絶縁基板上に直接形成すると、絶縁基板と単結晶半導体層との熱膨張率の差によって、単結晶半導体層が剥がれたり、破損したりすることが知られているが、半導体装置の一部を単結晶半導体基板に予め形成したうえで絶縁基板上に転写する方法によれば、ガラス基板等の絶縁基板上に、単結晶半導体層を含む半導体装置を形成することができる。
本発明において、上記水素含有層は、形成時に１×１０２２〜４×１０２２原子／ｃｍ３の水素を含有することが好ましい。これにより、電気活性な残留水素を不活性化するとともに、水素注入によって生じた格子歪みによる微小な結晶欠陥中のダングリングボンドを終端させるために充分な水素を水素含有層から単結晶半導体層へ供給することができ、半導体装置の特性を向上させることができる。１×１０２２原子／ｃｍ３未満であると、半導体装置の特性向上が充分ではないことがある。４×１０２２原子／ｃｍ３を超えると、熱処理後に膜剥がれ等の問題が発生することがある。形成時の水素含有層における水素含有濃度は、２×１０２２〜３×１０２２原子／ｃｍ３であることがより好ましい。
また、上記水素含有層は、シリコン窒化膜（窒化シリコン膜）であることが好ましい。シリコン窒化膜は、半導体装置の好適な構成材料であり、かつ水素を充分に含有させたり、放出させたりすることができる材料である。また、上記シリコン窒化膜は、プラズマＣＶＤ（化学気相成長）法により形成されることが好ましい。プラズマＣＶＤ（化学気相成長）法により形成されるシリコン窒化膜は水素を含むため、単結晶半導体層中の結晶欠陥を消滅させるのに好適である。
上記プラズマＣＶＤ（化学気相成長）は、１５０〜３５０℃で成膜を行うものであることが好ましい。これにより、シリコン窒化膜の水素含有量を多くすることができる。１５０℃未満であると、緻密なシリコン窒化膜を形成することができず、密着性が低下し、信頼性の低下を招くことがある。３５０℃を超えると、含有水素量が減少してしまうことがある。プラズマＣＶＤ（化学気相成長）における成膜温度は、２００〜２７０℃であることがより好ましい。
上記水素含有層は、半導体装置の層間絶縁膜であることが好ましい。これにより、新たな水素含有層の形成工程の増加を抑制することができる。なお、本明細書において、層間絶縁膜とは、半導体装置を構成する各導電部（例えば、電極、配線）を絶縁するものであれば特に限定されるものではない。
上記水素拡散工程は、３００〜５００℃のアニールにより行われることが好ましい。３００℃未満であると、充分に水素が拡散しないことがある。５００℃を超えると、水素が半導体装置の外に放出されてしまうことがある。水素拡散工程におけるアニール温度は、３５０〜４５０℃であることがより好ましい。
上記半導体装置は、単結晶半導体層と水素含有層との間に少なくとも１層のシリコン酸化膜（酸化シリコン膜）を有することが好ましい。これにより、単結晶半導体層にかかる水素含有層からの応力を緩和し、単結晶半導体層における移動度の低下を防止することができる。また、シリコン酸化膜は、単結晶半導体層と良好な界面を形成する。したがって、単結晶半導体層と水素含有層間にシリコン酸化膜を設けることで、良好な界面特性が得られ、特性、信頼性の向上、安定化が可能となる。
上記単結晶半導体基板は、単結晶シリコンからなることが好ましい。この場合、多結晶シリコンを含む半導体素子よりも高性能な単結晶シリコンを含む半導体素子を絶縁基板上に形成することができる。
上記絶縁基板は、ガラス基板であることが好ましい。絶縁基板として、シリコン基板等と比較して耐熱性の低いガラス基板を用いる場合には、従来の方法では、転写により優れた特性を有する単結晶半導体層を形成することが困難であったため、本発明の方法が特に有効である。
上記剥離用物質は、水素イオン又は水素イオンと不活性ガス元素のイオンとの混合物であることが好ましい。これにより、剥離層を充分に分離させることができる。その結果、単結晶半導体層を絶縁基板上に形成することができるので、単結晶シリコン層を含む高性能な半導体装置を製造することができる。
上記単結晶半導体層は、水素拡散工程後に１×１０１９〜１×１０２１原子／ｃｍ３の水素を含有することが好ましい。これにより、水素含有層から拡散してきた水素が、単結晶半導体層中の電気活性な残留水素を不活性化するとともに、水素注入によって生じた格子歪みによる微小な結晶欠陥中のダングリングボンドを終端させることができる。その結果、トランジスタの移動度の増加、サブスレッショルド係数の低下、オフ時のリーク電流の低下等を図ることができ、高性能な半導体装置を製造することができる。１×１０１９原子／ｃｍ３未満であると、半導体装置の特性向上が充分ではないことがある。１×１０２１原子／ｃｍ３を超えると、水素含有層から拡散してきた過剰な水素が、ドナー又はアクセプターとなることにより半導体装置の特性の悪化を招いたり、ゲート絶縁膜中に過剰に拡散してトラップとなることにより信頼性の低下を招くことがある。水素拡散工程後の単結晶半導体層における水素含有濃度は、５×１０１９〜５×１０２１原子／ｃｍ３であることがより好ましい。
上記半導体装置の製造方法は、単結晶半導体層形成工程を行った後に、水素含有層形成工程を行うことが好ましい。これにより、単結晶半導体層形成時のアニールにより、水素含有層から水素が拡散することを防止することができる。
上記半導体装置は、単結晶半導体基板の一部を絶縁基板上に転写して形成された単結晶半導体層を含む第一の半導体素子と、絶縁基板上に直接形成された半導体層を含む第二の半導体素子とを有し、かつ第一の半導体素子と第二の半導体素子とが電気的に接続されていることが好ましい。本発明においては、転写により形成した単結晶半導体層の水素化を行うことで第一の半導体素子の高性能化を図ることができるが、このような第一の半導体素子とは別に、絶縁基板上に直接形成した半導体層を含む第二の半導体素子を設けることができる。これにより、所望の特性に応じて半導体素子を作り分けることができる。例えば、高性能な機能が要求される半導体素子には、単結晶半導体層を含む第一の半導体素子を用い、それ以外には、多結晶半導体層を含む第二の半導体素子を用いることにより、目的の機能を有する半導体素子が高集積化された半導体装置を製造することができる。このような場合には、単結晶半導体層を絶縁基板上に形成した後に、その単結晶半導体層を含む第一の半導体素子を形成する工程は、絶縁基板上に直接形成される一般的な低温多結晶半導体素子の製造工程と同様にして行うことができることから、単結晶半導体層を絶縁基板上に形成した後の第一の半導体素子形成工程と同時に、同一絶縁基板上に低温多結晶半導体素子を形成することができる。これにより、製造工程の増加を抑制しつつ、単結晶半導体層と多結晶半導体層とを含む半導体装置を製造することができる。
上記第一の半導体素子及び／又は第二の半導体素子は、薄膜トランジスタであることが好ましい。これにより、本発明により製造される半導体装置を液晶表示パネルや有機ＥＬパネル等のアクティブマトリクス駆動を行う表示装置に利用することができる。上記第二の半導体素子の半導体層は、多結晶シリコン層であることが好ましい。多結晶シリコン層を用いた半導体素子は、単結晶半導体層を含む第一の半導体素子との組み合わせで、フルモノリシック化（システムオングラス）液晶表示装置等において好適に用いられるものである。また、上記第二の半導体素子の多結晶シリコン層は、アモルファスシリコン層をレーザでアニールすることで形成されるか、又は、アモルファスシリコン層に触媒元素を導入しアニールすることで形成されることが好ましい。これにより、第二の半導体素子の半導体層として高品質な多結晶シリコンを形成することができる。なお、上記触媒元素としては、例えば、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕ、Ａｌ等が挙げられ、なかでもＮｉが好適に用いられる。また、触媒元素の導入方法としては、例えば、スピン塗布、スパッタリング、蒸着、ディップ等が挙げられる。
上記水素拡散工程は、第二の半導体素子の半導体層の水素化工程と同時に行われることが好ましい。これにより、第二の半導体素子の半導体層を形成するための新たな水素化工程の増加を抑制することができる。
上記水素含有層は、第二の半導体素子の層間絶縁膜又はパッシベーション膜（表面保護膜）であることが好ましい。これにより、第一の半導体素子の形成工程と同時に、第二の半導体素子の層間絶縁膜又はパッシベーション膜を形成することができるので、第二の半導体素子を形成する際に、層間絶縁膜又はパッシベーション膜を形成するための新たな工程の増加を抑制することができる。なお、本明細書において、パッシベーション膜とは、半導体装置を構成する層の表面を保護するものであれば特に限定されるものではない。パッシベーション膜を構成する材料としては、例えば、シリコン窒化膜、ＳｉＮＯ、ＳｉＯＮ等が挙げられる。
本発明はまた、上記半導体装置の製造方法により製造された半導体装置（以下、第１の半導体装置ともいう）でもある。このような本発明の第１の半導体装置によれば、水素注入により特性の劣化した半導体素子の機能が回復されていることから、転写せずに形成した単結晶半導体層を含む半導体素子と匹敵する特性を有する単結晶半導体層を含む半導体素子を絶縁基板上に形成することができる。
本発明は更に、絶縁基板上に設けられた単結晶半導体層を有する半導体装置であって、上記半導体装置は、単結晶半導体層の少なくとも片面側に水素含有層を有し、上記単結晶半導体層は、単結晶半導体基板に剥離用物質を注入して形成された剥離層で分離されることにより、単結晶半導体基板の一部が絶縁基板上に転写されたものであり、かつ水素含有層から拡散した水素を含有する半導体装置（以下、第２の半導体装置ともいう）でもある。このような本発明の第２の半導体装置によれば、水素含有層から水素を単結晶半導体層へ拡散させることにより、剥離用物質に含まれ、剥離層の分離後も単結晶半導体層に残留する電気的に活性な水素を不活性化させるとともに、剥離用物質の注入によって生じた格子欠陥中のダングリングボンドを終端させ、転写により絶縁基板上に形成される単結晶半導体層を含む半導体装置の特性を向上させることができる。
上記第２の半導体装置において、上記単結晶半導体層は、１×１０１９原子／ｃｍ３以上の水素を含有することが好ましい。なお、本願明細書における「以上」は、当該数値を含むものである。水素含有層から水素を拡散させることにより、単結晶半導体層に１×１０１９原子／ｃｍ３以上の水素を含有させることが可能であり、これにより、水素含有層から拡散してきた水素が、単結晶半導体層中の電気活性な残留水素を不活性化するとともに、水素注入によって生じた格子歪みによる微小な結晶欠陥中のダングリングボンドを終端させることができる。その結果、移動度の増加、サブスレッショルド係数の低下、オフ時のリーク電流の低下等を図ることができ、高性能な半導体装置を実現することができる。１×１０１９原子／ｃｍ３未満であると、半導体装置の特性向上が充分ではないことがある。単結晶半導体層における水素含有濃度の好ましい下限は、５×１０１９原子／ｃｍ３であり、好ましい上限は、１×１０２１原子／ｃｍ３であり、より好ましい上限は、５×１０２１原子／ｃｍ３である。なお、１×１０２１原子／ｃｍ３を超えると、水素含有層から拡散してきた過剰な水素が、ドナー又はアクセプターとなることにより半導体装置の特性の悪化を招いたり、ゲート絶縁膜中に過剰に拡散してトラップとなることにより信頼性の低下を招くことがある。
本発明は更に、絶縁基板上に設けられた単結晶半導体層を有する半導体装置であって、上記半導体装置は、単結晶半導体層の少なくとも片面側に水素含有層を有し、上記単結晶半導体層は、単結晶半導体基板に剥離用物質を注入して形成された剥離層で分離することにより、単結晶半導体基板の一部が絶縁基板上に転写されたものであり、かつ１×１０１９原子／ｃｍ３以上の水素を含有する半導体装置（以下、第３の半導体装置ともいう）でもある。このような本発明の第３の半導体装置によれば、１×１０１９原子／ｃｍ３以上の水素を含有することから、剥離用物質に含まれ、剥離層の分離後も単結晶半導体層に残留する電気的に活性な水素が不活性化されており、また、剥離用物質の注入によって生じた格子欠陥中のダングリングボンドをターミネートされているので、移動度の増加、サブスレッショルド係数の低下、オフ時のリーク電流の低下等を図ることができ、転写により絶縁基板上に形成される単結晶半導体層を含む半導体装置の特性向上を実現することができる。１×１０１９原子／ｃｍ３未満であると、半導体装置の特性向上が充分ではないことがある。単結晶半導体層における水素含有濃度の好ましい下限は、５×１０１９原子／ｃｍ３であり、好ましい上限は、１×１０２１原子／ｃｍ３であり、より好ましい上限は、５×１０２１原子／ｃｍ３である。なお、１×１０２１原子／ｃｍ３を超えると、水素含有層から拡散してきた過剰な水素が、ドナー又はアクセプターとなることにより半導体装置の特性の悪化を招いたり、ゲート絶縁膜中に過剰に拡散してトラップとなることにより信頼性の低下を招くことがある。
なお、上記第２又は第３の半導体装置では、単結晶半導体層中に剥離用物質を注入したことによる結晶の損傷の存在や、剥離用物質の存在により、単結晶半導体層が、単結晶半導体基板に剥離用物質を注入して形成された剥離層で分離されることにより、単結晶半導体基板の一部が絶縁基板上に転写されたものであることを確認することができる。剥離用物質としては、水素イオン又は水素イオンと不活性ガス元素のイオンとの混合物等が好適に用いられるが、水素イオンと不活性ガス元素のイオンとの混合物が用いられた場合には、単結晶半導体層中に不活性ガス元素の存在を確認することができる。すなわち、上記単結晶半導体層の好ましい形態としては、不活性ガス元素を含有する形態が挙げられる。
上記第２又は第３の半導体装置の好ましい形態としては、第１の半導体装置の好ましい形態と同様である。以下、上記第２又は第３の半導体装置の好ましい形態を列挙するが、その詳細については、本発明の半導体装置の製造方法に関する説明と同様であることから、省略する。
上記第２又は第３の半導体装置において、上記水素含有層は、シリコン窒化膜であることが好ましく、この場合、上記シリコン窒化膜は、プラズマ化学気相成長法により形成されたものであることが好ましい。また、上記水素含有層は、半導体装置の層間絶縁膜であることが好ましい。上記第２又は第３の半導体装置は、単結晶半導体層と水素含有層との間に少なくとも１層のシリコン酸化膜を有することが好ましい。上記単結晶半導体基板は、単結晶シリコンからなることが好ましい。上記絶縁基板は、ガラス基板であることが好ましい。上記第２又は第３の半導体装置は、単結晶半導体層を含む第一の半導体素子と、絶縁基板上に直接形成された半導体層を含む第二の半導体素子とを有し、かつ第一の半導体素子と第二の半導体素子とが電気的に接続されていることが好ましく、この場合、上記第一の半導体素子及び／又は第二の半導体素子は、薄膜トランジスタであることが好ましく、上記第二の半導体素子の半導体層は、多結晶シリコン層であることが好ましく、上記水素含有層は、第二の半導体素子の層間絶縁膜又はパッシベーション膜であることが好ましい。
本発明はそして、上記半導体装置を含んでなる液晶表示装置でもある。このような本発明の液晶表示装置によれば、ガラス基板上に周辺回路であるデジタルドライバ、ＤＣ−ＤＣコンバータ、ＤＡＣ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）、及び、ＲＦ（ｒａｄｉｏ−ｆｒｅｑｕｅｎｃｙ ｒａｄｉａｔｉｏｎ）回路等を一体的に形成する、いわゆるフルモノリシック化を行うことにより液晶表示装置の薄型化、小型化、信頼性の向上等を図ることができる。
本発明の半導体装置の製造方法によれば、単結晶半導体基板の一部を絶縁基板上に転写して形成した単結晶半導体層に、水素含有層から水素を拡散させることにより、電気的に活性な残留水素を不活性化させるとともに、水素注入によって生じた格子歪みによる微小な結晶欠陥中のダングリングボンドを終端させ、転写により絶縁基板上に形成される単結晶半導体層を含む半導体素子の特性を向上させることができる。
以下に実施例を掲げ、図面を参照して本発明を更に詳細に説明するが、本発明はこれらの実施例のみに限定されるものではない。
（実施例１）
図１−１〜１−９は、実施例１における１個のＮＭＯＳ（Ｎｅｇａｔｉｖｅ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタの製造方法を示す断面模式図である。なお、本実施例では、１個のＮＭＯＳトランジスタについて説明するが、イオン注入時の不純物導電型を適宜変更することにより、ＰＭＯＳ（Ｐｏｓｉｔｉｖｅ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを形成することもできる。また、本実施例の半導体装置は、複数個のＮＭＯＳトランジスタ及び／又はＰＭＯＳトランジスタが同一半導体基板上に形成されたものである。
まず、図１−１に示すように、熱酸化法によりシリコン基板１上に熱酸化膜２を形成し、イオン注入によりボロン等のＰ型不純物元素３をシリコン基板１内に注入する。次に、図１−２に示すように、１０００〜１２００℃で３０〜１８０分間のアニール（例えば１１００℃で９０分）を行い、イオン注入されたＰ型不純物元素３を拡散、活性化させたＰウェル領域４を形成する。続いて、図１−３に示すように、イオン注入により、Ｈ＋、Ｈ２＋、Ｈｅ＋、Ｎｅ＋等の剥離用物質５をシリコン基板１中に注入（例えば、Ｈ＋を２×１０１６イオン／ｃｍ２、Ｈｅ＋を１×１０１６イオン／ｃｍ２となるように注入）して、剥離層６を形成する。
続いて、図１−４に示すように、５％過酸化水素と２％アンモニアの水溶液（ＳＣ１）により熱酸化膜２の表面を洗浄した後、熱酸化膜２とガラス基板７とを貼り合わせる。続いて、４００〜６００℃で１分間〜５時間のアニール（例えば６００℃で２分）を行うことにより、図１−５に示すように、剥離層６の一部をシリコン基板１から分離し、ガラス基板７上に単結晶シリコン層８を形成する。
続いて、図１−６に示すように、エッチング等により、剥離層６を取り除いた後、膜厚５０ｎｍ程度まで単結晶シリコン層８の薄膜化を行う。続いて、図１−７に示すように、単結晶シリコン層８をパターニングして活性領域を形成した後、ゲート絶縁膜（シリコン酸化膜）９をプラズマＣＶＤ（化学気相成長）法等で成膜する。続いて、図１−８に示すように、ＮＭＯＳトランジスタのゲート電極１０を形成した後、ゲート電極１０をマスクとして、イオン注入により、リン等のＮ型不純物元素１１を注入し、単結晶シリコン層８内にＮ型低濃度不純物領域１２ａ及びチャネル領域１２ｂを形成する。更に、６００℃程度で６０分間のアニールにより、不純物の活性化を行う。
続いて、図１−９に示すように、層間絶縁膜となるシリコン酸化膜１３及びシリコン窒化膜（水素含有層）１４をプラズマＣＶＤ（化学気相成長）法により順次成膜する。その後、３００〜５００℃で３０〜１２０分間（例えば４００℃で６０分）のアニールを行うことにより、水素１５が単結晶シリコン層８に拡散する。この水素１５が、単結晶シリコン層８中の電気的に活性な残留水素を不活性化するとともに、水素注入による格子歪みによる微小な結晶欠陥中のダングリングボンドを終端させる。最後に、コンタクトホールと電極１６とを形成し、ＮＭＯＳトランジスタが完成する。本実施例で形成したＮＭＯＳトランジスタを用いた半導体装置は、剥離層形成に伴う水素注入による移動度の低下、しきい値電圧のシフト、オフ時のリーク電流の増大、及び、サブスレッショルド係数の増大等が改善されており、特性に優れたものである。
本実施例においては、単結晶シリコン層８をガラス基板７上に形成した後に、その単結晶シリコン層８を含む第一のＮＭＯＳトランジスタ３２を形成する工程は、ガラス基板７上に直接形成される低温多結晶シリコン層３３を含む第二のＮＭＯＳトランジスタ３１の一般的な製造工程と同一であるため、単結晶シリコン層８をガラス基板７上に形成した後の第一のＮＭＯＳトランジスタ３２の形成工程において、同一ガラス基板７上に第二のＮＭＯＳトランジスタ３１を並行して形成することができる。これにより、製造工程の増加を抑制しつつ、図２に示すように、単結晶シリコン層８と多結晶シリコン層３３とを含む半導体装置を製造することができる。また、高性能な機能が要求されるＮＭＯＳトランジスタには、単結晶シリコン層を含む第一のＮＭＯＳトランジスタ３２を用い、それ以外には、多結晶シリコン層を含む第二のＮＭＯＳトランジスタ３１を用いることにより、目的の機能を有するトランジスタが高集積化された半導体装置を製造することができる。
（実施例２）
図３−１〜３−１６は、実施例２における１個のＮＭＯＳトランジスタの製造方法を示す断面模式図である。なお、本実施例では、１個のＮＭＯＳトランジスタについて説明するが、イオン注入時の不純物導電型を適宜変更することにより、ＰＭＯＳトランジスタを形成することもできる。また、本実施例の半導体装置は、複数個のＮＭＯＳトランジスタ及び／又はＰＭＯＳトランジスタが同一半導体基板上に形成されたものである。また、ＮＭＯＳとＰＭＯＳとは、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）やトレンチアイソレーション等により、適宜素子分離されている。
まず、図３−１に示すように、熱酸化法によりシリコン基板１上に熱酸化膜２を形成し、イオン注入によりボロン等のＰ型不純物元素３をシリコン基板１内に注入する。次に、図３−２に示すように、１０００〜１２００℃で６０〜１８０分間のアニール（例えば１１００℃で１２０分）を行い、イオン注入されたＰ型不純物元素３を拡散、活性化させたＰウェル領域４を形成する。
続いて、図３−３に示すように、シリコン窒化膜２４を形成した後、シリコン窒化膜２４のパターニングを行う。続いて、図３−４に示すように、ＬＯＣＯＳ酸化を行い、ＬＯＣＯＳ酸化膜２５を形成する。
続いて、図３−５に示すように、シリコン窒化膜２４及び熱酸化膜２を一旦除去した後、ゲート絶縁膜９を形成する。続いて、図３−６に示すように、ＮＭＯＳトランジスタのゲート電極１０を形成する。続いて、図３−７に示すように、ゲート電極１０をマスクとして、イオン注入により、リン等のＮ型不純物元素１１を注入し、Ｎ型低濃度不純物領域１２ａを形成する。続いて、ＣＶＤ（化学気相成長）法等によりシリコン酸化膜を形成した後、異方性ドライエッチングを行って、図３−８に示すように、ゲート電極１０の両側壁に酸化シリコンからなるサイドウォール２６を形成する。
続いて、図３−９に示すように、ゲート電極１０及びサイドウォール２６をマスクとして、リン等のＮ型不純物元素１１をイオン注入し、Ｎ型高濃度不純物領域２７を形成する。続いて、図３−１０に示すように、酸化シリコン等からなる絶縁膜２０ａを形成した後、９００℃で１０分間のアニールにより、イオン注入したＮ型不純物元素１１の活性化を行う。その後、酸化シリコン等からなる絶縁膜２０ｂを形成した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等により、表面の平坦化を行う。
続いて、図３−１１に示すように、Ｈ＋、Ｈ２＋、Ｈｅ＋、Ｎｅ＋等の剥離用物質５をイオン注入によりシリコン基板１中に注入（例えば、Ｈ＋を６×１０１６イオン／ｃｍ２となるように注入）して、剥離層６を形成する。続いて、図３−１２に示すように、酸化シリコン等からなる絶縁膜２０ｃを形成する。続いて、図３−１３に示すように、コンタクトホールと電極１９とを形成する。
続いて、図３−１４に示すように、絶縁膜２０ｄを形成した後、ＣＭＰ等により表面を平坦化し、更に洗浄した後、絶縁膜２０ｄとガラス基板７とを貼り合わせる。続いて、４００〜６００℃で１分間から５時間（例えば６００℃で２分）のアニールを行うことにより、図３−１５に示すように、剥離層６の一部をシリコン基板１から分離させ、ガラス基板７上にＮＭＯＳトランジスタを形成する。
続いて、図３−１６に示すように、剥離層６をエッチング等で取り除いた後、ＮＭＯＳトランジスタのチャネル層の薄膜化、及び、ＬＯＣＯＳ酸化膜２５を露出させることによる素子分離のために、Ｐウェル領域４をエッチング等で薄膜化し、チャネル領域１２ｂを形成する。
その後、シリコン窒化膜を形成するための良好な界面を得るため、Ｎ型低濃度不純物領域１２ａ、チャネル領域１２ｂ及びＮ型高濃度不純物領域２７からなる単結晶シリコン層８の上層にシリコン酸化膜２２を形成する。また、転写された単結晶シリコン層８／シリコン酸化膜２２界面の界面準位の低減、及び、転写された単結晶シリコン層８の結晶欠陥の回復のため、６７５℃で１０分間アニールを行う。
続いて、水素含有層（シリコン窒化膜）１４をプラズマＣＶＤ（化学気相成長）法で形成する。このときシリコン窒化膜１４に含まれる水素含有量を多くするため、２００℃で成膜を行う。続いて、３５０℃で１時間アニールを行うことにより、水素が単結晶シリコン層８の活性領域に拡散する。この水素が、単結晶シリコン層８中の電気的に活性な残留水素を不活性化するとともに、水素注入による格子歪みによる微小な結晶欠陥中のダングリングボンドを終端させる。以上により、ＮＭＯＳトランジスタが完成する。本実施例で形成したＮＭＯＳトランジスタを用いた半導体装置は、剥離層形成に伴う水素注入による移動度の低下、しきい値電圧のシフト、オフ時のリーク電流の増大、及び、サブスレッショルド係数の増大等が改善されており、特性に優れたものである。
なお、実施例２においても、実施例１と同様にガラス基板７に転写した後には、多結晶シリコンＴＦＴプロセスと共用できることから、同一ガラス基板上に転写単結晶シリコンＴＦＴと多結晶シリコンＴＦＴとを同時に作製し、電気的に接続させることができる。
なお、本願は、２００５年４月２６日に出願された日本国特許出願第２００５−１２８１３５号を基礎として、（合衆国法典３５巻第１１９条に基づく）優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
実施例１のＮＭＯＳトランジスタの製造フローを示す断面模式図である（シリコン基板へのイオン注入）。 実施例１のＮＭＯＳトランジスタの製造フローを示す断面模式図である（Ｐウェル領域の形成）。 実施例１のＮＭＯＳトランジスタの製造フローを示す断面模式図である（剥離層の形成）。 実施例１のＮＭＯＳトランジスタの製造フローを示す断面模式図である（熱酸化膜とガラス基板との貼り合わせ）。 実施例１のＮＭＯＳトランジスタの製造フローを示す断面模式図である（ガラス基板上への単結晶シリコン層の形成）。 実施例１のＮＭＯＳトランジスタの製造フローを示す断面模式図である（単結晶シリコン層の薄膜化）。 実施例１のＮＭＯＳトランジスタの製造フローを示す断面模式図である（ゲート絶縁膜の形成）。 実施例１のＮＭＯＳトランジスタの製造フローを示す断面模式図である（単結晶シリコン層へのイオン注入）。 実施例１のＮＭＯＳトランジスタの製造フローを示す断面模式図である（水素の拡散）。 実施例１の単結晶半導体層を含むトランジスタと低温多結晶半導体層を含むトランジスタとを同一ガラス基板上に形成した半導体装置の断面模式図である。 実施例２のＮＭＯＳトランジスタの製造フローを示す断面模式図である（シリコン基板へのイオン注入）。 実施例２のＮＭＯＳトランジスタの製造フローを示す断面模式図である（Ｐウェル領域の形成）。 実施例２のＮＭＯＳトランジスタの製造フローを示す断面模式図である（シリコン窒化膜の形成）。 実施例２のＮＭＯＳトランジスタの製造フローを示す断面模式図である（ＬＯＣＯＳ酸化膜の形成）。 実施例２のＮＭＯＳトランジスタの製造フローを示す断面模式図である（ゲート絶縁膜の形成）。 実施例２のＮＭＯＳトランジスタの製造フローを示す断面模式図である（ゲート電極の形成）。 実施例２のＮＭＯＳトランジスタの製造フローを示す断面模式図である（Ｐウェル領域へのイオン注入）。 実施例２のＮＭＯＳトランジスタの製造フローを示す断面模式図である（サイドウォールの形成）。 実施例２のＮＭＯＳトランジスタの製造フローを示す断面模式図である（Ｎ型低濃度不純物領域へのイオン注入）。 実施例２のＮＭＯＳトランジスタの製造フローを示す断面模式図である（絶縁膜の形成）。 実施例２のＮＭＯＳトランジスタの製造フローを示す断面模式図である（剥離層の形成）。 実施例２のＮＭＯＳトランジスタの製造フローを示す断面模式図である（絶縁膜の形成）。 実施例２のＮＭＯＳトランジスタの製造フローを示す断面模式図である（電極の形成）。 実施例２のＮＭＯＳトランジスタの製造フローを示す断面模式図である（絶縁膜とガラス基板の貼り合わせ）。 実施例２のＮＭＯＳトランジスタの製造フローを示す断面模式図である（剥離層の分離）。 実施例２のＮＭＯＳトランジスタの製造フローを示す断面模式図である（水素の拡散）。 転写により形成された単結晶シリコン層を有するＭＯＳに関し、水素含有層の有無による、ゲート電圧に対するソース−ドレイン電流特性の違いを示すグラフである。
符号の説明
１：シリコン基板
２：熱酸化膜
３：Ｐ型不純物元素
４：Ｐウェル領域
５：剥離用物質
６：剥離層
７：ガラス基板
８：単結晶シリコン層
９：ゲート絶縁膜（シリコン酸化膜）
１０：ゲート電極
１１：Ｎ型不純物元素
１２ａ：Ｎ型低濃度不純物領域
１２ｂ：チャネル領域
１３：シリコン酸化膜（層間絶縁膜）
１４：シリコン窒化膜（層間絶縁膜を兼ねる水素含有層）
１５：水素
１６、１９：電極
２０ａ、２０ｂ、２０ｃ、２０ｄ：絶縁膜
２２：シリコン酸化膜
２４：シリコン窒化膜（ＬＯＣＯＳ酸化用マスク）
２５：ＬＯＣＯＳ酸化膜
２６：サイドウォール
２７：Ｎ型高濃度不純物領域
３１：第二のＮＭＯＳトランジスタ
３２：第一のＮＭＯＳトランジスタ
３３：多結晶シリコン層

Claims (38)

  1. 絶縁基板上に設けられた単結晶半導体層を有する半導体装置の製造方法であって、
    該製造方法は、単結晶半導体基板に剥離用物質を注入して剥離層を形成する工程と、
    剥離層で分離させることにより単結晶半導体基板の一部を絶縁基板上に転写して単結晶半導体層を形成する工程と、
    単結晶半導体層の少なくとも片面側に水素含有層を形成する工程と、
    水素含有層から単結晶半導体層に水素を拡散させる工程とを有する
    ことを特徴とする半導体装置の製造方法。
  2. 前記単結晶半導体層形成工程は、単結晶半導体基板に半導体装置の一部を形成した後に行われることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記半導体装置の製造方法は、少なくとも半導体装置のゲート電極を形成する工程までは単結晶半導体基板上で行うことを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記水素含有層は、形成時に１×１０２２〜４×１０２２原子／ｃｍ３の水素を含有することを特徴とする請求項１記載の半導体装置の製造方法。
  5. 前記水素含有層は、シリコン窒化膜であることを特徴とする請求項１記載の半導体装置の製造方法。
  6. 前記シリコン窒化膜は、プラズマ化学気相成長法により形成されることを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記プラズマ化学気相成長は、１５０〜３５０℃で成膜を行うものであることを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記水素含有層は、半導体装置の層間絶縁膜であることを特徴とする請求項１記載の半導体装置の製造方法。
  9. 前記水素拡散工程は、３００〜５００℃のアニールにより行われることを特徴とする請求項１記載の半導体装置の製造方法。
  10. 前記半導体装置は、単結晶半導体層と水素含有層との間に少なくとも１層のシリコン酸化膜を有することを特徴とする請求項１記載の半導体装置の製造方法。
  11. 前記単結晶半導体基板は、単結晶シリコンからなることを特徴とする請求項１記載の半導体装置の製造方法。
  12. 前記絶縁基板は、ガラス基板であることを特徴とする請求項１記載の半導体装置の製造方法。
  13. 前記剥離用物質は、水素イオン又は水素イオンと不活性ガス元素のイオンとの混合物であることを特徴とする請求項１記載の半導体装置の製造方法。
  14. 前記単結晶半導体層は、水素拡散工程後に１×１０１９〜１×１０２１原子／ｃｍ３の水素を含有することを特徴とする請求項１記載の半導体装置の製造方法。
  15. 前記半導体装置の製造方法は、単結晶半導体層形成工程を行った後に、水素含有層形成工程を行うことを特徴とする請求項１記載の半導体装置の製造方法。
  16. 前記半導体装置は、単結晶半導体基板の一部を絶縁基板上に転写して形成された単結晶半導体層を含む第一の半導体素子と、絶縁基板上に直接形成された半導体層を含む第二の半導体素子とを有し、かつ第一の半導体素子と第二の半導体素子とが電気的に接続されていることを特徴とする請求項１記載の半導体装置の製造方法。
  17. 前記第一の半導体素子及び／又は第二の半導体素子は、薄膜トランジスタであることを特徴とする請求項１６記載の半導体装置。
  18. 前記第二の半導体素子の半導体層は、多結晶シリコン層であることを特徴とする請求項１６記載の半導体装置の製造方法。
  19. 前記第二の半導体素子の多結晶シリコン層は、アモルファスシリコン層をレーザでアニールして形成されることを特徴とする請求項１８記載の半導体装置の製造方法。
  20. 前記第二の半導体素子の多結晶シリコン層は、アモルファスシリコン層に触媒元素を導入しアニールすることで形成されることを特徴とする請求項１８記載の半導体装置の製造方法。
  21. 前記水素拡散工程は、第二の半導体素子の半導体層の水素化工程と同時に行われることを特徴とする請求項１６記載の半導体装置の製造方法。
  22. 前記水素含有層は、第二の半導体素子の層間絶縁膜又はパッシベーション膜であることを特徴とする請求項１６記載の半導体装置の製造方法。
  23. 請求項１記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
  24. 絶縁基板上に設けられた単結晶半導体層を有する半導体装置であって、
    該半導体装置は、単結晶半導体層の少なくとも片面側に水素含有層を有し、
    該単結晶半導体層は、単結晶半導体基板に剥離用物質を注入して形成された剥離層で分離することにより、単結晶半導体基板の一部が絶縁基板上に転写されたものであり、かつ水素含有層から拡散した水素を含有する
    ことを特徴とする半導体装置。
  25. 前記単結晶半導体層は、１×１０１９原子／ｃｍ３以上の水素を含有することを特徴とする請求項２４記載の半導体装置。
  26. 絶縁基板上に設けられた単結晶半導体層を有する半導体装置であって、
    該半導体装置は、単結晶半導体層の少なくとも片面側に水素含有層を有し、
    該単結晶半導体層は、単結晶半導体基板に剥離用物質を注入して形成された剥離層で分離することにより、単結晶半導体基板の一部が絶縁基板上に転写されたものであり、かつ１×１０１９原子／ｃｍ３以上の水素を含有する
    ことを特徴とする半導体装置。
  27. 該単結晶半導体層は、不活性ガス元素を含有することを特徴とする請求項２６記載の半導体装置。
  28. 前記水素含有層は、シリコン窒化膜であることを特徴とする請求項２４又は２６記載の半導体装置。
  29. 前記シリコン窒化膜は、プラズマ化学気相成長法により形成されたものであることを特徴とする請求項２８記載の半導体装置。
  30. 前記水素含有層は、半導体装置の層間絶縁膜であることを特徴とする請求項２４又は２６記載の半導体装置。
  31. 前記半導体装置は、単結晶半導体層と水素含有層との間に少なくとも１層のシリコン酸化膜を有することを特徴とする請求項２４又は２６記載の半導体装置。
  32. 前記単結晶半導体基板は、単結晶シリコンからなることを特徴とする請求項２４又は２６記載の半導体装置。
  33. 前記絶縁基板は、ガラス基板であることを特徴とする請求項２４又は２６記載の半導体装置。
  34. 前記半導体装置は、単結晶半導体層を含む第一の半導体素子と、絶縁基板上に直接形成された半導体層を含む第二の半導体素子とを有し、かつ第一の半導体素子と第二の半導体素子とが電気的に接続されていることを特徴とする請求項２４又は２６記載の半導体装置。
  35. 前記第一の半導体素子及び／又は第二の半導体素子は、薄膜トランジスタであることを特徴とする請求項３４記載の半導体装置。
  36. 前記第二の半導体素子の半導体層は、多結晶シリコン層であることを特徴とする請求項３４記載の半導体装置。
  37. 前記水素含有層は、第二の半導体素子の層間絶縁膜又はパッシベーション膜であることを特徴とする請求項３４記載の半導体装置の製造方法。
  38. 請求項２３、２４又は２６記載の半導体装置を含んでなることを特徴とする液晶表示装置。
JP2007514461A 2005-04-26 2006-01-17 半導体装置の製造方法及び半導体装置 Pending JPWO2006117900A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005128135 2005-04-26
JP2005128135 2005-04-26
PCT/JP2006/300537 WO2006117900A1 (ja) 2005-04-26 2006-01-17 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JPWO2006117900A1 true JPWO2006117900A1 (ja) 2008-12-18

Family

ID=37307707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007514461A Pending JPWO2006117900A1 (ja) 2005-04-26 2006-01-17 半導体装置の製造方法及び半導体装置

Country Status (3)

Country Link
US (1) US7897443B2 (ja)
JP (1) JPWO2006117900A1 (ja)
WO (1) WO2006117900A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
TWI476927B (zh) * 2007-05-18 2015-03-11 Semiconductor Energy Lab 半導體裝置的製造方法
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8501585B2 (en) * 2007-10-10 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8455331B2 (en) * 2007-10-10 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8815657B2 (en) 2008-09-05 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7763510B1 (en) * 2009-01-07 2010-07-27 Freescale Semiconductor, Inc. Method for PFET enhancement
JP6193271B2 (ja) * 2012-02-22 2017-09-06 ソイテック 結晶半導体材料の薄層を設ける方法、ならびに関連する構造体およびデバイス
TWI730053B (zh) * 2016-02-16 2021-06-11 瑞士商Ｇ射線瑞士公司 用於電荷傳輸通過接合界面的結構、系統及方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0272669A (ja) * 1988-09-07 1990-03-12 Seiko Epson Corp 薄膜半導体装置及びその製造方法
JPH0677484A (ja) * 1992-08-27 1994-03-18 Sharp Corp 薄膜トランジスタ及びその製造方法
JPH0774167A (ja) * 1993-06-30 1995-03-17 Kawasaki Steel Corp 半導体装置の製造方法
JPH1020011A (ja) * 1996-07-02 1998-01-23 Oki Electric Ind Co Ltd 方位分析方法及び装置
JPH11111989A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2000012550A (ja) * 1998-06-25 2000-01-14 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000150905A (ja) * 1998-09-04 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002231725A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2005026472A (ja) * 2003-07-02 2005-01-27 Sharp Corp 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3063018B2 (ja) 1992-02-19 2000-07-12 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP3348531B2 (ja) * 1994-07-08 2002-11-20 ソニー株式会社 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP2001093853A (ja) 1999-09-20 2001-04-06 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2003282885A (ja) 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
TWI288443B (en) * 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP4837240B2 (ja) 2002-09-25 2011-12-14 シャープ株式会社 半導体装置
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
DE10335099B4 (de) * 2003-07-31 2006-06-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Verbessern der Dickengleichförmigkeit von Siliziumnitridschichten für mehrere Halbleiterscheiben
JP2005150686A (ja) * 2003-10-22 2005-06-09 Sharp Corp 半導体装置およびその製造方法
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
JP4814498B2 (ja) * 2004-06-18 2011-11-16 シャープ株式会社 半導体基板の製造方法
JP2004363627A (ja) 2004-08-11 2004-12-24 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
JP4175650B2 (ja) * 2004-08-26 2008-11-05 シャープ株式会社 半導体装置の製造方法
US7179719B2 (en) * 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0272669A (ja) * 1988-09-07 1990-03-12 Seiko Epson Corp 薄膜半導体装置及びその製造方法
JPH0677484A (ja) * 1992-08-27 1994-03-18 Sharp Corp 薄膜トランジスタ及びその製造方法
JPH0774167A (ja) * 1993-06-30 1995-03-17 Kawasaki Steel Corp 半導体装置の製造方法
JPH1020011A (ja) * 1996-07-02 1998-01-23 Oki Electric Ind Co Ltd 方位分析方法及び装置
JPH11111989A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2000012550A (ja) * 1998-06-25 2000-01-14 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000150905A (ja) * 1998-09-04 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002231725A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2005026472A (ja) * 2003-07-02 2005-01-27 Sharp Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20080149928A1 (en) 2008-06-26
US7897443B2 (en) 2011-03-01
WO2006117900A1 (ja) 2006-11-09

Similar Documents

Publication Publication Date Title
JPWO2006117900A1 (ja) 半導体装置の製造方法及び半導体装置
JP4794810B2 (ja) 半導体装置の製造方法
US7563693B2 (en) Method for manufacturing semiconductor substrate and semiconductor substrate
US6717213B2 (en) Creation of high mobility channels in thin-body SOI devices
TWI380373B (en) Strained fully depleted silicon on insulator semiconductor device and manufacturing method therefor
KR100532557B1 (ko) 반도체 장치 및 그의 제조 방법, ｓｏｉ기판 및 그것을사용하는 표시 장치 및 ｓｏｉ기판의 제조 방법
JP2007123892A (ja) 半導体構造およびその製作方法（複数の結晶方位を有する半導体基板）
US8309426B2 (en) Methods for manufacturing multilayer wafers with trench structures
WO2009084311A1 (ja) 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
US7033869B1 (en) Strained silicon semiconductor on insulator MOSFET
US7316943B2 (en) Method for manufacturing semiconductor apparatus having drain/source on insulator
US20100078687A1 (en) Method for Transistor Fabrication with Optimized Performance
KR20090057934A (ko) Ｓｏｉ 기판의 제작 방법
JP2007311607A (ja) 半導体装置の製造方法
WO2009084137A1 (ja) 半導体装置及びその製造方法
WO2009084312A1 (ja) 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
JP2008060313A (ja) 半導体装置およびその製造方法
JPH11121757A (ja) 半導体装置およびその製造方法
JP2011108673A (ja) 半導体装置、その製造方法及び表示装置
WO2010087087A1 (ja) 半導体装置及びその製造方法
JP2004119636A (ja) 半導体装置およびその製造方法
JP4609026B2 (ja) Ｓｏｉウェーハの製造方法
JP2002299590A (ja) 半導体基板の製造方法及び半導体装置の製造方法
US20220148908A1 (en) Method for forming a useful substrate trapping structure
KR100609367B1 (ko) Ｓｏｉ 기판의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111109

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120516

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120524

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120713