JP2009502534A - 両面をプラズマ処理し、片面だけを湿式処理することによって面同士を互いに接着する方法 - Google Patents

両面をプラズマ処理し、片面だけを湿式処理することによって面同士を互いに接着する方法 Download PDF

Info

Publication number
JP2009502534A
JP2009502534A JP2008524009A JP2008524009A JP2009502534A JP 2009502534 A JP2009502534 A JP 2009502534A JP 2008524009 A JP2008524009 A JP 2008524009A JP 2008524009 A JP2008524009 A JP 2008524009A JP 2009502534 A JP2009502534 A JP 2009502534A
Authority
JP
Japan
Prior art keywords
wet
electronic device
plasma
silicon
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008524009A
Other languages
English (en)
Inventor
チェン‐ユラ チェン,
チャールズ シー. ハルザック
トレーシー フォレスト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2009502534A publication Critical patent/JP2009502534A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding

Abstract

第1の面が第2の面に接着される(110)。第1の面及び第2の面がプラズマ処理される(102)。第1の面だけが湿式処理される(104)。第1の面及び第2の面が互いに接合され、第1の面を第2の面に接着する(110)。

Description

半導体処理では、2つの半導体ウェーハ面のような2つの面を互いに接着しなければならないのが一般的である。接着手法の中には、それらの面の間に塗布される、セメント、はんだ等の中間層を用いて2つの面を互いに接着する手法もあれば、いかなるタイプの接着剤をも使用しない接着手法もある。後者の接着手法の場合、典型的には、それらの面を或る方法で処理し、それらの面を互いに接合する結果として、それらの面が接着されるようにする。
後者の手法では、それらの面がプラズマ処理され、その後、それらを互いに接合する前に、両面が湿式処理される。しかしながら、面のタイプによっては、容易に湿式処理できないこともある。たとえば、微小電気機械システム(MEMS)デバイスは、湿式処理にかけられると損傷を受けることがあり、静摩擦、汚れの問題、及び脆弱な構成要素に起こり得る破壊が発生することがある。より一般的には、金属、エッチングされた機構、又は機械的に脆弱な構造を含むデバイスは、湿式処理にかけることができないことがある。
本明細書において参照される図面は、本明細書の一部を構成する。図面において示される機構は、他に明記されないかぎり、本発明のいくつかの実施形態を例示することだけを意図しており、本発明の全ての実施形態を例示することは意図していない。
本発明の例示的な実施形態に関する以下の詳細な説明では、本明細書の一部を構成し、本発明を実施することができる、特定の例示的な実施形態を一例示として示す添付の図面が参照される。これらの実施形態は、当業者が本発明を実施できるようにするほど十分に詳細に説明される。本発明の精神及び範囲から逸脱することなく、他の実施形態を利用することもでき、論理的、機械的及び他の変更を行うこともできる。それゆえ、以下の詳細な説明は、限定する意味に解釈されるべきでなく、本発明の範囲は、添付の特許請求の範囲によってのみ規定される。
図1は、本発明の一実施形態による、第1の面を第2の面に接着するための方法100を示す。包括的には、方法100は、第1の面と第2の面との間に接着剤を使用することなく、面同士を接着する。さらに正確に言うと、方法100は、両面を処理して、それらの面エネルギーを高め、接合する結果として、それらの面が接着されるようにする。方法100を実行する前に、たとえば、化学機械研磨(CMP)を実行して、最初に両面を洗浄し、それらの面の粗さが20オングストローム未満になるようにする。一実施形態では、方法100は、対応する面と共に接合される2つの部分を有する電子デバイスを、少なくとも部分的に形成又は製造するために用いられてもよい。
最初に、第1の面及び第2の面の両面がプラズマ処理される(102)。それらの面のプラズマ処理は、面同士を後に接着するための面のプラズマ活性化とも呼ばれる。そのプラズマ処理として、13.56メガヘルツ(MHz)の高周波(RF)電源を備えるプラズマエッチング装置又は反応性イオンエッチング装置(RIE)のような容易に入手することができる半導体処理用高周波数プラズマ処理手段を用いる、高周波プラズマ処理を用いることができる。すなわち、本発明の実施形態は、互いに接着される面をプラズマ活性化するための、専用のプラズマ処理手段を必要としない。一実施形態では、用いられるプラズマ処理は窒素(N2)プラズマであり、その中で、それぞれの面が40秒間処理される。そのプラズマ処理は、結合部位の密度を、それゆえ、それらの面エネルギーを高めることによって、シリコン(Si)、二酸化シリコン(SiO2)、窒化シリコン(Si34)、ガリウムヒ素(GaAs)、リン化インジウム(InP)、ガラス、ポリマー等の種々の材料の面を活性化する。
図2Aは、本発明の一実施形態による、互いに接着される面をプラズマ活性化するための図1の方法100の102のプラズマ処理を例示する。第1の面202が、第2の面204に接着される。第1の面202及び第2の面204はいずれも、窒素プラズマのようなプラズマ206に晒され、その状態で、高周波(RF)電源208がオンに切り替えられ、プラズマに電圧が供給される。図2Aは、単一のRF電源を使用することを具体的に示す。しかしながら、さらに一般的には、任意の数のRF電源が用いられてもよく、図2Aは、本発明の一実施形態だけを示すことを意図しており、本発明の全ての実施形態を制限することは意図していない。既に説明されたように、それらの面202及び面204は40秒間処理することができる。図2Aは、同時にプラズマ処理を受けている面202及び面204を示す。しかしながら、その代わりに、異なる時点で、面202及び面204をプラズマ処理することもできる。
再び図1を参照すると、その後、第1の面だけが湿式処理される(104)。第1の面がシリコンであるか、又はシリコンを含む場合に、第1の面の湿式処理によって、この面が水和し、水分子の単分子膜が第1の面のシリコンダングリングボンドに付着する。第1の面を水和させることによって、第1の面の面エネルギーが高められ、そのエネルギー上昇は、その面をプラズマ活性化しかしない場合に与えることができるいかなる上昇よりも大きい。湿式処理は湿式浸漬とも呼ばれ、一実施形態では、106及び108を実行することによって果たすことができる。したがって、図1では、第1の面だけを湿式溶液中に浸漬し(106)、その後、その面をスピンし、すすぎ、乾燥する(108)。湿式溶液として、当該技術分野においてスタンダードクリーン1(SC1)溶液として知られているものか、又は脱イオン(DI)水溶液を用いることができる。一実施形態では、湿式溶液内への浸漬は、30秒間で果たすことができる。
図2B及び図2Cは、本発明の一実施形態による、第1の面を水和させるための図1の方法100の104の湿式処理を例示する。図2Bは、方法100の106の浸漬に対応する。第1の面202が、タンク210内に入れられる湿式溶液212の中に浸漬される。図2Cは、方法100の108のスピン、すすぎ及び乾燥に対応する。具体的には、図2Cにおいて、第1の面202は、第1の面202から湿式溶液の液滴216を追い出すために、矢印214によって示されるように回転しているものとして示される。その後、第1の面202をすすぎ、その後乾燥して、その面から図2Bの湿式溶液212をさらに除去する。
再び図1を参照すると、第1の面及び第2の面を互いに接合して、それらの面の接着を開始する(110)。水和した第1の面の面エネルギーが高いので、第1の面及び第2の面を最小限の力で接合して、それらの面を互いに接着させることができる。一実施形態では、たとえば、それらの面の縁部を互いに押し付けることによって、第1の面及び第2の面が押し付けられ、接合される。第1の面及び第2の面を接合することによって、水素結合が形成され、その結果として、それらの面の初期の接着が生じる。
図2Dは、本発明の一実施形態による、面同士の接着を開始するための図1の方法100の110における面の接合を例示する。第1の面202が第2の面204に接合されている。面202及び面204を接合する結果として、面202と204との間に接着界面218が形成され、その場所において、第1の面202と第2の面204との間に水素結合が形成される。
再び図1を参照すると、互いに接合された第1の面及び第2の面が最後にアニールされる(112)。接合された面をアニールすることによって、第1の面を湿式処理することから生じ、第1の面をスピンし、すすぎ及び乾燥することによって除去されなかった任意の残留水分子が追い出される。接着界面にある多数の水素結合が、シロキサン結合に変換される。また、接合された面をアニールことによって、それらの面間の接着が終了し、この接着が強化される。水和した第1の面の面エネルギーが高いので、アニール工程は相対的に短時間又は低温で、たとえば100℃、10分間で果たすことができる。アニール処理は、典型的にオーブンで果たされる。
図2Eは、本発明の一実施形態による、図1の方法100の112のアニール処理を例示する。接合され、結果として接着界面218が形成されている第1の面202及び第2の面204が、アニール処理用オーブン220に入れられる。アニール処理の熱によって、第1の面202の湿式処理に起因する任意の残留水分子が、接着界面218から追い出される。
説明されてきた方法100は、2つの面をプラズマ活性化して、面同士を接着することを提供し、その方法では、両面を水和させる必要はなく、それらの面のうちの一方しか水和する必要がない。その場合に、湿式処理にかけられると、面のうちの一方が、静摩擦及び汚れの問題、並びに脆弱な構成要素に起こり得る破壊のような損傷を被ることになり得る場合でも、方法100は、半導体ウェーハ面同士を容易に接着することができる。したがって、方法100は、それらの面のうちの一方が、湿式処理にかけることができないことがある金属、エッチングされた機構又は機械的に脆弱な構造を含む場合でも、半導体ウェーハ面を容易に互いに接着できる。
図3A及び図3Bは、本発明の様々な実施形態による、図1の方法100の接着過程を実行することによって少なくとも部分的に形成することができる電子デバイス300の側断面図を示す。電子デバイス300は具体的には、プロジェクタ又は他のタイプのディスプレイデバイスにおいて用いられることができる光変調器である。電子デバイス300は、第1の部分302と第2の部分304とを含む。第2の部分304は基板310を含み、その基板上には微小電気機械システム(MEMS)デバイス312が取り付けられており、第1の部分302は、MEMSデバイス312のための少なくとも概ね透明な厚い蓋306を含む。本発明の一実施形態では、蓋306としてガラスである。
電子デバイス300の第2の部分304のMEMSデバイス312は、第1の部分302と第2の部分304同士を互いに接着するための湿式処理にかけることができないことがある繊細な機構を含む。比較すると、第1の部分302の厚い蓋306は繊細な機構を含まないので、第1の部分302と第2の部分304とを互いに接着するための水和処理にかけることができる。それゆえ、第1の部分302は、水和処理を受ける、図1の方法100の第1の面に対応する面308を含むのに対して、第2の部分304は、そのような処理を受けない、方法100の第2の面に対応する面314を含む。
面308及び面314は、テトラエトキシシラン(TEOS)酸化物、シリコン、窒化シリコン、又は別のタイプの面である。図3Aでは、面308及び面314は環状体であり、光が蓋306を通ってMEMSデバイス312まで行き来できるようにする。図3Bでは、面308及び面314は層であり、光が蓋306を通ってMEMSデバイス312まで行き来できるように、少なくとも概ね透明である。面308及び面314は、方法100を実行することによって接着され、これらの面308及び面314を含む部分302及び部分304が同様に互いに接着されるようにする。面308及び面314は、接着界面316において互いに接着される。したがって、面308及び面314同士を接着するために、ペースト又はセメントのような、接着を提供又は促進する付加的な物質は用いられない。そのような付加的な物質は、面308と314との間に配置される中間層と呼ばれることがある。
図4は、本発明の一実施形態による、投影システム400のブロック図を示す。システム400は、プロジェクタとして実施することができる。当業者であれば理解できるように、システム400は、本発明の特定の実施形態に特有の構成要素を含むが、図4に示される構成要素に加えて、又はそれとは別に、他の構成要素を含んでもよい。投影システム400は、光源(複数可)404を含む光源機構402と、MEMSデバイス312を含む電子デバイス300とを備える。また、システム400は、コントローラ410を備えており、画像データ416を受信するための画像源420、及びスクリーン422に動作可能に、又は別の方法で接続される。
光源機構402の光源(複数可)404は、矢印405によって示されるように、白色光のような光を出力する。光源(複数可)404の各々は、超高圧(UHP)水銀蒸気アークランプ、キセノンアークランプ、又は別のタイプの光源である。たとえば、光源(複数可)は、他のタイプの白熱電球、又は発光ダイオード(LED)等の他のタイプの光源であることもある。光源(複数可)404によって出力される光は、最終的には、電子デバイス300によって変調される。
コントローラ410は、ハードウエア、ソフトウエア又はハードウエア及びソフトウエアの組み合わせで実施することができる。コントローラ410は、画像源420から画像データ416を受信する。画像源420は、コンピュータのようなコンピューティングデバイス、又は別のタイプの電子デバイス及び/若しくはビデオデバイスである。コントローラ410は、画像データ416の現在のフレームに従って、電子デバイス300を制御する。
したがって、電子デバイス300は、コントローラ410によって制御されるような画像データ416に従って、光源404によって出力される光を変調する。画像データ416は、たとえば、静止画又は動画である。この光は、矢印409によって示されるように、投影システム400の外部に、すなわち投影システム400から外側に向かって投影され、そこで、スクリーン422に、又は壁等の別の対象物上に表示される。投影システム400がフロントプロジェクションシステム又はリアプロジェクションシステムを構成することができるように、スクリーン422がフロントスクリーン又はリアスクリーンであることは、当業者には理解されよう。その際、投影システム400の使用者、及びスクリーン422を見ることができる他の個々人が、画像データ416を視認できる。
本明細書中において、特定の実施形態が例示され、説明されてきたが、同じ目的を果たすように意図される任意の構成が、図示される特定の実施形態の代わりに用いられることがあることが、当業者によって理解されることに留意されたい。したがって、本出願は、本発明の開示される実施形態の任意の改変又は変形を包含するように意図されている。それゆえ、本発明がその特許請求の範囲及び均等物によってのみ制限されることがはっきりと意図されている。
本発明の一実施形態による、第1の面を第2の面に接着するための方法のフローチャートである。 本発明の一実施形態による、図1の方法の実施過程を例示する図である。 本発明の一実施形態による、図1の方法の実施過程を例示する図である。 本発明の一実施形態による、図1の方法の実施過程を例示する図である。 本発明の一実施形態による、図1の方法の実施過程を例示する図である。 本発明の一実施形態による、図1の方法の実施過程を例示する図である。 本発明の一実施形態による、図1の方法の接着過程を実行することによって少なくとも部分的に形成することができる電子デバイスの図である。 本発明の一実施形態による、図1の方法の接着過程を実行することによって少なくとも部分的に形成することができる電子デバイスの図である。 本発明の一実施形態による、図3A又は図3Bの電子デバイスを使用する投影システムの図である。

Claims (15)

  1. 前記第1の面及び前記第2の面をプラズマ処理すること(102)と、
    前記第1の面だけを湿式処理すること(104)と、
    前記第1の面及び前記第2の面を互いに接合して、前記第1の面を前記第2の面に接着すること(110)とを含むことを特徴とする、第1の面を第2の面に接着する方法(100)。
  2. 前記第1の面と前記第2の面との間に中間層を用いることなく、前記第1の面は前記第2の面に接着されることを特徴とする請求項1に記載の方法。
  3. 接合された前記第1の面及び前記第2の面をアニールすること(112)をさらに含むことを特徴とする請求項1に記載の方法。
  4. 接合された前記第1の面及び前記第2の面をアニールすることは、前記第1の面を湿式処理することから生じる水分子を追い出し、前記第1の面と前記第2の面との接着を強化することを特徴とする請求項3に記載の方法。
  5. 前記第1の面及び前記第2の面をプラズマ処理することは、プラズマ処理手段を使用することを含むことを特徴とする請求項1に記載の方法。
  6. 前記第1の面及び前記第2の面をプラズマ処理することは、前記第1の面を前記第2の面に後に接着するために、前記第1の面及び前記第2の面を活性化することを特徴とする請求項1に記載の方法。
  7. 前記第1の面だけを湿式処理することは、
    前記第1の面を湿式溶液内で水和させること(106)と、
    前記第1の面をスピンし、すすぎ、乾燥すること(108)とを含むことを特徴とする請求項1に記載の方法。
  8. 前記第1の面を前記湿式溶液内で水和させることは、前記第1の面をスタンダードクリーン1(SC1)溶液又は脱イオン(DI)水溶液内に浸漬することを含むことを特徴とする請求項7に記載の方法。
  9. 前記第1の面だけを湿式処理することは、前記第1の面を水和させて、水分子の単分子膜を、前記第1の面のシリコンダングリングボンドに付着させることを含むことを特徴とする請求項1に記載の方法。
  10. 前記第1の面及び前記第2の面を互いに接合することは、前記第1の面と前記第2の面との間に水素結合を形成することを特徴とする請求項1に記載の方法。
  11. 第1の面(308)を有する第1の部分(302)と、
    第2の面(310)を有する第2の部分(304)と、
    前記第1の面と前記第2の面との間にある接着界面(316)とを含み、
    前記接着界面は、前記第1の面及び前記第2の面をプラズマ処理し、前記第1の面だけを湿式処理する結果として形成されることを特徴とする電子デバイス(300)。
  12. 前記電子デバイスの前記第1の部分は、微小電気機械システム(MEMS)デバイスの蓋を含み、前記電子デバイスの前記第2の部分はMEMSデバイスを含むことを特徴とする請求項11に記載の電子デバイス。
  13. 前記第1の面及び前記第2の面はそれぞれ、テトラエトキシシラン(TEOS)酸化物面、シリコン面、窒化シリコン面、ガラス面、ポリマー面、二酸化シリコン面、ガリウムヒ素面及びインジウムリン面のうちの1つを含むことを特徴とする請求項11に記載の電子デバイス。
  14. 前記接着界面はさらに、前記第1の面及び前記第2の面を接合し、前記第1の面及び前記第2の面をアニールする結果として形成されることを特徴とする請求項11に記載の電子デバイス。
  15. 前記接着界面は、前記第1の面と前記第2の面との間に水素結合を含み、前記第1の面及び前記第2の面の前記プラズマ処理は、前記第1の面及び前記第2の面のシリコンダングリングボンド密度を高め、前記第1の面の前記湿式処理は、水分子の単分子膜を前記第1の面のシリコンダングリングボンドに付着させることを特徴とする請求項11に記載の電子デバイス。
JP2008524009A 2005-07-30 2006-07-21 両面をプラズマ処理し、片面だけを湿式処理することによって面同士を互いに接着する方法 Pending JP2009502534A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/194,036 US20070023850A1 (en) 2005-07-30 2005-07-30 Bonding surfaces together via plasma treatment on both surfaces with wet treatment on only one surface
PCT/US2006/028561 WO2007016003A1 (en) 2005-07-30 2006-07-21 Bonding surfaces together via plasma treatment on both surfaces with wet treatment on only one surface

Publications (1)

Publication Number Publication Date
JP2009502534A true JP2009502534A (ja) 2009-01-29

Family

ID=37405110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008524009A Pending JP2009502534A (ja) 2005-07-30 2006-07-21 両面をプラズマ処理し、片面だけを湿式処理することによって面同士を互いに接着する方法

Country Status (5)

Country Link
US (1) US20070023850A1 (ja)
EP (1) EP1911071A1 (ja)
JP (1) JP2009502534A (ja)
TW (1) TW200719421A (ja)
WO (1) WO2007016003A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150032735A (ko) * 2012-07-06 2015-03-27 마이크론 테크놀로지, 인크 밀폐된 섬유와 칩 연결부를 형성하는 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101849445B (zh) * 2007-11-06 2012-11-21 三菱综合材料株式会社 陶瓷基板、陶瓷基板的制造方法和电源模块用基板的制造方法
JP5391599B2 (ja) * 2008-07-14 2014-01-15 オムロン株式会社 基板接合方法及び電子部品
JP6334125B2 (ja) * 2013-10-11 2018-05-30 任天堂株式会社 表示制御プログラム、表示制御装置、表示制御システム、および表示制御方法
KR101759093B1 (ko) * 2015-07-01 2017-07-18 서울대학교산학협력단 나노포어 구조체, 나노포어 구조를 이용한 이온소자 및 나노멤브레인 구조체 제조방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302486A (ja) * 1993-02-16 1994-10-28 Nippondenso Co Ltd 2つの材料の直接接合方法及び材料直接接合装置
JPH08181296A (ja) * 1994-12-26 1996-07-12 Nippondenso Co Ltd 半導体基板の製造方法
JPH08316441A (ja) * 1995-05-15 1996-11-29 Hitachi Ltd 半導体基板の製造方法
JPH0982588A (ja) * 1995-09-12 1997-03-28 Denso Corp 窒化物の直接接合方法及びその直接接合物
JPH10308354A (ja) * 1997-05-08 1998-11-17 Denso Corp 半導体基板の製造方法
JP2000306993A (ja) * 1999-04-22 2000-11-02 Sony Corp 多層基板の製造方法
JP2002313689A (ja) * 2001-04-18 2002-10-25 Shin Etsu Handotai Co Ltd 貼り合せ基板の製造方法
JP2005056917A (ja) * 2003-08-05 2005-03-03 Sharp Corp 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244389A (ja) * 1992-12-25 1994-09-02 Canon Inc 半導体基板の作製方法及び該方法により作製された半導体基板
US5603779A (en) * 1995-05-17 1997-02-18 Harris Corporation Bonded wafer and method of fabrication thereof
US5866469A (en) * 1996-06-13 1999-02-02 Boeing North American, Inc. Method of anodic wafer bonding
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
AU9296098A (en) * 1997-08-29 1999-03-16 Sharon N. Farrens In situ plasma wafer bonding method
US6383890B2 (en) * 1997-12-26 2002-05-07 Canon Kabushiki Kaisha Wafer bonding method, apparatus and vacuum chuck
US6316332B1 (en) * 1998-11-30 2001-11-13 Lo Yu-Hwa Method for joining wafers at a low temperature and low stress
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
WO2001093334A1 (fr) * 2000-05-30 2001-12-06 Shin-Etsu Handotai Co.,Ltd. Procede de fabrication d'une plaquette collee et cette derniere
US20030037874A1 (en) * 2001-07-26 2003-02-27 Massachusetts Institute Of Technology Semiconductor substrate bonding by mass transport growth fusion
WO2003038884A2 (en) * 2001-10-29 2003-05-08 Analog Devices Inc. A method for bonding a pair of silicon wafers together and a semiconductor wafer
US6822326B2 (en) * 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
FR2846788B1 (fr) * 2002-10-30 2005-06-17 Procede de fabrication de substrats demontables
US20040126993A1 (en) * 2002-12-30 2004-07-01 Chan Kevin K. Low temperature fusion bonding with high surface energy using a wet chemical treatment
US7071077B2 (en) * 2003-03-26 2006-07-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a bonding surface of a semiconductor layer of a wafer
US7563691B2 (en) * 2004-10-29 2009-07-21 Hewlett-Packard Development Company, L.P. Method for plasma enhanced bonding and bonded structures formed by plasma enhanced bonding

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302486A (ja) * 1993-02-16 1994-10-28 Nippondenso Co Ltd 2つの材料の直接接合方法及び材料直接接合装置
JPH08181296A (ja) * 1994-12-26 1996-07-12 Nippondenso Co Ltd 半導体基板の製造方法
JPH08316441A (ja) * 1995-05-15 1996-11-29 Hitachi Ltd 半導体基板の製造方法
JPH0982588A (ja) * 1995-09-12 1997-03-28 Denso Corp 窒化物の直接接合方法及びその直接接合物
JPH10308354A (ja) * 1997-05-08 1998-11-17 Denso Corp 半導体基板の製造方法
JP2000306993A (ja) * 1999-04-22 2000-11-02 Sony Corp 多層基板の製造方法
JP2002313689A (ja) * 2001-04-18 2002-10-25 Shin Etsu Handotai Co Ltd 貼り合せ基板の製造方法
JP2005056917A (ja) * 2003-08-05 2005-03-03 Sharp Corp 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150032735A (ko) * 2012-07-06 2015-03-27 마이크론 테크놀로지, 인크 밀폐된 섬유와 칩 연결부를 형성하는 방법
KR101675702B1 (ko) * 2012-07-06 2016-11-11 마이크론 테크놀로지, 인크 밀폐된 섬유와 칩 연결부를 형성하는 방법
US9804350B2 (en) 2012-07-06 2017-10-31 Micron Technology, Inc. Method of forming a hermetically sealed fiber to chip connections
US10935739B2 (en) 2012-07-06 2021-03-02 Micron Technology, Inc. Methods and systems for hermetically sealed fiber to chip connections
US11536915B2 (en) 2012-07-06 2022-12-27 Micron Technology, Inc. Methods and systems for hermetically sealed fiber to chip connections

Also Published As

Publication number Publication date
TW200719421A (en) 2007-05-16
US20070023850A1 (en) 2007-02-01
EP1911071A1 (en) 2008-04-16
WO2007016003A1 (en) 2007-02-08

Similar Documents

Publication Publication Date Title
US10312217B2 (en) Method for low temperature bonding and bonded structure
JP2009502534A (ja) 両面をプラズマ処理し、片面だけを湿式処理することによって面同士を互いに接着する方法
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される2つの基板を直接接合する方法
JP2011514669A (ja) 2つの基板を結合するための加工
JP2008288556A (ja) 貼り合わせ基板の製造方法
JP2013219370A (ja) 室温共有結合方法
JP2003051481A5 (ja)
WO2009123261A1 (ja) Soi基板の製造方法
US7235461B2 (en) Method for bonding semiconductor structures together
JPH05198549A (ja) 半導体基板の製造方法
KR102155074B1 (ko) 분자 접착에 의한 접합 방법
JP4549726B2 (ja) 半導体ウエハの接着前表面処理
US20210005457A1 (en) Method of forming and transferring thin film using soi wafer and heat treatment process
JP5988102B2 (ja) プラズマクリーニング方法
JP6108085B2 (ja) プラズマクリーニング方法
JP2014175414A (ja) プラズマクリーニング方法
JPH04340215A (ja) 半導体基板の接合方法
JP2014170900A (ja) プラズマクリーニング方法およびプラズマクリーニング装置
JP2014171946A (ja) プラズマクリーニング方法
KR20090066404A (ko) 반도체 소자의 논샐리사이드 및 샐리사이드 영역 형성 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321