JP2011514669A - 2つの基板を結合するための加工 - Google Patents

2つの基板を結合するための加工 Download PDF

Info

Publication number
JP2011514669A
JP2011514669A JP2010546412A JP2010546412A JP2011514669A JP 2011514669 A JP2011514669 A JP 2011514669A JP 2010546412 A JP2010546412 A JP 2010546412A JP 2010546412 A JP2010546412 A JP 2010546412A JP 2011514669 A JP2011514669 A JP 2011514669A
Authority
JP
Japan
Prior art keywords
substrates
gas flow
gas
gas stream
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010546412A
Other languages
English (en)
Other versions
JP2011514669A5 (ja
Inventor
ゴーダン グウェルタツ
ラルマン ファブリス
コルナット シリル
ジアール パスカル
Original Assignee
エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ filed Critical エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ
Publication of JP2011514669A publication Critical patent/JP2011514669A/ja
Publication of JP2011514669A5 publication Critical patent/JP2011514669A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本発明は2つの基板、特に2つの半導体基板を結合するための方法に関し、その方法の信頼性を間然することを可能にするために、基板の結合表面上に気体流を供給する工程を提供する。また、本発明は対応する結合装置に関する。

Description

本発明は、分子付着により2つの基板を結合する技術分野に関する。
結合は2つの基板を接着する1つの方法であり、Smart Cut(商標)と呼ばれるシリコン・オン・インシュレータ製造技術における応用が見いだされている。分子付着による結合は、2つの基板が密着状態にされる際の技術であり、それら基板の表面特性は、さらなる接着剤の適用なしにそれらを粘着するようなものである。結合のプロセスは、具体的には、密着状態で配置された2つの基板に対して局所的に圧力を印加することにより開始され、次に結合前線はそれら2つの基板の全界面にわたって広がる。
国際公開第2007/060145号パンフレットは分子付着による結合のためのプロセスを開示している(特許文献1参照)。その中に記載されている結合方法は、結合の前に基板の一方および/または他方の表面状態を改質することからなる工程を含み、結合前線の伝播速度を調節することを可能にする。表面状態は、結合される基板の一方および/または他方の表面を局所的または均一に加熱することによって改質される。加熱は、結合前の基板の表面から水を消失させるのに役立ち、それは結合欠陥を最小限にすることを可能にする。結合欠陥は、たとえば、いわゆるエッジ・ボイド欠陥であり、それは界面における水の存在によってもたらされる。Smart Cut(商標)プロセスにおいて、この種の欠陥は、最終製品(たとえばSOIウェーハ)における非転写区域の存在をもたらす恐れがある。
国際公開第2007/060145号パンフレットのプロセスを用いてさえ、製造ラインにおいて、結合ツール内部で結合される基板の数とともに欠陥数が増大することが観察されている。
国際公開第2007/060145号パンフレット
よって、本発明の目的は、結合欠陥の増大を低減することができる方法を提供することである。
この目的は、請求項1に記載の方法により達成される。驚くべきことには、結合前に基板の結合表面上に気体流を供給することによって、以前に観察された結合欠陥の増大を停止ないし少なくとも低減することができた。
本発明の好ましい実施形態によれば、気体流は2つの基板の間に供給される。この場合、表面のフラッシングは、まさに基板が接触するまで実施することができる。そのようにすることによって、気体流の有益な効果をさらに高めることができる。
好ましくは、気体流は層流であることができる。気体流を供給することによって、そうでなければ結合のために用いられるツールの環境に飽和している可能性のある水を、結合表面から除去することができる。層流を供給することによって、乱流に起因する水の再導入を防止することができる。
有利には、流れは、基板の結合表面に本質的に平行であることができる。この特徴を用いることによって、水除去の有益な効果をさらに高めることができる。
好ましくは、気体流を加熱して、加熱された気体流を用いて熱処理の少なくとも一部を実施するようにすることができる。よって、放射手段または伝導手段を通した基板の加熱に加えて、追加的な対流加熱を提供することができる。
好ましい変形例によれば、加熱された気体流を用いて、熱処理を完全に実施することができる。この場合、熱処理および/または結合を実施するために必要な装置は、追加の加熱デバイスを必要としない。
好ましい実施形態によれば、気体流は2つの基板の接触前に停止される。言い換えれば、気体流を2つの基板が未だ接触していない間に供給して、まさに結合の時点までに有利な効果を達成する。ひとたび基板が結合されたならば、気体流はもはや必要ではなく、プロセスを経済的に実施するために停止される。
好ましくは、気体流の気体は10×10-3W/mKより良好な熱伝導率を有することができる。熱伝導率が高いほど、気体をより容易に加熱し、さらに基板に対して熱をより容易に伝達することができ、それはプロセス全体をさらに改善する。
有利には、気体流は、窒素および/または不活性ガス(特にアルゴン)を含むことができる。特に、気体流は、少なくとも10%のこれら元素の1つまたは複数から構成される。さらに、窒素は24×10-3W/mKの十分に高い熱伝導率を有し、アルゴンはTc(Ar)=16×10-3W/mKの熱伝導率を有する。加えて、たとえばH2/Ar、Cl2/ArまたはF2/Arなどの気体の混合物に依存するが、欠陥を低減しつつ、疎水性表面を結合することができる。疎水性Si表面は、Siダングリングボンドおよび/またはSi−H(低極性結合)によって、Ar/F2(10%F2)気体の場合には少量のSi−Fまたは
Figure 2011514669
結合で終端されているはずである。非常に高極性であるが、それら結合は、
Figure 2011514669
架橋によって、水を用いない結合を可能にする。
好ましい変形例によれば、気体流処理は、数秒から開始され数分までの時間にわたって実施することができる。追加の熱源が提供される場合においては、数秒の気体流が所望の結果を得るのに十分である。よって、本プロセスを迅速かつ信頼性の高い方法で行うことができる。一方、十分に長い時間(典型的には分のオーダー)にわたって本プロセスを提供することによって、追加の熱源なしに本プロセスの利点を同様に達成することができる。
好ましくは、気体流は、室温(典型的には19〜24℃)から100℃までの範囲内の温度を有することができる。この温度範囲の気体流を用いて、長期にわたって最良の結果を達成することができた。
有利には、気体流は、酸化性雰囲気(特に空気、またはN2中20%O2)中に、および/または低湿度の乾燥雰囲気に供給することができる。
本発明の目的は、同様に、請求項14に記載の2つの基板を結合するための装置によって達成することができる。2つの基板を結合するための本発明の装置は、気体流を供給するための手段を含み、請求項1に関して既に前述したものと同一の利点を達成することができる。
好ましくは、気体流を供給するための手段は、通気システムおよび/または吸引システムおよび/または1つまたは複数の気体注入口を含むことができる。そのようなシステムを用いて、必要な気体流を単純かつ信頼性の高い方法で供給することができる。
好ましくは、気体流を供給するための手段を、層流を供給するように設計することができる。そのようにすることによって、前述のように、最終的に基板の結合表面の領域において所望されない水分子の再導入をもたらす恐れのある乱流が防止される。
有利な実施形態によれば、気体流を供給するための手段を、基板表面に本質的に平行な気体流を供給するように設計することができる。この設計において、最適化された結果を達成することができる。
好ましくは、気体流を供給するための手段は、特に100℃までの温度に気体流を加熱するための手段を含む。そのようにすることによって、基板表面からさらに多くの水を除去することができる。
本発明の第1の実施形態のプロセスを示す図であり、(a)〜(c)は各工程を示す図である。 本発明のコンセプトを示す3D概念図である。 本発明の結合装置を示す図である。
以下、図面を参照しながら、本発明の有利な実施形態を詳述する。
図1(a)〜(c)は、2つの基板を結合する本発明のプロセスの3つの実施形態を示す。図1(a)に例示される第1工程は、結合チャンバー5内に2つの基板1および3を提供する工程からなる。この実施形態において、基板1および3は、半導体ウェーハであり、特にその上に追加の層が提供されているかまたは提供されていないシリコンウェーハである。それらは、半導体表面または(たとえば自然酸化物のような)絶縁性表面のいずれかを有する。
結合チャンバー5に導入する前に、2つの基板1および3を処理して、結合を実施することを可能にするのに必要な表面特性を有するようにする。チャンバー5内において2つの基板1および3は、互いに対してそれぞれの結合表面7および9を対向させる。それらは、特定の距離をおいて、互いに平行な状態で保持される。それらを結合すること可能にするために、結合チャンバー5は、2つの基板1および3を互いに対して移動させる手段(不図示)を含み、それらを接触させることができるようにする。
本発明の次の工程を図1(b)に示す。図1(b)のパートIは第1の実施形態を示し、図1(b)のパートIIは第2の実施形態を示し、図1(b)のパートIIIは第3の実施形態を示す。
第1の実施形態によれば、2つの基板を提供する工程(図1(a))の後に、たとえばランプ11または任意の他の適当な加熱手段(たとえば、基板ホルダー(不図示)の内部に提供されるようなもの)を用いて、基板を加熱する。本発明のこの実施形態によれば、矢印で示される気体流13は、2つの基板1および3の間に供給され、それぞれの表面7および9上を移動(スイープ)する。図2は、この状況を概略的に3次元的に示す。図2は、互いに対して結合表面7および9を対向させている2つの基板1および3を示す。その間に、気体流13を供給し、2つの基板の間に非密閉雰囲気を形成するようにする。
非密閉雰囲気の提供は、表面7および9から脱吸着した水が気体流13に捕捉され、基板から運び去られるという利点を有する。これは、ウェーハ毎の水分子の蓄積に起因する結合チャンバー5内部の雰囲気の飽和を防止する。したがって、ウェーハ毎に表面7および9からの必要な水分子の除去を達成できるため、結合品質を一定に保つことが可能となる。典型的には、気体流は数秒にわたって供給され、所望される効果を達成する。
この実施形態において、気体流は層流であり、それは、既に運び去られた水の再導入をもたらす恐れがある乱流を防止する。本発明のプロセスをさらに最適化するために、流れは、図2に示されるように、流れは基板1および3の表面7および9に平行に供給される。該実施形態による気体流は、アルゴン、窒素、および/または他の不活性ガス、またはそれらの混合物からなる。この実施形態において、気体流の温度は、略室温、典型的には19℃〜24℃の範囲内である。
疎水性結合を提供するために、圧力および温度が制御されたチャンバー内のH2/Ar混合物、Cl2/Ar混合物またはF2/Ar混合物を用いることができる。
図1(b)のパートIIは本発明の第2の実施形態を示す。パートIにおいてと同一の参照符号を有する要素については再度の詳述をしない。それらの記載は、参照により本説明に組みこまれる。
第1および第2の実施形態の間の差異は、第2の実施形態において結合チャンバー5が加熱手段11をもはや含まないことである。この場合、依然として室温である気体流13を、より長い時間、特に数分にわたって適用して、ウェーハ1および3の表面から第1の実施形態と同一の量の水を排除することを可能にする。よって、この実施形態において、追加の加熱デバイスの必要のない、単純化された結合チャンバーを使用することができる。
図1(b)のパートIIIは本発明の方法の第3の実施形態を示す。繰り返しになるが、上記の記載で用いられたものと同一の参照符号については詳述しない。しかしながら、それらの記載は、参照により本説明に包含される。
第2の実施形態と比較した際の第3の実施形態の差異は、室温の気体流13を用いることに代えて、本実施形態の気体流13’が室温より高い温度、特に100℃までの温度を有することである。そのようにすることによって、繰り返しになるが、第2の実施形態に比較してより短い時間にわたって気体流13’を適用する間に、基板1および3の表面7および9から水を除去することが可能となる。同時に、第1の実施形態に存在するような追加の加熱手段を必要としない。
最良の結果のためには、気体流は、(少なくとも10%のパーセンテージまでの)高い熱伝導率を有する不活性ガスまたはそれらの混合物から構成して、気体から基板1および3への必要な熱移動を最適化できるようにするべきである。それとは無関係に、気体流13’の特徴は、気体流13の特徴と合致する。特に、気体流は、表面7および9に平行な層流であるべきである。
もちろん、実施形態1〜3は、自由に組み合わせることができ、たとえば、室温より高い温度を有する気体流13’をさらなる加熱手段11と組み合わせて用いて、結合前の熱処理の一部を気体流によって提供し、残余の部分を加熱手段11によって提供するようにすることができる。
図1(c)は、本発明の第3の工程を示し、2つの基板1および3を密着させ、それによって結合を開始することからなる。結合は、典型的には、弱い圧力の局所的印加によって開始され、引き続いて結合前線が全界面にわたって広がる。
基板1および3が接触する状況の直前において、基板1および3の間の気体流を停止することができる。
本発明の方法は、結合される基板の表面に吸着された水の除去を、先行技術に比較して、信頼性が高く、かつ反復可能な方法で可能にすることである。結合界面における水の量の減少に起因して、結合欠陥が減少し、ひいては結合される基板の品質をより良好にする。本発明のプロセスは、電子産業用シリコン・オン・インシュレータ基板を形成するのに用いられる、いわゆるSmart Cut(商標)型プロセスにおいて特に興味深い。該プロセスは、ドナー基板からハンドル基板へと層を転写する工程からなり、ドナー基板およぎハンドル基板は結合により実現される。
上記の実施形態1〜3において、気体流13、13’は、結合チャンバー5の内部で、対向する2つの基板1および3の間に供給される。また、本発明の変形例(不図示)によれば、気体流による結合表面7および9のフラッシングを、チャンバー5内に基板1および3を導入する直前に、結合チャンバー5の外部で実施することもできる。この構成において、基板7および9を、個別に、同時に、または順次的に、洗浄(スイープ)することができる。さらに、不活性ガス中で2つの基板を移動させることによって、非密閉雰囲気を達成することもできる。
図3は、2つの基板を結合するための本発明の装置の1つの実施形態を示す。例示された結合装置21は、実施形態1〜3に関して上述された結合チャンバー5として役に立つことができる。
結合装置21は、チャンバー23を含む。チャンバー内部に、基板ホルダー25が提供され、結合表面7および9が対向するように基板1および3を保持する。
本発明によれば、結合装置21は、2つの基板1および3の間に気体流を供給するための手段25aおよび25bを含む。この実施形態において、気体流を供給するための手段は、気体流13を供給するための通気システム25aを含み、次いで気体流13は吸引システム25bにより吸引され、基板1および3の表面から脱吸着した水分子を含む流れが除去される。
代替として、通気システム25aを用いることに代えて、対応するガス供給源と接続された1つまたは複数の気体注入口を提供することもできる。気体流を供給するための手段は、好ましくは気体流13を層流とするように配置または設計されることに言及することは重要である。その利点は前述されている。さらに、気体流を供給するための手段は、好ましくは、気体流が基板表面に平行になるように設計される。変形例によれば、通気システム25aは、いくつかの方向から来る2つ以上の気体流を有するように設計することもできる。
実施されるプロセス(図1(b)のパートIを参照)に依存して、結合装置は、たとえばランプなどの加熱手段27をさらに含むことができる。加熱手段27をウェーハの中心または端部に配置して、結合されるウェーハの表面を局所的または全体的に加熱することができる。

Claims (15)

  1. 2つの基板、特に2つの半導体基板を結合させる方法であって、結合させる前に、該基板(1,3)の結合表面(7,9)上に気体流(13)を供給し、該気体流(13)は、該基板が接触するまで該2つの基板(1,3)の間に供給されることを特徴とする方法。
  2. 気体流(13)が層流であることを特徴とする請求項1に記載の方法。
  3. 気体流(13)が該基板(1,3)の表面(7,9)に本質的に平行であることを特徴とする請求項1または2に記載の方法。
  4. 気体流(13,13’)が室温から100℃までの範囲の温度を有することを特徴とする請求項1から3のいずれかに記載の方法。
  5. 気体流(13,13’)が、該2つの基板(1,3)の熱処理中に供給されることを特徴とする請求項1から3のいずれかに記載の方法。
  6. 気体流(13’)を加熱し、該熱処理の少なくとも一部が、加熱された気体流(13’)を用いて実施されることを特徴とする請求項5に記載の方法。
  7. 該熱処理が、完全に、加熱された気体流(13’)を用いて実施されることを特徴とする請求項6に記載の方法。
  8. 気体流(13)が10×10-3W/mKの熱伝導率を有することを特徴とする請求項1から7のいずれかに記載の方法。
  9. 気体流(13)が、窒素および/または不活性ガス、特にアルゴンを含むことを特徴とする請求項1から8のいずれかに記載の方法。
  10. 気体流処理が数秒から開始され数分までの時間にわたって実施されることを特徴とする請求項1から9のいずれかに記載の方法。
  11. 気体流(13)は、酸化性雰囲気、特に空気すなわちN2中20%O2に、および/または低湿度の乾燥環境中に供給されることを特徴とする請求項1から10のいずれかに記載の方法。
  12. 2つの基板(1,3)を結合するための装置であって、該装置は、該2つの基板(1.3)の間に気体流(13)を供給するための手段(25a,25b)を含み、該手段(25a,25b)は、層流の気体流を供給するように設計されていることを特徴とする装置。
  13. 該気体流を供給するための手段は、通気システム(25a)および/または吸引システム(25b)および/または1つまたは複数の気体注入口を含むことを特徴とする請求項12に記載の装置。
  14. 該手段(25a,25b)は、該基板の表面(7,9)に本質的に平行な気体流(13)を供給するように設計されていることを特徴とする請求項12または13に記載の装置。
  15. 該気体流を供給するための手段(25a,25b)は、該気体流を特に100℃まで加熱するための手段(27)をさらに含むことを特徴とする請求項12から14のいずれかに記載の装置。
JP2010546412A 2008-02-15 2009-01-23 2つの基板を結合するための加工 Pending JP2011514669A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP08290150A EP2091071B1 (en) 2008-02-15 2008-02-15 Process for bonding two substrates
PCT/IB2009/000142 WO2009101495A1 (en) 2008-02-15 2009-01-23 Processing for bonding two substrates

Publications (2)

Publication Number Publication Date
JP2011514669A true JP2011514669A (ja) 2011-05-06
JP2011514669A5 JP2011514669A5 (ja) 2011-12-22

Family

ID=39577753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010546412A Pending JP2011514669A (ja) 2008-02-15 2009-01-23 2つの基板を結合するための加工

Country Status (6)

Country Link
US (2) US20110000612A1 (ja)
EP (1) EP2091071B1 (ja)
JP (1) JP2011514669A (ja)
KR (1) KR20100119780A (ja)
CN (1) CN101925978A (ja)
WO (1) WO2009101495A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013531395A (ja) * 2010-07-22 2013-08-01 ソイテック 分子接着によって2枚のウェーハを互いにボンディングするための方法及び装置
JP2014188536A (ja) * 2013-03-26 2014-10-06 National Institute For Materials Science 金属材の拡散接合方法および金属材の拡散接合装置
JP2020123747A (ja) * 2020-04-28 2020-08-13 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 2つの基板をボンディングするための基板ホルダおよび方法
US11315813B2 (en) 2015-04-10 2022-04-26 Ev Group E. Thallner Gmbh Substrate holder and method for bonding two substrates

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2963982B1 (fr) * 2010-08-20 2012-09-28 Soitec Silicon On Insulator Procede de collage a basse temperature
JP2013008921A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 半導体製造装置及び製造方法
US9922851B2 (en) 2014-05-05 2018-03-20 International Business Machines Corporation Gas-controlled bonding platform for edge defect reduction during wafer bonding
CN105197880B (zh) * 2014-06-24 2018-03-20 中芯国际集成电路制造(上海)有限公司 一种带空腔晶片的键合方法
FR3029352B1 (fr) 2014-11-27 2017-01-06 Soitec Silicon On Insulator Procede d'assemblage de deux substrats
US11056356B1 (en) * 2017-09-01 2021-07-06 Intel Corporation Fluid viscosity control during wafer bonding
CN109887860B (zh) * 2018-12-28 2020-12-25 上海集成电路研发中心有限公司 一种键合腔体结构及键合方法
KR20210055451A (ko) 2019-11-07 2021-05-17 삼성전자주식회사 기판 본딩 장치
TWI816091B (zh) * 2020-03-06 2023-09-21 日商尼康股份有限公司 控制裝置、控制方法及程式
CN113707564B (zh) * 2021-08-31 2024-06-21 浙江同芯祺科技有限公司 一种超薄半导体基板加工工艺
US12001193B2 (en) * 2022-03-11 2024-06-04 Applied Materials, Inc. Apparatus for environmental control of dies and substrates for hybrid bonding

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745801A (ja) * 1993-08-03 1995-02-14 Matsushita Electric Ind Co Ltd 基板の接合方法
JP2002334816A (ja) * 2001-05-10 2002-11-22 Toshiba Corp 化合物半導体素子の製造方法及びウェハ接着装置
JP2005101617A (ja) * 2003-09-24 2005-04-14 Erich Thallner ウェハー結合装置及びその方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4133820A1 (de) * 1991-10-12 1993-04-15 Bosch Gmbh Robert Verfahren zur herstellung von halbleiterelementen
JP3321882B2 (ja) * 1993-02-28 2002-09-09 ソニー株式会社 基板はり合わせ方法
SE507152C2 (sv) 1996-08-22 1998-04-06 Volvo Lastvagnar Ab Anordning och förfarande för reglering av luftkompressor
DE19737051B4 (de) 1997-08-26 2007-02-15 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Verfahren und Vorrichtung zur Steuerung wenigstens einer Komponente einer pneumatischen Bremsanlage eines Fahrzeugs
DE10048374B4 (de) * 1999-10-01 2009-06-10 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zum großflächigen Verbinden von Verbindungshalbleitermaterialien
US6372561B1 (en) * 2001-06-01 2002-04-16 Advanced Micro Devices, Inc. Fabrication of fully depleted field effect transistor formed in SOI technology with a single implantation step
KR100442310B1 (ko) 2001-11-28 2004-07-30 최우범 플라즈마 전처리를 구비한 기판접합장치 및 그 제어방법
DE10240600A1 (de) 2002-09-03 2004-03-18 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Verfahren zur Erzeugung von Druckluft und Kompressoranordnung zur Durchführung des Verfahrens
JP2006134900A (ja) * 2002-11-28 2006-05-25 Toray Eng Co Ltd 接合方法および装置
WO2005054147A1 (ja) * 2003-12-02 2005-06-16 Bondtech Inc. 接合方法及びこの方法により作成されるデバイス並びに接合装置
US20070110917A1 (en) * 2003-12-02 2007-05-17 Bondtech, Inc Bonding method, device formed by such method, surface activating unit and bonding apparatus comprising such unit
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
DE102006000687B4 (de) * 2006-01-03 2010-09-09 Thallner, Erich, Dipl.-Ing. Kombination aus einem Träger und einem Wafer, Vorrichtung zum Trennen der Kombination und Verfahren zur Handhabung eines Trägers und eines Wafers
US7554103B2 (en) * 2006-06-26 2009-06-30 Applied Materials, Inc. Increased tool utilization/reduction in MWBC for UV curing chamber

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745801A (ja) * 1993-08-03 1995-02-14 Matsushita Electric Ind Co Ltd 基板の接合方法
JP2002334816A (ja) * 2001-05-10 2002-11-22 Toshiba Corp 化合物半導体素子の製造方法及びウェハ接着装置
JP2005101617A (ja) * 2003-09-24 2005-04-14 Erich Thallner ウェハー結合装置及びその方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013531395A (ja) * 2010-07-22 2013-08-01 ソイテック 分子接着によって2枚のウェーハを互いにボンディングするための方法及び装置
JP2014188536A (ja) * 2013-03-26 2014-10-06 National Institute For Materials Science 金属材の拡散接合方法および金属材の拡散接合装置
US11315813B2 (en) 2015-04-10 2022-04-26 Ev Group E. Thallner Gmbh Substrate holder and method for bonding two substrates
JP2020123747A (ja) * 2020-04-28 2020-08-13 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 2つの基板をボンディングするための基板ホルダおよび方法
JP7014850B2 (ja) 2020-04-28 2022-02-01 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 2つの基板をボンディングするための基板ホルダおよび方法

Also Published As

Publication number Publication date
US8999090B2 (en) 2015-04-07
US20110000612A1 (en) 2011-01-06
EP2091071A1 (en) 2009-08-19
KR20100119780A (ko) 2010-11-10
CN101925978A (zh) 2010-12-22
WO2009101495A1 (en) 2009-08-20
US20130139946A1 (en) 2013-06-06
EP2091071B1 (en) 2012-12-12

Similar Documents

Publication Publication Date Title
JP2011514669A (ja) 2つの基板を結合するための加工
JP5663535B2 (ja) 分子接合による結合のためのプロセスおよび装置
US20060032582A1 (en) System and method for low temperature plasma-enhanced bonding
KR102094561B1 (ko) 음의 줄-톰슨 계수를 가지는 가스 분위기 안의 본딩 방법
KR100741541B1 (ko) 접합웨이퍼의 제조방법 및 접합웨이퍼
KR20090111838A (ko) 두 기판들의 접합 방법
JP2010528484A (ja) ウェーハ洗浄方法及びそれを利用したウェーハボンディング方法
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される2つの基板を直接接合する方法
JP6388272B1 (ja) 基板接合方法、基板接合システムおよび親水化処理装置の制御方法
WO2010137589A1 (ja) 貼り合わせsos基板
JP2015501544A (ja) 材料層の処理及び直接接合の方法
KR102155074B1 (ko) 분자 접착에 의한 접합 방법
TW201405702A (zh) 氮化鎵對矽之直接晶圓接合
JP6643873B2 (ja) 2枚の基板を積層する方法
JP2009502534A (ja) 両面をプラズマ処理し、片面だけを湿式処理することによって面同士を互いに接着する方法
JP2005142524A (ja) 半導体ウエハの接着前表面処理
JP2019204832A (ja) 部品実装システム、基板接合システム、部品実装方法および基板接合方法
Eichler et al. Plasma activation as a pretreatment tool for low-temperature direct wafer bonding in microsystems technology
Usenko Humidity effects on substrate bonding for silicon-on-glass

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131217