WO2010137589A1 - 貼り合わせｓｏｓ基板 - Google Patents

貼り合わせｓｏｓ基板 Download PDF

Info

Publication number
WO2010137589A1
WO2010137589A1 PCT/JP2010/058826 JP2010058826W WO2010137589A1 WO 2010137589 A1 WO2010137589 A1 WO 2010137589A1 JP 2010058826 W JP2010058826 W JP 2010058826W WO 2010137589 A1 WO2010137589 A1 WO 2010137589A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
silicon
sos
thin film
peeling
Prior art date
Application number
PCT/JP2010/058826
Other languages
English (en)
French (fr)
Inventor
剛史 諏訪
昌次 秋山
優二 飛坂
厚雄 伊藤
信 川合
Original Assignee
信越化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越化学工業株式会社 filed Critical 信越化学工業株式会社
Publication of WO2010137589A1 publication Critical patent/WO2010137589A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS

Definitions

  • the present invention relates to an SOS (Silicon on Sapphire) substrate having a low contamination level, particularly a low Al concentration required as a substrate for a semiconductor device.
  • SOS Silicon on Sapphire
  • SOI substrates are used in applications such as power devices and high-frequency devices from the viewpoints of reducing junction capacitance, suppressing leakage current, and high-frequency characteristics in semiconductor elements.
  • SOI substrates called SOQ (Silicon on Quartz), SOG (Silicon on Glass), and SOS have been proposed, and projectors and high-frequency devices are considered because of the insulation and transparency of the handle substrate (quartz, glass, sapphire).
  • the thermal conductivity of sapphire, which is a handle substrate is about 30 times that of quartz, and therefore, the SOS substrate is expected as a substrate material having excellent heat dissipation.
  • the substrate for semiconductor devices is required to have a very high cleanliness.
  • residual metal on the substrate surface causes a pn junction leakage defect and an oxide breakdown voltage defect, and greatly affects the performance and yield of the semiconductor device.
  • ITRS international semiconductor technology roadmap by ITRS, a lower residual metal concentration is required for a device substrate as the line width of the device decreases.
  • the half pitch is 65 nm in the case of DRAM, whereas the residual metal concentration required for this is 1 ⁇ 10 10 atoms / cm 2 or less.
  • a MOSFET (metal oxide semiconductor field effect transistor) device manufactured using an SOS substrate currently in practical use has a gate length of 500 nm.
  • the impurity metal on the surface of the silicon layer is ⁇ 10 11 atoms / cm 2. It is demanded to be.
  • HE-SOS substrate a heteroepitaxial SOS substrate in which a silicon layer is heteroepitaxially grown on a sapphire substrate, as described in Patent Document 1.
  • the high substrate temperature necessary for heteroepitaxial growth of the silicon layer and the annealing treatment for reducing the crystal defects of the silicon layer after the heteroepitaxial growth are about.
  • a heat treatment step of 1000 ° C. must be performed, and diffusion of aluminum from the sapphire substrate to the silicon layer side by this step is a problem.
  • Such impurity aluminum diffused in the silicon layer behaves as an acceptor, and is considered to be a cause of high leakage current between the source and drain regions of p-type channel active elements such as MOSFETs and MESFETs (metal semiconductor FETs).
  • the present invention provides an SOS substrate in which diffusion of an aluminum component from a sapphire substrate to a silicon substrate, which causes a deterioration in characteristics of a semiconductor device, is significantly suppressed in view of the above-described present situation.
  • the present inventor has devised the following SOS substrate. That is, in producing the SOS substrate, a method of directly bonding the sapphire substrate and the silicon substrate was devised instead of using the heteroepitaxial growth of silicon requiring a high temperature process.
  • B-SOS bonded SOS
  • FIG. 1 As a production process, (I) a step of activating each substrate surface before bonding; (Ii) a step of bonding the substrates together; (Iii) a heat treatment step for strengthening the bond strength; (Iv) Thinning of the silicon substrate side, and (V) Examples include chemical etching, polishing, and cleaning.
  • step (iv) thinning by grinding / polishing, or injecting hydrogen ions into the silicon substrate in advance and applying mechanical shock after the heat treatment is completed, or temperature difference between both surfaces of the bonded substrate It is also possible to perform peeling with a hydrogen ion implanted layer.
  • a single crystal material called sapphire is used, but the same result can be obtained with amorphous alumina having the same composition.
  • Al diffusion from a sapphire substrate can be suppressed without requiring a high temperature treatment of 1000 ° C., and a low Al SOS substrate of 2 ⁇ 10 11 atoms / cm 2 or less can be manufactured. .
  • the Al concentration on the surface of the silicon thin film is 2 ⁇ 10 11 atoms / cm 2 or less.
  • ICP-MS inductively coupled plasma mass spectrometry
  • AAS atomic absorption spectrometry
  • the SOS substrate is preferably manufactured by a bonding method.
  • the bonding method there is an advantage that the correlation between the defect density in the vicinity of the sapphire / silicon interface and the defect density in the silicon bulk portion can be reduced as compared with the heteroepitaxial growth method.
  • a silicon substrate 1 or a silicon substrate 1 with an oxide film is prepared.
  • a silicon substrate into which hydrogen ions or the like are implanted at an acceleration voltage corresponding to a desired film thickness is prepared.
  • the ion implantation layer 3 is formed in the silicon substrate 1.
  • a predetermined dose of hydrogen ions (H + ) or hydrogen molecular ions (H 2 + ) is implanted with an implantation energy that can form the ion implantation layer 3 at a desired depth from the surface.
  • the implantation energy can be 50 to 100 keV.
  • the dose of hydrogen ions (H + ) implanted into the silicon substrate 1 is preferably 1.0 ⁇ 10 16 atoms / cm 2 to 1.0 ⁇ 10 17 atoms / cm 2 . If it is less than 1.0 ⁇ 10 16 atom / cm 2 , the interface may not be embrittled. If it exceeds 1.0 ⁇ 10 17 atom / cm 2 , bubbles are transferred during heat treatment after bonding. It may become defective. A more preferable dose amount is 5.0 ⁇ 10 16 atoms / cm 2 . When hydrogen molecular ions (H 2 + ) are used as implanted ions, the dose is preferably 5.0 ⁇ 10 15 atoms / cm 2 to 5.0 ⁇ 10 16 atoms / cm 2 .
  • the interface may not be embrittled. If it exceeds 5.0 ⁇ 10 16 atoms / cm 2 , bubbles are transferred during heat treatment after bonding. It may become defective. A more preferable dose amount is 2.5 ⁇ 10 16 atoms / cm 2 . Further, if an insulating film such as a silicon oxide film of about several nm to 500 nm is formed on the surface of the silicon substrate 1 in advance and hydrogen ions or hydrogen molecular ions are implanted therethrough, the effect of suppressing channeling of the implanted ions is achieved. There is an advantage that can be obtained.
  • the surface of the silicon substrate 1 and / or the surface of the sapphire substrate 2 is activated.
  • the surface activation treatment include wet chemical treatment, plasma treatment, ozone treatment, and annealing treatment under high vacuum.
  • wet chemical treatment OH groups on the substrate surface are increased and the surface is activated by immersing the substrate using water, aqueous ammonia, or sulfuric acid.
  • the treatment is preferably performed on both the ion-implanted surface of the silicon substrate 1 and the bonding surface of the sapphire substrate 2, but only one of them may be performed.
  • a substrate When processing with plasma, a substrate is placed in a vacuum chamber, gas is introduced under reduced pressure, and then exposed to high-frequency plasma for about 5 to 10 seconds to plasma-treat the surface.
  • the plasma gas oxygen can be used when the silicon substrate 1 is treated, the surface is oxidized, hydrogen is not oxidized, and a rare gas such as helium or argon, or a mixed gas thereof can be used.
  • a rare gas such as helium or argon, or a mixed gas thereof can be used.
  • any gas may be used.
  • the treatment is more preferably performed on both the ion-implanted surface of the silicon substrate 1 and the bonded surface of the sapphire substrate, but only one of them may be performed.
  • a silicon substrate and / or sapphire substrate that has been cleaned by RCA cleaning or the like is placed in a chamber in which air is introduced, a plasma gas such as nitrogen or argon is introduced, and then high-frequency plasma is generated.
  • the surface is treated with ozone by generating and converting oxygen in the atmosphere into ozone. Either or both of plasma treatment and ozone treatment can be performed.
  • the annealing is performed by placing the silicon substrate in a reaction vessel whose pressure is reduced to 3 ⁇ 10 ⁇ 6 Pa or less and raising the temperature of the substrate at about 900 ° C.
  • the natural oxide film on the surface of the substrate is removed, and the surface is in an activated state with a very high degree of cleanliness.
  • the surface of the silicon substrate 1 and the activated surface of the sapphire substrate 2 are bonded together as a bonding surface.
  • the bonded substrate 5 is subjected to heat treatment at 150 ° C. or higher and 250 ° C. or lower to obtain the bonded body 5.
  • the reason for performing the heat treatment is to increase the adhesion (bonding force).
  • the reason why the temperature is set to 150 ° C. or higher and 250 ° C. or lower is that the bonding strength does not increase when the temperature is lower than 150 ° C., and the bonded substrate may be damaged when the temperature exceeds 250 ° C.
  • An example of the heat treatment apparatus is an oven whose cleanliness is controlled.
  • the heat treatment is performed within the above temperature range, and the temperature rising rate of the oven is usually 1 ° C./min to 5 ° C./min, and the temperature lowering rate of the heat treatment is 1 ° C./min to 5 ° C./min.
  • the speed is not limited in the production of the substrate.
  • the heat treatment time is preferably 12 hours to 72 hours depending on the temperature to some extent.
  • the substrate is cooled to room temperature and mechanical impact is applied to the ion-implanted layer.
  • a temperature difference is provided between both surfaces of the bonded body 5 to perform peeling using the difference in thermal stress between the surfaces, and silicon Transfer thin film to sapphire substrate.
  • Any surface of the bonded body 5 may be heated, but it is preferable to heat the silicon side in consideration of the difference in thermal expansion coefficient between silicon and sapphire.
  • a jet of fluid such as gas or liquid may be sprayed continuously or intermittently from the side surface of the substrate. If it is, it will not be specifically limited.
  • the temperature difference between heating and cooling is preferably 50 ° C. or more.
  • the temperature is lower than 50 ° C., a difference in thermal stress does not occur and peeling does not proceed.
  • the temperature is higher than 50 ° C., thermal stress is generated, and peeling from the ion implantation layer 3 of the silicon substrate 1 due to the difference in thermal expansion coefficient (the ion implantation layer becomes brittle by the heat treatment and is peeled off from this surface) is performed. .
  • an SOS substrate 7 in which the silicon thin film 6 is formed on the sapphire substrate 2 is obtained.
  • the silicon thin film is thinned by performing chemical etching or polishing on the SOS substrate 7 as a subsequent step, wet or dry. By cleaning by the process, the SOS substrate is finished in a state suitable for each application.
  • removing all of the damaged layer by polishing increases the film thickness variation, so in the actual process, most of it is removed by a chemical etching method, and then the surface is mirror-finished by mirror finish polishing. It is reasonable to do this.
  • the chemical etching treatment referred to here is an alkaline solution of any one of KOH, NaOH, CsOH, NH 4 OH, EDP (Ethylenediamine-pyrocatechol-water), TMAH (Tetramethylammonium hydroxide), hydrazine (hydrazine), or the like.
  • This is a process of etching a silicon thin film with a chemical solution containing the organic solvent.
  • the amount of chemical etching depends on the amount of polishing in the subsequent process, it is preferable to carry out until the damaged layer thickness reaches 150% or more of 150 nm, and the thickness should be adjusted to the target thickness by subsequent mirror finish polishing. Is preferred.
  • the cleaning by the wet process includes RCA cleaning and spin cleaning, and the cleaning by the dry process includes UV / ozone cleaning and HF vapor cleaning.
  • the SOS substrate in the present invention has a very low Al concentration in the silicon thin film on the sapphire substrate, for example, a p-type channel active element such as a MOSFET or MESFET (metal semiconductor FET); And can be suitably used for high-frequency devices such as CPUs and system chips incorporating many arithmetic processing functions. It is also suitable for manufacturing a substrate for an electro-optical device such as a liquid crystal device.
  • a p-type channel active element such as a MOSFET or MESFET (metal semiconductor FET)
  • MOSFET metal semiconductor FET
  • Example 1 As a semiconductor substrate, hydrogen ions were implanted at 56 keV and a dose of 5 ⁇ 10 16 atoms / cm 2 with respect to a silicon substrate (thickness: 625 ⁇ m) having a diameter of 150 mm on which an oxide film was previously grown to 200 nm.
  • a sapphire substrate (thickness: 600 ⁇ m) with a diameter of 150 mm to be a handle substrate was prepared, and plasma activation treatment was performed on both surfaces of the silicon and sapphire substrates and bonded together. Next, heat treatment (treatment temperature: 150 ° C.
  • DL means a concentration below the detection limit. From Table 1, the concentration of each metal including aluminum was not significantly different between substrates manufactured at different heat treatment temperatures, and the concentration was 2 ⁇ 10 11 atoms / cm 2 or less. Example 2
  • a silicon substrate having a diameter of 150 mm (thickness: 625 ⁇ m, no oxide film) was prepared, and hydrogen ions were implanted therein at 56 keV and a dose of 5 ⁇ 10 16 atoms / cm 2 .
  • a 150 mm diameter sapphire substrate (thickness: 600 ⁇ m) serving as a handle substrate was prepared, and plasma activation treatment was performed on the surface of the silicon substrate on which ions were implanted and the surface of the sapphire substrate, and then both substrates were bonded together. After the bonded substrates are subjected to heat treatment at different heat treatment temperatures for 24 hours to obtain a joined body, peeling is performed by heating and cooling the silicon layer side to about 60 ° C.
  • the silicon thin film 6 was transferred to the sapphire substrate 2. Thereafter, chemical etching, polishing, and RCA cleaning were sequentially performed using NH4OH / H2O2 solution as a finish of the SOS substrate 7 to set the thickness of the silicon thin film to 150 nm.
  • the metal concentration on the silicon thin film 6 side of the SOS substrate 7 on which the silicon layer was thinned was evaluated by atomic absorption spectrometry. Table 2 summarizes the metal concentrations on the silicon thin film 6 side of the SOS substrate 7 manufactured at different heat treatment temperatures.
  • Example 1 As a comparative control of Example 1, the conditions of the other processing steps are the same, and when the heat treatment temperature of the bonded substrate is 140 ° C., the untransferred portion of the silicon layer to the sapphire substrate due to insufficient bonding force appears at the time of peeling. It was done. On the other hand, when the heat treatment temperature of the bonded substrate was 270 ° C., the bonded substrate was damaged during the heat treatment. This is considered due to the difference in thermal expansion coefficient between silicon and sapphire.

Abstract

　半導体デバイスの特性低下の原因となるサファイア基板からシリコン基板へのアルミニウム成分の拡散を大幅に抑制したＳＯＳ基板を提供する。　シリコン基板１の表面からイオンを注入してイオン注入層３を形成する工程と、サファイア基板２の表面と前記シリコン基板１のイオンを注入した表面とを貼り合わせる前に、両表面の少なくとも一方の表面に、表面活性化処理を施す工程と、前記シリコン基板１の前記表面と前記サファイア基板２の前記表面とを貼り合わせる工程と、前記貼り合わせた基板に最高温度として１５０℃以上２５０℃以下の熱処理を加え接合体５を得る工程と、前記イオン注入層に沿って前記接合体を剥離させシリコン薄膜を前記サファイア基板に転写する剥離工程を少なくとも含んでなる方法によって製造されるＳＯＳ基板であって、誘導結合プラズマ質量分析［ＩＣＰ－ＭＳ］もしくは原子吸光分析法によるシリコン薄膜表面のＡｌ濃度が２×１０１１ａｔｏｍｓ／ｃｍ２以下であるＳＯＳ基板。

Description

貼り合わせＳＯＳ基板
　本発明は半導体デバイス用基板として要求される低汚染度の、特に低Ａｌ濃度のＳＯＳ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｓａｐｐｈｉｒｅ）基板に関する。
　ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板は半導体素子において接合容量の低減やリーク電流の抑制、高周波特性などの観点からパワーデバイスや高周波デバイスなどの用途に用いられている。
　その中でも、ＳＯＱ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｑｕａｒｔｚ）、ＳＯＧ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｇｌａｓｓ）、ＳＯＳと呼ばれるＳＯＩ基板が提案されており、ハンドル基板（石英、ガラス、サファイア）が有する絶縁性及び透明性などからプロジェクタ、高周波デバイスなどへの応用が見込まれている。特にＳＯＳに関してはハンドル基板であるサファイアの熱伝導率が石英の約３０倍であることから、ＳＯＳ基板は放熱性にも優れた基板材料として期待されている。
　一方、半導体デバイス用基板は非常に高い清浄度が求められている。特に基板表面の残留金属はｐｎ接合リーク不良や酸化膜の絶縁耐圧不良の原因となり、半導体デバイスの性能や歩留まりに大きく影響を与える。ＩＴＲＳによる国際半導体技術ロードマップによれば、デバイスの線幅が減少するにつれてより低い残留金属濃度がデバイス用基板に求められている。例えば２００７年時点で、ＤＲＡＭの場合ハーフピッチが６５ｎｍであるのに対して、これに要求される残留金属濃度は１×１０１０ａｔｏｍｓ／ｃｍ２以下である。現在実用化しているＳＯＳ基板を用いて作製されたＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）デバイスはそのゲート長が５００ｎｍであるが、この場合シリコン層表面の不純物金属は～１０１１ａｔｏｍｓ／ｃｍ２であることを求められている。
　現在ＳＯＳ基板としては、特許文献１に記載されたような、サファイア基板上にシリコン層をヘテロエピタキシャル成長させたヘテロエピタキシャルＳＯＳ基板（以下、「ＨＥ－ＳＯＳ基板」と略す。）がある。
　しかしながら、ＨＥ－ＳＯＳ基板に関しては特許文献１で述べられているように、シリコン層のヘテロエピタキシャル成長に必要な高基板温度や、ヘテロエピタキシャル成長後のシリコン層の結晶欠陥を低減させるためのアニール処理という約１０００℃の熱処理工程を入れなければならず、この工程によるサファイア基板からシリコン層側へのアルミニウムの拡散が問題となっている。
特表平０８－５１２４３２号公報
　このようなシリコン層内に拡散した不純物アルミニウムはアクセプタとして振る舞い、ＭＯＳＦＥＴやＭＥＳＦＥＴ（金属半導体ＦＥＴ）のようなｐ型チャネル能動素子のソースおよびドレイン領域間の高いリーク電流の原因と考えられている。
　本発明は、上記現状に鑑み、半導体デバイスの特性低下の原因となるサファイア基板からシリコン基板へのアルミニウム成分の拡散を大幅に抑制したＳＯＳ基板を提供する。
　この問題を解決するために、本発明者は以下のようなＳＯＳ基板を考案した。すなわち、ＳＯＳ基板の作製に当たって、高温プロセスを必要とするシリコンのヘテロエピタキシャル成長を利用するのではなく、サファイア基板とシリコン基板を直接張り合わせる方法を考案した。この貼り合わせＳＯＳ（以下Ｂ－ＳＯＳと略す）基板の作製方法の概略を図１に示す。作製工程としては、
（ｉ）貼り合わせ前に各々の基板表面を活性化する工程、
（ｉｉ）基板同士を貼り合わせる工程、
（ｉｉｉ）結合力を強化するための熱処理工程、
（ｉｖ）シリコン基板側の薄膜化、および、
（ｖ）ケミカルエッチング、研磨、洗浄が挙げられる。
（ｉｖ）の工程に関しては研削・研磨による薄膜化、もしくは、シリコン基板に予め水素イオンを注入しておき、熱処理終了後機械的な衝撃を与えること、もしくは、貼り合わせ基板の両面間で温度差をつけることにより、水素イオン注入層で剥離を行うことも可能である。また、本ケースではサファイアという単結晶の物質を用いているが、組成が同様で非晶質体のアルミナでも同様の結果を得ることが可能である。
　本発明により１０００℃という高温処理を必要とすることなく、サファイア基板からのＡｌの拡散を抑制することができ、２×１０１１ａｔｏｍｓ／ｃｍ２以下という低ＡｌのＳＯＳ基板を作製することができる。
本発明における貼り合わせＳＯＳ基板の作製フローにおける（ａ）表面活性化処理、（ｂ）貼り合わせ工程、（ｃ）基板両面の温度差印加工程、（ｄ）機械的衝撃印加工程の概略図である。
１　シリコン基板
２　サファイア基板
３　イオン注入層
４　貼り合わせ界面
５　接合体
６　シリコン薄膜
７　貼り合わせＳＯＳ基板
　本発明に係るＳＯＳ基板は、シリコン薄膜表面のＡｌ濃度が２×１０１１ａｔｏｍｓ／ｃｍ２以下であるものである。ＳＯＳ基板のＳｉ層における不純物金属測定に関しては、誘導結合型プラズマ質量分析法（ＩＣＰ－ＭＳ）、もしくは原子吸光分析法（ＡＡＳ）を採用した。
　前記分析を行う際には、Ｓｉ層表面にＨＦとＨ２Ｏ２の混合溶液、もしくはＨＣｌとＨ２Ｏ２の混合溶液を微少量滴下して測定用試料溶液を採取し各種測定を行った。
　上記ＳＯＳ基板は、貼り合わせ法によって製造されたものであることが好ましい。貼り合わせ法を採用することにより、ヘテロエピタキシャル成長法に比べて、サファイア／シリコン界面の近傍における欠陥密度と、シリコンバルク部における欠陥密度との相関を小さくすることができる利点がある。
　以下、本発明にかかるＳＯＳ基板の製造方法の一態様について図１に基づいて詳細に説明する。
　まず、シリコン基板１もしくは酸化膜付きシリコン基板１を用意する。貼り合わせ後のシリコン層の薄膜化の手段によっては、所望の膜厚に応じた加速電圧で水素イオン等が注入されたシリコン基板を用意する。
　イオン注入層３は、シリコン基板１中に形成する。この際、その表面から所望の深さにイオン注入層３を形成できるような注入エネルギーで、所定の線量の水素イオン（Ｈ＋）または水素分子イオン（Ｈ２ ＋）を注入する。このときの条件として、例えば、注入エネルギーは５０～１００ｋｅＶとできる。
　前記シリコン基板１に注入する水素イオン（Ｈ＋）のドーズ量は、１．０×１０１６ａｔｏｍ／ｃｍ２～１．０×１０１７ａｔｏｍ／ｃｍ２であることが好ましい。１．０×１０１６ａｔｏｍ／ｃｍ２未満であると、界面の脆化が起こらない場合があり、１．０×１０１７ａｔｏｍ／ｃｍ２を超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。より好ましいドーズ量は、５．０×１０１６ａｔｏｍ／ｃｍ２である。
　注入イオンとして水素分子イオン（Ｈ２ ＋）を用いる場合、そのドーズ量は５．０×１０１５ａｔｏｍｓ／ｃｍ２～５．０×１０１６ａｔｏｍｓ／ｃｍ２であることが好ましい。５．０×１０１５ａｔｏｍｓ／ｃｍ２未満であると、界面の脆化が起こらない場合があり、５．０×１０１６ａｔｏｍｓ／ｃｍ２を超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。より好ましいドーズ量は、２．５×１０１６ａｔｏｍ／ｃｍ２である。
　また、シリコン基板１の表面にあらかじめ数ｎｍ～５００ｎｍ程度のシリコン酸化膜等の絶縁膜を形成しておき、それを通して水素イオンまたは水素分子イオンの注入を行えば、注入イオンのチャネリングを抑制する効果が得られるという利点がある。
　次に、シリコン基板１の表面及び／又はサファイア基板２の表面を活性化処理する。表面活性化処理の方法としてはウェットケミカル処理、プラズマ処理、オゾン処理、高真空下でのアニール処理が挙げられる。
　ウェットケミカル処理による基板表面の活性化を行う場合は、水、アンモニア水、硫酸を用いて基板を浸漬処理することにより基板表面のＯＨ基が増加して表面が活性化する。処理はシリコン基板１のイオン注入した表面及びサファイア基板２の貼り合わせ面の両方について行うのがより好ましいが、いずれか一方だけを行ってもよい。
　プラズマで処理をする場合、真空チャンバ中に基板を設置しガスを減圧下で導入した後、高周波プラズマに５～１０秒程曝し、表面をプラズマ処理する。プラズマ用ガスとしてはシリコン基板１を処理する場合、表面を酸化する場合には酸素、酸化しない場合には水素、ヘリウムやアルゴンといった希ガス、又はこれらの混合ガスを用いることができる。サファイア基板２を処理する場合はいずれのガスでもよい。プラズマ処理をすることにより、シリコン基板１及び／又はサファイア基板２の表面の有機物が酸化して除去され、さらに表面のＯＨ基が増加し活性化する。処理はシリコン基板１のイオン注入した表面及びサファイア基板の貼り合わせ面の両方について行うのがより好ましいが、いずれか一方だけを行ってもよい。
　オゾンで処理をする場合は、大気を導入したチャンバ中にＲＣＡ洗浄等の洗浄をしたシリコン基板及び／又はサファイア基板を載置し、窒素、アルゴン等のプラズマ用ガスを導入した後、高周波プラズマを発生させ、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。プラズマ処理とオゾン処理とはどちらか一方又は両方行なうことができる。
　高真空下でのアニール処理を行う場合は、シリコン基板を３×１０－６　Ｐａ以下に減圧した反応容器内に設置し約９００　℃で基板を昇温することでアニール処理を行う。この処理により、基板表面の自然酸化膜が除去されて、表面は非常に清浄度が高く活性化した状態となる。
　次に、このシリコン基板１の表面およびサファイア基板２の活性化処理をした表面を接合面として貼り合わせる。
　次いで、貼り合わせた基板に１５０℃以上２５０℃以下の熱処理を施し、接合体５を得る。熱処理を行う理由は密着力（接合力）を上げるためである。温度を１５０　℃以上２５０　℃以下とする理由は、１５０　℃未満では結合強度が上がらない為で、２５０　℃を超えると貼り合わせた基板が破損する可能性が出るためである。
　また、この熱処理装置に関しては清浄度が管理されたオーブンなどが例として挙げられる。熱処理は前記温度域内で行うが、オーブンの昇温速度は、通常、 １　℃／分から５　℃／分、熱処理の降温速度は１　℃／分から５　℃／分である。しかし、上記速度が基板作製にあたって限定されるわけではない。
　熱処理時間としては、温度にもある程度依存するが１２時間～７２時間が好ましい。
　続いて基板を室温まで冷却し、イオン注入層に機械的衝撃を与える、もしくは、接合体５の両面間で温度差を設けることによって各面の熱応力の差を利用して剥離を行い、シリコン薄膜をサファイア基板に転写する薄膜転写を行う。上記接合体５のいずれの面を高温にしてもよいが、シリコンとサファイアとの熱膨張率の大きさの違いを考慮して、シリコン側を加熱することが好ましい。
　イオン注入層３に機械的衝撃を与えるためには、例えばガスや液体等の流体のジェットを接合した基板の側面から連続的または断続的に吹き付ければよいが、衝撃により機械的剥離が生じる方法であれば特に限定はされない。
　接合体５の両面間で温度差をつけて剥離を行う場合は、片面を加熱しもう一方の面を冷却する形で行う。このとき加熱と冷却の温度差が５０　℃以上であることが好ましい。５０　℃より低いと、熱応力の差が発生せずに剥離が進行しない状態になる。５０　℃以上にすると熱応力が発生し、熱膨張率の差によりシリコン基板１のイオン注入層３から剥離（前記熱処理によりイオン注入層の脆化がおこり、この面から剥離される）が行われる。
　上記剥離工程により、サファイア基板２上にシリコン薄膜６が形成されたＳＯＳ基板７が得られる。
　上記剥離直後のシリコン薄膜６の表面には、１５０ｎｍ程度のダメージ層が残存するので上記ＳＯＳ基板７に対して、後工程としてケミカルエッチングや研磨を行うことによるシリコン薄膜の減厚処理、ウェットもしくはドライプロセスによる洗浄を行うことで、ＳＯＳ基板をそれぞれの用途に適した状態に仕上げる。ここでダメージ層全てを研磨で取り除くことは膜厚バラツキを増大させることになるので、実際のプロセスでは、大部分を化学的なエッチング方法で除去し、然る後に鏡面仕上げ研磨で表面を鏡面化するという方法が合理的である。
　ここでいうケミカルエッチング処理とは、ＫＯＨ、ＮａＯＨ、ＣｓＯＨ、ＮＨ４ＯＨのいずれかのアルカリ溶液や、ＥＤＰ（Ｅｔｈｙｌｅｎｅｄｉａｍｉｎｅ－ｐｙｒｏｃａｔｅｃｈｏｌ－ｗａｔｅｒ）、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌ　ａｍｍｏｎｉｕｍ　ｈｙｄｒｏｘｉｄｅ）、ヒドラジン（ｈｙｄｒａｚｉｎｅ）などのいずれかの有機溶剤が含まれた薬液でシリコン薄膜をエッチングする処理のことを示す。
　ケミカルエッチング量は後工程の研磨量にも依存するが、前記ダメージ層厚さ150 nmの70%以上になるまで行うことが好ましく、引き続き行う鏡面仕上げ研磨によって目標とする厚さに調厚することが好ましい。
　また、前記ウェットプロセスによる洗浄とはＲＣＡ洗浄やスピン洗浄が上げられ、ドライプロセスによる洗浄にはＵＶ／オゾン洗浄やＨＦベーパー洗浄がある。
　本発明におけるＳＯＳ基板は、サファイア基板上のシリコン薄膜におけるＡｌ濃度が非常に低いものであるので、例えば、ＭＯＳＦＥＴやＭＥＳＦＥＴ（金属半導体ＦＥＴ）のようなｐ型チャネル能動素子；該ｐ型チャネル能動素子を含み、多くの演算処理機能を盛り込んだＣＰＵやシステムチップ等の高周波デバイス等に好適に用いることができる。また、液晶装置等の電気光学装置用基板の作製用にも適する。
実施例１
　半導体基板として、予め酸化膜を２００　ｎｍ成長させた直径１５０　ｍｍのシリコン基板（厚さ６２５　μｍ）に対して５６ ｋｅＶ、ドーズ量５×１０１６　ａｔｏｍｓ　／　ｃｍ２で水素イオンを注入した。あわせてハンドル基板となる直径１５０　ｍｍのサファイア基板（厚さ６００　μｍ）を準備し、シリコン及びサファイア基板双方の表面にプラズマ活性化処理を行い貼り合わせた。次に貼り合わせた基板の熱処理（処理温度：１５０　℃～２５０　℃）を２４時間行い、結合力を上げた接合体を得た後、貼り合せ界面に機械的衝撃を加え剥離をすることで、シリコン薄膜６をサファイア基板２に転写した。目視により基板全面へのシリコン薄膜６の転写が確認できた。
　この後、ＳＯＳ基板７の仕上げとしてNH4OH/H2O2液を用いてケミカルエッチング処理し、CMP及びＲＣＡ洗浄を順次行い、シリコン薄膜の膜厚を１５０ ｎｍとした。
　次に、シリコン層の薄膜化を行ったＳＯＳ基板７のシリコン薄膜６側の金属濃度を誘導結合プラズマ質量分析法［ＩＣＰ－ＭＳ］により評価した。表１にそれぞれ異なる熱処理温度で作製したＳＯＳ基板のシリコン層側の金属濃度をまとめた。
Figure JPOXMLDOC01-appb-T000001
　ここでＤＬとは検出限界以下の濃度であることを意味する。
　表１から、アルミニウムをはじめ、各金属濃度は異なる熱処理温度で作製した基板間で大きな差はなく、その濃度も２×１０１１　ａｔｏｍｓ／ｃｍ２以下であった。
実施例２
　半導体基板として、直径１５０　ｍｍのシリコン基板（厚さ６２５　μｍ、酸化膜はなし）を準備し、これに５６ ｋｅＶ、ドーズ量５×１０１６　ａｔｏｍｓ　／　ｃｍ２で水素イオンを注入した。あわせてハンドル基板となる直径１５０　ｍｍのサファイア基板（厚さ６００　μｍ）を準備し、シリコン基板のイオン注入した表面ならびにサファイア基板の表面にプラズマ活性化処理を行い、その後両基板を貼り合わせた。貼り合わせた基板に異なる熱処理温度で２４時間熱処理を施して接合体を得た後に、シリコン層側を約６０　℃に、サファイア基板側を約１０　℃となるように加熱及び冷却することで剥離を行い、シリコン薄膜６をサファイア基板２に転写した。
　この後、ＳＯＳ基板７の仕上げとしてNH4OH/H2O2液を用いてケミカルエッチング処理、研磨及びＲＣＡ洗浄を順次行い、シリコン薄膜の膜厚を150 ｎｍとした。
　シリコン層の薄膜化を行ったＳＯＳ基板７のシリコン薄膜６側の金属濃度を原子吸光分析法により評価した。表２にそれぞれ異なる熱処理温度で作製したＳＯＳ基板７のシリコン薄膜６側の金属濃度をまとめた。
Figure JPOXMLDOC01-appb-T000002
　表２から、アルミニウムをはじめ、各金属濃度は異なる熱処理温度で作製した基板間で大きな差はなく、その濃度も２×１０１１　ａｔｏｍｓ／ｃｍ２以下であった。
　また、剥離方法は、化学エッチングに影響を与えないことがわかった。
比較例１
　前記実施例１の比較対照として、他の処理工程の条件は同じとし、貼り合わせ基板の熱処理温度を１４０　℃にした場合は結合力不足によるサファイア基板へのシリコン層の未転写部が剥離時に散見された。一方、貼り合わせ基板の熱処理温度を２７０　℃にして場合においては熱処理時に貼り合わせ基板が破損した。これはシリコンとサファイアとの熱膨張率の違いに起因するものと考えられる。

Claims (7)

  1. 　シリコン基板の表面からイオンを注入してイオン注入層を形成する工程と、
    　サファイア基板の表面と前記シリコン基板のイオンを注入した表面とを貼り合わせる前に、両表面の少なくとも一方の表面に、表面活性化処理を施す工程と、
    　前記シリコン基板の前記表面と前記サファイア基板の前記表面とを貼り合わせる工程と、
    　前記貼り合わせた基板に最高温度として１５０℃以上２５０℃以下の熱処理を加え接合体を得る工程と、
    　前記イオン注入層に沿って前記接合体を剥離させシリコン薄膜を前記サファイア基板に転写する剥離工程を少なくとも含んでなる方法によって製造されるＳＯＳ基板であって、誘導結合プラズマ質量分析［ＩＣＰ－ＭＳ］もしくは原子吸光分析法によるシリコン薄膜表面のＡｌ濃度が２×１０１１ａｔｏｍｓ／ｃｍ２以下であるＳＯＳ基板。
  2. 　前記剥離工程が、前記イオン注入層を脆化させた後、該イオン注入層に機械的衝撃を加え、該イオン注入層に沿って前記接合体を剥離する工程を含む請求項１に記載のＳＯＳ基板。
  3. 　前記剥離工程が、前記イオン注入層を脆化させた後、前記接合体のシリコン基板側とサファイア基板側の両側に温度差を設けることにより、該イオン注入層に沿って前記接合体を剥離する工程を含む請求項１または２に記載のＳＯＳ基板。
  4. 　前記剥離工程で得られたシリコン薄膜を、ウェットプロセス又はドライプロセスで洗浄する洗浄工程をさらに含む請求項１または２に記載のＳＯＳ基板。
  5. 　前記剥離工程で得られたシリコン薄膜を減厚するための減厚工程をさらに含む請求項１または２に記載のＳＯＳ基板。
  6. 　前記減厚工程が、前記剥離工程で得られたシリコン薄膜のケミカルエッチング及び／又は研磨である請求項５に記載のＳＯＳ基板。
  7. 　請求項１または２に記載のＳＯＳ基板を含む半導体デバイス。
PCT/JP2010/058826 2009-05-29 2010-05-25 貼り合わせｓｏｓ基板 WO2010137589A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009130973A JP2010278341A (ja) 2009-05-29 2009-05-29 貼り合わせｓｏｓ基板
JP2009-130973 2009-05-29

Publications (1)

Publication Number Publication Date
WO2010137589A1 true WO2010137589A1 (ja) 2010-12-02

Family

ID=43222697

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/058826 WO2010137589A1 (ja) 2009-05-29 2010-05-25 貼り合わせｓｏｓ基板

Country Status (2)

Country Link
JP (1) JP2010278341A (ja)
WO (1) WO2010137589A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013129572A1 (ja) * 2012-02-29 2013-09-06 京セラ株式会社 複合基板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI538018B (zh) 2013-03-27 2016-06-11 Ngk Insulators Ltd Semiconductor substrate for composite substrate
KR101531809B1 (ko) 2013-03-27 2015-06-25 엔지케이 인슐레이터 엘티디 반도체용 복합 기판의 핸들 기판
TWI629753B (zh) 2013-04-26 2018-07-11 日本碍子股份有限公司 半導體用複合基板之操作基板
CN104798177B (zh) 2013-07-18 2017-03-15 日本碍子株式会社 半导体用复合基板的操作基板
WO2015087192A1 (en) * 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
EP2978009B1 (en) 2013-12-25 2018-03-21 NGK Insulators, Ltd. Handle substrate, composite substrate for semiconductor, and semiconductor circuit board and method for manufacturing same
EP3107116B1 (en) 2014-02-12 2018-12-26 NGK Insulators, Ltd. Handle substrate of composite substrate for semiconductor, and composite substrate for semiconductor
WO2015129302A1 (ja) 2014-02-26 2015-09-03 日本碍子株式会社 半導体用複合基板のハンドル基板
FR3034252B1 (fr) * 2015-03-24 2018-01-19 Soitec Procede de reduction de la contamination metallique sur la surface d'un substrat
CN109678107B (zh) * 2018-12-03 2020-12-08 华中科技大学 一种粘接单晶硅和蓝宝石的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298169A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置とその製造方法
JP2006114523A (ja) * 2004-10-12 2006-04-27 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
WO2007091639A1 (ja) * 2006-02-09 2007-08-16 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板の製造方法
JP2008300571A (ja) * 2007-05-30 2008-12-11 Shin Etsu Chem Co Ltd Ｓｏｉウェーハの製造方法
JP2009105315A (ja) * 2007-10-25 2009-05-14 Shin Etsu Chem Co Ltd 半導体基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298169A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置とその製造方法
JP2006114523A (ja) * 2004-10-12 2006-04-27 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
WO2007091639A1 (ja) * 2006-02-09 2007-08-16 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板の製造方法
JP2008300571A (ja) * 2007-05-30 2008-12-11 Shin Etsu Chem Co Ltd Ｓｏｉウェーハの製造方法
JP2009105315A (ja) * 2007-10-25 2009-05-14 Shin Etsu Chem Co Ltd 半導体基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013129572A1 (ja) * 2012-02-29 2013-09-06 京セラ株式会社 複合基板
US9496279B2 (en) 2012-02-29 2016-11-15 Kyocera Corporation Composite substrate

Also Published As

Publication number Publication date
JP2010278341A (ja) 2010-12-09

Similar Documents

Publication Publication Date Title
WO2010137589A1 (ja) 貼り合わせｓｏｓ基板
KR101035699B1 (ko) 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법
EP2343729B1 (en) Method for manufacturing silicon thin film transfer insulating wafer
JP4379943B2 (ja) 半導体基板の製造方法および半導体基板製造装置
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
US8236667B2 (en) Silicon on insulator (SOI) wafer and process for producing same
EP2879176B1 (en) Method for producing hybrid substrates, and hybrid substrate
KR20060126629A (ko) 에피택셜 공정을 사용한 ｓｏｉ 기판의 표면 마무리 방법
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
RU2217842C1 (ru) Способ изготовления структуры кремний-на-изоляторе
KR102138949B1 (ko) Sos 기판의 제조 방법 및 sos 기판
US8497188B2 (en) Method for producing bonded wafer
JP2008514023A (ja) 接合されるべき面の処理を伴う転写方法
JP5320954B2 (ja) Ｓｏｉウェーハの製造方法
JP2006202989A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP6643873B2 (ja) ２枚の基板を積層する方法
Moriceau et al. The bonding energy control: an original way to debondable substrates
JP2009224721A (ja) Ｓｏｉ基板の製造方法
JP2008124206A (ja) 歪シリコン基板の製造方法
JP2001135805A (ja) 半導体部材及び半導体装置の製造方法
JP5364345B2 (ja) Ｓｏｉ基板の作製方法
JP6117134B2 (ja) 複合基板の製造方法
JP2005302947A (ja) Ｓｏｉ基板の製造方法
Zhu et al. Formation of silicon on plasma synthesized SiOxNy and reaction mechanism
RU2538352C1 (ru) Способ изготовления структуры кремний-на-сапфире

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10780544

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10780544

Country of ref document: EP

Kind code of ref document: A1