JP2006114523A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006114523A JP2006114523A JP2004297072A JP2004297072A JP2006114523A JP 2006114523 A JP2006114523 A JP 2006114523A JP 2004297072 A JP2004297072 A JP 2004297072A JP 2004297072 A JP2004297072 A JP 2004297072A JP 2006114523 A JP2006114523 A JP 2006114523A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- silicon
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 34
- 239000010980 sapphire Substances 0.000 claims abstract description 34
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 42
- 229910052710 silicon Inorganic materials 0.000 claims description 42
- 239000010703 silicon Substances 0.000 claims description 42
- 239000013078 crystal Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000007790 solid phase Substances 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
- H01L29/6678—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates on sapphire substrates, e.g. SOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
- H01L29/78657—SOS transistors
Abstract
【課題】ＳＯＳ基板を用いた半導体装置に形成するｎＭＯＳ素子のオン電流を増加させる手段を提供する。
【解決手段】サファイア基板に単結晶シリコン層を積層したＳＯＳ基板の単結晶シリコン層に形成したｎＭＯＳ素子のチャンネル領域とサファイア基板との間に絶縁膜層を形成し、絶縁膜層上の単結晶シリコン層の応力状態を引張応力状態にする。
【選択図】 図１
【解決手段】サファイア基板に単結晶シリコン層を積層したＳＯＳ基板の単結晶シリコン層に形成したｎＭＯＳ素子のチャンネル領域とサファイア基板との間に絶縁膜層を形成し、絶縁膜層上の単結晶シリコン層の応力状態を引張応力状態にする。
【選択図】 図１
Description
本発明は、ＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）基板を用いた半導体装置およびその製造方法に関する。
従来の半導体装置は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ））構造の半導体素子をＳＯＳ基板の単結晶シリコン層の形成する場合に、サファイア基板と単結晶シリコン層の間にシリコン酸化膜からなる絶縁膜層を設け、絶縁膜層上の単結晶シリコンにＰチャンネルＭＯＳ素子（ｐＭＯＳ素子という。）を形成し、サファイア（Ａｌ２Ｏ３）基板からのアルミニウムの拡散を防止してオフリーク特性を向上させ、サファイア基板に直接形成された単結晶シリコン層にＮチャンネルＭＯＳ素子（ｎＭＯＳ素子という。）を形成し、Ｐ型拡散層であるｎＭＯＳ素子のチャンネル領域のＰ型濃度をサファイア基板から拡散されるＰ型不純物のアルミニウムにより高めてオフリーク特性を向上させている（例えば、特許文献１参照。）。
特開２００１−２６７５７７号公報（第２頁段落０００５−第３頁段落００１３、第１図）
しかしながら、上述した従来の技術においては、ｎＭＯＳ素子をサファイア基板に直接形成された単結晶シリコン層に形成しているため、単結晶シリコン層とサファイア基板上でのシリコンのエピタキシャル成長に伴う圧縮応力が単結晶シリコン層に生じ、単結晶シリコン層にＰ型拡散層として形成されたチャンネル領域に形成されるチャンネルを移動する電子の移動度が減少し、オン電流が小さくなってトランジスタ特性を低下させるという問題がある。
本発明は、上記の問題点を解決するためになされたもので、ＳＯＳ基板を用いた半導体装置に形成するｎＭＯＳ素子のオン電流を増加させる手段を提供することを目的とする。
本発明は、上記課題を解決するために、 サファイア基板に単結晶シリコン層を積層したＳＯＳ基板の単結晶シリコン層に、ＭＯＳＦＥＴ（ＭＯＳ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を形成した半導体装置において、前記ＭＯＳＦＥＴのチャンネル領域と、前記サファイア基板との間に絶縁膜層を形成したことを特徴とする。
これにより、本発明は、ｎＭＯＳ素子のチャンネル領域の圧縮応力状態を解消して、チャンネルを引張応力状態にあるシリコン結晶層に形成することができ、ＳＯＳ基板に形成するｎＭＯＳ素子のチャンネルを移動する電子の移動度を高くすることができ、オン電流を増大させてトランジスタ特性を向上させることができるという効果が得られる。
以下に、図面を参照して本発明による半導体装置の実施例について説明する。
図１は実施例１の半導体装置のｎＭＯＳ素子を示す説明図、図２は実施例１の半導体装置のシリコン結晶層の製造工程を示す説明図である。
図１において、１は半導体装置に形成されたＭＯＳＦＥＴ（ＭＯＳ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の一種であるｎＭＯＳ素子である。
本実施例のｎＭＯＳ素子１は、ＳＯＳ基板のサファイア基板２に素子間を絶縁分離するために形成されたシリコン酸化膜（ＳｉＯ２）等からなるフィールド酸化膜３に囲まれた領域に形成され、ｎＭＯＳ素子１のチャンネルが形成される領域であるチャンネル領域４に選択的に形成したシリコン酸化膜からなる絶縁膜層５上の後述するシリコン結晶層２５にＰ型拡散層として形成されたチャンネル領域４と、シリコン酸化膜等からなるゲート酸化膜６を介してチャンネル領域４に対向するゲート電極７、ゲート電極７の側面に形成されたシリコン酸化膜等からなるサイドウォール８、およびチャンネル領域４に隣接する単結晶シリコン層である後述するエピタキシャル層２０にＮ型拡散層として形成されたソース領域９とドレイン領域１０、シリコン酸化膜等からなる中間絶縁層１１に埋設されてソース領域９とドレイン領域１０とをそれぞれ配線１２とを接続するコンタクト１３により構成されており、配線１２を介して他の素子または端子等と電気的に接続してゲート電極７に加えられた電位によりソース領域９とドレイン領域１０の間のチャンネル領域４に形成されるチャンネルを流れる電流を制御する。
図１において、１は半導体装置に形成されたＭＯＳＦＥＴ（ＭＯＳ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の一種であるｎＭＯＳ素子である。
本実施例のｎＭＯＳ素子１は、ＳＯＳ基板のサファイア基板２に素子間を絶縁分離するために形成されたシリコン酸化膜（ＳｉＯ２）等からなるフィールド酸化膜３に囲まれた領域に形成され、ｎＭＯＳ素子１のチャンネルが形成される領域であるチャンネル領域４に選択的に形成したシリコン酸化膜からなる絶縁膜層５上の後述するシリコン結晶層２５にＰ型拡散層として形成されたチャンネル領域４と、シリコン酸化膜等からなるゲート酸化膜６を介してチャンネル領域４に対向するゲート電極７、ゲート電極７の側面に形成されたシリコン酸化膜等からなるサイドウォール８、およびチャンネル領域４に隣接する単結晶シリコン層である後述するエピタキシャル層２０にＮ型拡散層として形成されたソース領域９とドレイン領域１０、シリコン酸化膜等からなる中間絶縁層１１に埋設されてソース領域９とドレイン領域１０とをそれぞれ配線１２とを接続するコンタクト１３により構成されており、配線１２を介して他の素子または端子等と電気的に接続してゲート電極７に加えられた電位によりソース領域９とドレイン領域１０の間のチャンネル領域４に形成されるチャンネルを流れる電流を制御する。
このように、本実施例の絶縁膜層５はチャンネル領域４の直下のサファイア基板２との間に形成されている。
以下に、図２を用い、Ｐで示す工程に従って本実施例の半導体装置のチャンネル領域を形成するシリコン結晶層の製造方法について説明する。
Ｐ１、サファイア基板２上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により薄い膜厚（例えば２〜１００ｎｍ）のシリコン酸化膜を形成し、形成したシリコン酸化膜をフォトリソグラフィによりパターニングしてｎＭＯＳ素子１のチャンネル領域４を形成する領域をマスキングし、エッチングによりシリコン酸化膜を除去してシリコン酸化膜からなる絶縁膜層５を選択的に形成する。
以下に、図２を用い、Ｐで示す工程に従って本実施例の半導体装置のチャンネル領域を形成するシリコン結晶層の製造方法について説明する。
Ｐ１、サファイア基板２上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により薄い膜厚（例えば２〜１００ｎｍ）のシリコン酸化膜を形成し、形成したシリコン酸化膜をフォトリソグラフィによりパターニングしてｎＭＯＳ素子１のチャンネル領域４を形成する領域をマスキングし、エッチングによりシリコン酸化膜を除去してシリコン酸化膜からなる絶縁膜層５を選択的に形成する。
Ｐ２、絶縁膜層５上のマスクを除去し、ＳｉＨ４ガス雰囲気中で加熱（例えば７００〜１０００℃）して単結晶シリコン層であるエピタキシャル層２０を形成する。
この場合に、サファイア基板２の絶縁膜層５が形成されている領域以外の領域は、通常と同様にシリコンのエピタキシャル成長により単結晶シリコン層が形成されるが、絶縁膜層５上ではエピタキシャル成長が絶縁膜層５に妨げられてポリシリコンからなるポリシリコン層２１が形成される。
この場合に、サファイア基板２の絶縁膜層５が形成されている領域以外の領域は、通常と同様にシリコンのエピタキシャル成長により単結晶シリコン層が形成されるが、絶縁膜層５上ではエピタキシャル成長が絶縁膜層５に妨げられてポリシリコンからなるポリシリコン層２１が形成される。
Ｐ３、形成されたエピタキシャル層２０をフォトリソグラフィによりパターニングしてポリシリコン層２１およびこれに隣接するエピタキシャル層２０の一部を残してマスク２２を形成し、シリコンをイオン注入（例えば１０１３〜１０１６イオン／ｃｍ２）してポリシリコン層２１およびこれに隣接するエピタキシャル層２０の一部を非晶質化し、非晶質領域２３を形成する。
Ｐ４、非晶質領域２３を形成した後マスク２２を除去し、窒素、アルゴン等の不活性ガス雰囲気中で高温熱処理（例えば６００〜１４００℃）を行うことによりシリコン結晶層２５を形成する。
このとき、非晶質領域２３に隣接する単結晶シリコン層であるエピタキシャル層２０の隣接部から横方向の固相エピタキシャル成長により非晶質領域２３が単結晶化し、単結晶シリコンからなるシリコン結晶層２５が形成される。
このとき、非晶質領域２３に隣接する単結晶シリコン層であるエピタキシャル層２０の隣接部から横方向の固相エピタキシャル成長により非晶質領域２３が単結晶化し、単結晶シリコンからなるシリコン結晶層２５が形成される。
このようにして形成されたシリコン結晶層２５は引張応力状態となる。
すなわち、上記Ｐ２の工程のエピタキシャル層２０の形成におけるシリコンのエピタキシャル成長は、単結晶サファイアであるサファイア基板２のエピタキシャル層２０と隣接する部位の結晶格子に存在するアルミニウム原子が起点となって進行するので、単結晶シリコンと単結晶サファイアの結晶構造の格子定数の差、つまりサファイアの格子定数が小さいことによりエピタキシャル成長した薄いシリコン層であるエピタキシャル層２０に圧縮応力が生じ、これに隣接するシリコン結晶層２５が引っ張られて引張応力状態となる。
すなわち、上記Ｐ２の工程のエピタキシャル層２０の形成におけるシリコンのエピタキシャル成長は、単結晶サファイアであるサファイア基板２のエピタキシャル層２０と隣接する部位の結晶格子に存在するアルミニウム原子が起点となって進行するので、単結晶シリコンと単結晶サファイアの結晶構造の格子定数の差、つまりサファイアの格子定数が小さいことによりエピタキシャル成長した薄いシリコン層であるエピタキシャル層２０に圧縮応力が生じ、これに隣接するシリコン結晶層２５が引っ張られて引張応力状態となる。
その後は通常のｎＭＯＳ素子の製造工程と同様に、素子間の絶縁分離のためのフィールド酸化膜３、シリコン結晶層２５のチャンネル、ゲート酸化膜６、ゲート電極７およびエピタキシャル層２０のソース領域９とドレイン領域１０、これらと配線１２を接続するコンタクト１３を形成して図１に示す本実施例の半導体装置のｎＭＯＳ素子１が形成される。
なお、上記Ｐ４の工程で説明した高温熱処理は、酸化雰囲気、水素雰囲気、真空雰囲気等の雰囲気中で行うようにしてもよい。
以上説明したように、本実施例では、ｎＭＯＳ素子のチャンネル領域の直下のサファイア基板との間に絶縁膜層を形成したことによって、チャンネルが形成される領域の圧縮応力状態を解消して、チャンネルを引張応力状態にあるシリコン結晶層に形成することができ、ＳＯＳ基板に形成するｎＭＯＳ素子のチャンネル内を移動する電子の移動度を高くすることができ、オン電流を増大させてトランジスタ特性を向上させることができる。
以上説明したように、本実施例では、ｎＭＯＳ素子のチャンネル領域の直下のサファイア基板との間に絶縁膜層を形成したことによって、チャンネルが形成される領域の圧縮応力状態を解消して、チャンネルを引張応力状態にあるシリコン結晶層に形成することができ、ＳＯＳ基板に形成するｎＭＯＳ素子のチャンネル内を移動する電子の移動度を高くすることができ、オン電流を増大させてトランジスタ特性を向上させることができる。
また、サファイア基板上のｎＭＯＳ素子のチャンネルを形成する領域に選択的に絶縁膜層を形成し、サファイア基板上の絶縁膜層以外の領域にエピタキシャル層を、絶縁膜層上にシリコン層を形成し、シリコン層とこれに隣接するエピタキシャル層の一部をイオン注入により非晶質化させ、その後エピタキシャル層からの横方向の固相エピタキシャル成長により単結晶シリコンであるシリコン結晶層を形成するようにしたことによって、絶縁膜状のシリコン層を確実に単結晶シリコン層とすることができる。
図３は実施例２の半導体装置のｎＭＯＳ素子を示す説明図、図４は実施例２の半導体装置のシリコン結晶層の製造工程を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
本実施例のｎＭＯＳ素子１は、上記実施例１と同様にＳＯＳ基板のサファイア基板２に形成されたフィールド酸化膜３に囲まれた領域に形成され、絶縁膜層５はｎＭＯＳ素子１のチャンネル領域４からソース領域９が形成される領域に拡張されて選択的に形成され、絶縁膜層５上のシリコン結晶層２５にはＰ型拡散層として形成されたチャンネル領域４と、Ｎ型拡散層として形成されたソース領域９が形成されている。その他の構成は上記実施例１と同様である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
本実施例のｎＭＯＳ素子１は、上記実施例１と同様にＳＯＳ基板のサファイア基板２に形成されたフィールド酸化膜３に囲まれた領域に形成され、絶縁膜層５はｎＭＯＳ素子１のチャンネル領域４からソース領域９が形成される領域に拡張されて選択的に形成され、絶縁膜層５上のシリコン結晶層２５にはＰ型拡散層として形成されたチャンネル領域４と、Ｎ型拡散層として形成されたソース領域９が形成されている。その他の構成は上記実施例１と同様である。
このように、本実施例の絶縁膜層５はチャンネル領域４の直下からソース領域９の直下まで拡張されて、これらとサファイア基板２との間に形成されている。
以下に、図４を用い、ＰＡで示す工程に従って本実施例の半導体装置のチャンネル領域とソース領域を形成するシリコン結晶層の製造方法について説明する。
ＰＡ１、サファイア基板２上に上記実施例１のＰ１の工程と同様にしてシリコン酸化膜を形成し、形成したシリコン酸化膜をフォトリソグラフィによりパターニングしてｎＭＯＳ素子１のチャンネル領域４とソース領域９とを形成する領域をマスキングし、エッチングによりシリコン酸化膜を除去してシリコン酸化膜からなる絶縁膜層５を選択的に形成する。
以下に、図４を用い、ＰＡで示す工程に従って本実施例の半導体装置のチャンネル領域とソース領域を形成するシリコン結晶層の製造方法について説明する。
ＰＡ１、サファイア基板２上に上記実施例１のＰ１の工程と同様にしてシリコン酸化膜を形成し、形成したシリコン酸化膜をフォトリソグラフィによりパターニングしてｎＭＯＳ素子１のチャンネル領域４とソース領域９とを形成する領域をマスキングし、エッチングによりシリコン酸化膜を除去してシリコン酸化膜からなる絶縁膜層５を選択的に形成する。
ＰＡ２、実施例１のＰ２の工程と同様にして絶縁膜層５の除去後に、エピタキシャル層２０を形成する。この場合に実施例１のＰ２の工程と同様にポリシリコン層２１が形成される。
ＰＡ３、実施例１のＰ３の工程と同様にしてポリシリコン層２１およびこれに隣接するエピタキシャル層２０の一部を残してフォトリソグラフィによりマスク２２を形成し、イオン注入により非晶質領域２３を形成する。
ＰＡ３、実施例１のＰ３の工程と同様にしてポリシリコン層２１およびこれに隣接するエピタキシャル層２０の一部を残してフォトリソグラフィによりマスク２２を形成し、イオン注入により非晶質領域２３を形成する。
ＰＡ４、実施例１のＰ４の工程と同様にして高温熱処理により非晶質領域２３を単結晶化してシリコン結晶層２５を形成する。
このようにして形成されたシリコン結晶層２５は、隣接するエピタキシャル層２０からの横方向のシリコンのエピタキシャル成長が進行するので成長する結晶の先端がシリコン結晶層２５の略中央部、つまり絶縁膜層５に略中央部で突合わされ、そこに突合部２６が形成される。この突合部２６には欠陥が残存する。
このようにして形成されたシリコン結晶層２５は、隣接するエピタキシャル層２０からの横方向のシリコンのエピタキシャル成長が進行するので成長する結晶の先端がシリコン結晶層２５の略中央部、つまり絶縁膜層５に略中央部で突合わされ、そこに突合部２６が形成される。この突合部２６には欠陥が残存する。
なお、シリコン結晶層２５の引張応力状態は実施例１と同様に形成される。
その後は、通常のｎＭＯＳ素子の製造工程と同様に、素子間の絶縁分離のためのフィールド酸化膜３、シリコン結晶層２５のチャンネル、ゲート酸化膜６、ゲート電極７およびシリコン結晶層２５のソース領域９とエピタキシャル層２０のドレイン領域１０、これらと配線１２を接続するコンタクト１３を形成して図３に示す本実施例の半導体装置のｎＭＯＳ素子１が形成される。
その後は、通常のｎＭＯＳ素子の製造工程と同様に、素子間の絶縁分離のためのフィールド酸化膜３、シリコン結晶層２５のチャンネル、ゲート酸化膜６、ゲート電極７およびシリコン結晶層２５のソース領域９とエピタキシャル層２０のドレイン領域１０、これらと配線１２を接続するコンタクト１３を形成して図３に示す本実施例の半導体装置のｎＭＯＳ素子１が形成される。
このように、本実施例では上記ＰＡ１の工程のパターニングにより絶縁膜層５をチャンネル領域４とソース領域９とを形成する領域に拡張して形成しているので、シリコン結晶層２５の欠陥が存在する突合部２６をチャンネル領域４からずらすことができる。
以上説明したように、本実施例では、上記実施例１と同様の効果に加えて、絶縁膜層をｎＭＯＳ素子のチャネル領域からソース領域が形成される領域に拡張して形成したことによって、シリコン結晶層に形成される突合部をチャンネル領域がらずらすことができ、実施例１に較べて更にシリコン結晶層のチャンネル領域の欠陥が少なくなってチャンネルを移動する電子の移動度を更に高くすることができる。
以上説明したように、本実施例では、上記実施例１と同様の効果に加えて、絶縁膜層をｎＭＯＳ素子のチャネル領域からソース領域が形成される領域に拡張して形成したことによって、シリコン結晶層に形成される突合部をチャンネル領域がらずらすことができ、実施例１に較べて更にシリコン結晶層のチャンネル領域の欠陥が少なくなってチャンネルを移動する電子の移動度を更に高くすることができる。
なお、本実施例では、絶縁膜層を拡張させる側をソース領域が形成される側として説明したが、ドレイン領域が形成される側に拡張させても同様の効果を得ることができる。
上記各実施例においては、絶縁膜層はシリコン酸化膜で形成するとして説明したが、絶縁膜層はシリコン酸化膜に限らず、シリコン窒化膜であってもよい。このようにすればシリコン窒化膜が隣接する部材に引張応力を与える性質を有しているので、絶縁膜層上のシリコン結晶層にその引張応力が付加されて更に強い引張応力状態が生じ、チャンネルを移動する電子の移動度をより高くすることができる。
上記各実施例においては、絶縁膜層はシリコン酸化膜で形成するとして説明したが、絶縁膜層はシリコン酸化膜に限らず、シリコン窒化膜であってもよい。このようにすればシリコン窒化膜が隣接する部材に引張応力を与える性質を有しているので、絶縁膜層上のシリコン結晶層にその引張応力が付加されて更に強い引張応力状態が生じ、チャンネルを移動する電子の移動度をより高くすることができる。
また、上記各実施例においてはＭＯＳＦＥＴをｎＭＯＳ素子として説明したが、ＭＯＳＦＥＴをｐＭＯＳ素子として形成する場合も同様である。
この場合にはｐＭＯＳ素子のチャンネルが形成されるチャンネル領域が引張応力状態となるので正孔の移動度の上昇は妨げられるが、サファイア基板からのアルミニウム拡散を絶縁膜層で完全に抑制することができ、アルミニウムの拡散によるオフリーク電流の発生が防止されｐＭＯＳ素子のトランジスタ特性の安定化を図ることができる。
この場合にはｐＭＯＳ素子のチャンネルが形成されるチャンネル領域が引張応力状態となるので正孔の移動度の上昇は妨げられるが、サファイア基板からのアルミニウム拡散を絶縁膜層で完全に抑制することができ、アルミニウムの拡散によるオフリーク電流の発生が防止されｐＭＯＳ素子のトランジスタ特性の安定化を図ることができる。
更に、上記のｎＭＯＳ素子とｐＭＯＳ素子とを組合せたＣＭＯＳ構造をＳＯＳ基板に形成するようにしてもよい。このようにすれば安定した特性を有するｎＭＯＳ素子とｐＭＯＳ素子によりＣＭＯＳ構造の特性の安定化を図ることができる。
１ ｎＭＯＳ素子
２ サファイア基板
３ フィールド酸化膜
４ チャンネル領域
５ 絶縁膜層
６ ゲート酸化膜
７ ゲート電極
８ サイドウォール
９ ソース領域
１０ ドレイン領域
１１ 中間絶縁層
１２ 配線
１３ コンタクト
２０ エピタキシャル層
２１ ポリシリコン層
２２ マスク
２３ 非晶質領域
２５ シリコン結晶層
２６ 突合部
２ サファイア基板
３ フィールド酸化膜
４ チャンネル領域
５ 絶縁膜層
６ ゲート酸化膜
７ ゲート電極
８ サイドウォール
９ ソース領域
１０ ドレイン領域
１１ 中間絶縁層
１２ 配線
１３ コンタクト
２０ エピタキシャル層
２１ ポリシリコン層
２２ マスク
２３ 非晶質領域
２５ シリコン結晶層
２６ 突合部
Claims (7)
- サファイア基板に単結晶シリコン層を積層したＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）基板の単結晶シリコン層に、ＭＯＳＦＥＴ（ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ） Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を形成した半導体装置において、
前記ＭＯＳＦＥＴのチャンネル領域と、前記サファイア基板との間に絶縁膜層を形成したことを特徴とする半導体装置。 - 請求項１において、
前記ＭＯＳＦＥＴのソース領域とドレイン領域のどちらか一方に、前記絶縁膜層を拡張したことを特徴とする半導体装置。 - 請求項１または請求項２において、
前記ＭＯＳＦＥＴが、ＮチャンネルＭＯＳ素子であることを特徴とする半導体装置。 - 請求項１または請求項２において、
前記ＭＯＳＦＥＴが、ＰチャンネルＭＯＳ素子であることを特徴とする半導体装置。 - 請求項１または請求項２において、
前記ＭＯＳＦＥＴを、ＮチャンネルＭＯＳ素子とＰチャンネルＭＯＳ素子とし、該ＮチャンネルＭＯＳ素子とＰチャンネルＭＯＳ素子とを組合せてＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）構造を形成したことを特徴とする半導体装置。 - サファイア基板に単結晶シリコン層を積層したＳＯＳ基板の単結晶シリコン層に、ＭＯＳＦＥＴを形成する半導体装置の製造方法において、
前記サファイア基板上の前記ＭＯＳＦＥＴのチャンネルを形成する領域に選択的に絶縁膜層を形成する工程と、
前記サファイア基板上の前記絶縁膜層以外の領域にエピタキシャル層を形成し、前記絶縁膜層上にシリコン層を形成する工程と、
前記シリコン層と、該シリコン層に隣接するエピタキシャル層の一部をイオン注入により非晶質化させて非晶質領域を形成する工程と、
該非晶質領域を、該非晶質領域に隣接する前記エピタキシャル層からの固相エピタキシャル成長により単結晶化してシリコン結晶層を形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 請求項６において、
前記サファイア基板上に絶縁膜層を形成する工程で、前記絶縁膜層を、前記ＭＯＳＦＥＴのチャンネルを形成する領域からソース領域とドレイン領域のどちらか一方に拡張させて形成することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004297072A JP4603845B2 (ja) | 2004-10-12 | 2004-10-12 | 半導体装置の製造方法 |
| US11/155,610 US7879657B2 (en) | 2004-10-12 | 2005-06-20 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004297072A JP4603845B2 (ja) | 2004-10-12 | 2004-10-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006114523A true JP2006114523A (ja) | 2006-04-27 |
| JP4603845B2 JP4603845B2 (ja) | 2010-12-22 |
Family
ID=36145877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004297072A Expired - Fee Related JP4603845B2 (ja) | 2004-10-12 | 2004-10-12 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7879657B2 (ja) |
| JP (1) | JP4603845B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192907A (ja) * | 2007-02-06 | 2008-08-21 | Oki Electric Ind Co Ltd | シリコンエピタキシャル膜を有するｓｏｓ基板の形成法 |
| JP2009186577A (ja) * | 2008-02-04 | 2009-08-20 | Oki Semiconductor Co Ltd | 光集積回路、光電子集積回路およびこれらの製造方法 |
| WO2010137589A1 (ja) * | 2009-05-29 | 2010-12-02 | 信越化学工業株式会社 | 貼り合わせｓｏｓ基板 |
| US7956821B2 (en) | 2006-10-17 | 2011-06-07 | Nec Lcd Technologies, Ltd. | Liquid crystal display unit and system including a plurality of stacked display devices, and drive circuit |
| JP2023086756A (ja) * | 2011-10-21 | 2023-06-22 | 株式会社半導体エネルギー研究所 | 半導体装置、記憶装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04107916A (ja) * | 1990-08-29 | 1992-04-09 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4385937A (en) * | 1980-05-20 | 1983-05-31 | Tokyo Shibaura Denki Kabushiki Kaisha | Regrowing selectively formed ion amorphosized regions by thermal gradient |
| JPS5893221A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体薄膜構造とその製造方法 |
| JPS58130517A (ja) * | 1982-01-29 | 1983-08-04 | Hitachi Ltd | 単結晶薄膜の製造方法 |
| US5134090A (en) * | 1982-06-18 | 1992-07-28 | At&T Bell Laboratories | Method of fabricating patterned epitaxial silicon films utilizing molecular beam epitaxy |
| US4559102A (en) * | 1983-05-09 | 1985-12-17 | Sony Corporation | Method for recrystallizing a polycrystalline, amorphous or small grain material |
| US4592799A (en) * | 1983-05-09 | 1986-06-03 | Sony Corporation | Method of recrystallizing a polycrystalline, amorphous or small grain material |
| JPS62177909A (ja) * | 1986-01-31 | 1987-08-04 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6432622A (en) * | 1987-07-28 | 1989-02-02 | Mitsubishi Electric Corp | Formation of soi film |
| JP3613459B2 (ja) | 2000-03-16 | 2005-01-26 | 旭化成マイクロシステム株式会社 | 半導体装置 |
| US20020168837A1 (en) * | 2001-05-09 | 2002-11-14 | Ibm | Method of fabricating silicon devices on sapphire with wafer bonding |
| US6686255B2 (en) * | 2001-07-30 | 2004-02-03 | Taiwan Semiconductor Manufacturing Co., Ltd | Amorphizing ion implant local oxidation of silicon (LOCOS) method for forming an isolation region |
| US6680240B1 (en) * | 2002-06-25 | 2004-01-20 | Advanced Micro Devices, Inc. | Silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide |
| US6919238B2 (en) * | 2002-07-29 | 2005-07-19 | Intel Corporation | Silicon on insulator (SOI) transistor and methods of fabrication |
| US6902962B2 (en) * | 2003-04-04 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon-on-insulator chip with multiple crystal orientations |
| US7153753B2 (en) * | 2003-08-05 | 2006-12-26 | Micron Technology, Inc. | Strained Si/SiGe/SOI islands and processes of making same |
| TWI279852B (en) * | 2004-03-16 | 2007-04-21 | Imec Inter Uni Micro Electr | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby |
| KR100682893B1 (ko) * | 2004-10-13 | 2007-02-15 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
-
2004
- 2004-10-12 JP JP2004297072A patent/JP4603845B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-20 US US11/155,610 patent/US7879657B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04107916A (ja) * | 1990-08-29 | 1992-04-09 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7956821B2 (en) | 2006-10-17 | 2011-06-07 | Nec Lcd Technologies, Ltd. | Liquid crystal display unit and system including a plurality of stacked display devices, and drive circuit |
| US8319701B2 (en) | 2006-10-17 | 2012-11-27 | Nlt Technologies, Ltd. | Liquid crystal display unit and system including a plurality of stacked display devices, and drive circuit |
| JP2008192907A (ja) * | 2007-02-06 | 2008-08-21 | Oki Electric Ind Co Ltd | シリコンエピタキシャル膜を有するｓｏｓ基板の形成法 |
| JP2009186577A (ja) * | 2008-02-04 | 2009-08-20 | Oki Semiconductor Co Ltd | 光集積回路、光電子集積回路およびこれらの製造方法 |
| WO2010137589A1 (ja) * | 2009-05-29 | 2010-12-02 | 信越化学工業株式会社 | 貼り合わせｓｏｓ基板 |
| JP2010278341A (ja) * | 2009-05-29 | 2010-12-09 | Shin-Etsu Chemical Co Ltd | 貼り合わせｓｏｓ基板 |
| JP2023086756A (ja) * | 2011-10-21 | 2023-06-22 | 株式会社半導体エネルギー研究所 | 半導体装置、記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4603845B2 (ja) | 2010-12-22 |
| US7879657B2 (en) | 2011-02-01 |
| US20060079031A1 (en) | 2006-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4361886B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP5450652B2 (ja) | 金属ソース／ドレイン及びコンフォーマル再成長ソース／ドレインにより発生される一軸性歪みを有する量子井戸ｍｏｓｆｅｔチャネル | |
| TWI443750B (zh) | 以高效率轉移應力之形成接觸絕緣層之技術 | |
| US8222100B2 (en) | CMOS circuit with low-k spacer and stress liner | |
| US20070200176A1 (en) | Formation of silicided surfaces for silicon/carbon source/drain regions | |
| US8222706B2 (en) | Semiconductor device | |
| JP2002237590A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JP2006278974A (ja) | 半導体装置及びその製造方法 | |
| JP2009500823A (ja) | コンタクト絶縁層および異なる特性を有するシリサイド領域を形成するための技法 | |
| JP2010532572A (ja) | トランジスタのゲート電極のプレアモルファス化のブロッキング | |
| JP2008147597A (ja) | 半導体装置および半導体装置の製造方法 | |
| TW201225258A (en) | Semiconductor device and method of fabricating the same | |
| JP5349885B2 (ja) | 半導体装置およびその製造方法 | |
| JP2010118500A (ja) | 半導体装置及びその製造方法 | |
| JPWO2011013364A1 (ja) | 半導体素子の製造方法 | |
| JP5666451B2 (ja) | アクティブ層の厚み減少を伴う歪トランジスタを形成するための構造歪を与えられた基板 | |
| JP2009055027A (ja) | Ｍｏｓトランジスタの製造方法、および、これにより製造されたｍｏｓトランジスタ | |
| US7879657B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2008227406A (ja) | 半導体装置 | |
| US20100006907A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2009111046A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5036399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2005012087A (ja) | 半導体装置 | |
| JP2008159631A (ja) | Ｉｉｉ−ｖ族窒化物化合物半導体電界効果トランジスタおよびその製造方法 | |
| US20100025742A1 (en) | Transistor having a strained channel region caused by hydrogen-induced lattice deformation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070607 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100630 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101004 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |