JP4361886B2 - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法 Download PDF

Info

Publication number
JP4361886B2
JP4361886B2 JP2005049609A JP2005049609A JP4361886B2 JP 4361886 B2 JP4361886 B2 JP 4361886B2 JP 2005049609 A JP2005049609 A JP 2005049609A JP 2005049609 A JP2005049609 A JP 2005049609A JP 4361886 B2 JP4361886 B2 JP 4361886B2
Authority
JP
Japan
Prior art keywords
gate electrode
tensile stress
region
mos transistor
channel mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005049609A
Other languages
English (en)
Other versions
JP2006237263A (ja
Inventor
昌司 島
洋介 島宗
明良 畑田
朗 片上
直義 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005049609A priority Critical patent/JP4361886B2/ja
Priority to US11/136,710 priority patent/US7202120B2/en
Publication of JP2006237263A publication Critical patent/JP2006237263A/ja
Priority to US11/712,418 priority patent/US7476941B2/en
Application granted granted Critical
Publication of JP4361886B2 publication Critical patent/JP4361886B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は一般に半導体装置に係り、特に歪み印加により動作速度を向上させた半導体装置およびその製造方法に関する。
微細化技術の進歩に伴い、今日では１００ｎｍを切るゲート長を有する超微細化・超高速半導体装置が可能になっている。
このような超微細化・超高速トランジスタでは、ゲート電極直下のチャネル領域の面積が、従来の半導体装置に比較して非常に小さく、このためチャネル領域を走行する電子あるいはホールの移動度は、このようなチャネル領域に印加された応力により大きな影響を受ける。そこで、このようなチャネル領域に印加される応力を最適化して、半導体装置の動作速度を向上させる試みが数多くなされている。
WO２００２／０４３１５１号公報 Shimizu. A.,et al. IEDM2001 Nakahara, Y.,et al. IEDM2003
特に従来、ｎチャネルＭＯＳトランジスタの動作速度を向上させるため、ｎチャネルＭＯＳトランジスタの素子領域に、ゲート電極を含むように、引張り応力を蓄積した典型的にはＳｉＮ膜などの応力膜を形成し、ゲート電極直下のチャネル領域において電子移動度を向上させる構成が知られている。
図１は、このような応力膜を有するｎチャネルＭＯＳトランジスタの概略的構成を示す。
図１を参照するに、シリコン基板１１上にはＳＴＩ型の素子分離領域１１Ｉにより、前記ｎチャネルＭＯＳトランジスタの素子領域１１Ａがｐ型ウェルとして画成されており、前記素子領域１１Ａにおいては前記シリコン基板１１上にチャネル領域に対応してゲート電極１３が、ゲート絶縁膜１２を介して形成されており、前記シリコン基板１１中には前記ゲート電極１３の両側にｎ型ソース／ドレインエクステンション領域１１ａ，１１ｂが形成されている。
さらに前記ゲート電極の両側には側壁絶縁膜１３Ａ，１３Ｂが形成され、前記シリコン基板１１中、前記側壁絶縁膜１３Ａ，１３Ｂの外側領域にはｎ+型のソース・ドレイン拡散領域１１ｃ，１１ｄが、前記ソース／ドレインエクステンション領域１１ａ，１１ｂに重なるように形成されている。
前記ソース・ドレイン拡散領域１１ｃ，１１ｄの表面部分にはシリサイド層１４Ａ，１４Ｂがそれぞれ形成されており、さらに前記ゲート電極１３上にはシリサイド層１４Ｃが形成されている。
さらに図１の構成ではシリコン基板１１上に、前記ゲート電極１３および側壁絶縁膜１３Ａ，１３Ｂ、さらにシリサイド層１４を含むゲート構造を覆うように、内部に引っ張り応力を蓄積したＳｉＮ膜１５が形成されている。
かかる引っ張り応力膜１５は、前記ゲート電極１３をシリコン基板１１の方向に押す作用を有し、その結果、前記ゲート電極１３直下のチャネル領域には基板面に垂直方向に圧縮応力が、また基板面に平行方向に引張り応力（面内引張り応力）が印加される。
このような構成により、ｎチャネルＭＯＳトランジスタにおいてはチャネル領域において電子移動度が向上し、動作速度が向上するが、同じシリコン基板１１上にｐチャネルＭＯＳトランジスタが形成されていた場合、このような引張り応力膜１５を同じようにｐチャネルＭＯＳトランジスタ上に形成すると、ｐチャネルＭＯＳトランジスタのチャネル領域においてホール移動度が低下してしまい、ｐチャネルＭＯＳトランジスタの動作速度が低下してしまう問題が生じるのが知られている。
そこで従来、この問題を解決するため、例えば非特許文献１には、ｐチャネルＭＯＳトランジスタの素子領域においてのみ、引張り応力膜を構成するＳｉＮ膜にＧｅをイオン注入し、応力を緩和させる構成が記載されている。
図２は、かかる非特許文献１によるＣＭＯＳ半導体装置の構成を示す。ただし図２中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図２を参照するに、前記シリコン基板１１上には前記素子分離領域１１Ｉにより、ｐチャネルＭＯＳトランジスタの素子領域１１Ｂがｎ型ウェルとして画成されており、前記素子領域１１Ｂにおいては前記シリコン基板１１上にチャネル領域に対応してゲート電極２３が、ゲート絶縁膜２２を介して形成されており、前記シリコン基板１１中には前記ゲート電極２３の両側にｐ型ソース／ドレインエクステンション領域２１ａ，２１ｂが形成されている。
さらに前記ゲート電極２３の両側には側壁絶縁膜２３Ａ，２３Ｂが形成され、前記シリコン基板１１中、前記側壁絶縁膜２３Ａ，２３Ｂの外側領域にはｐ+型ソース・ドレイン拡散領域２１ｃ，２１ｄが、前記ソース／ドレインエクステンション領域２１ａ，２１ｂに重なるように形成されている。
前記ソース・ドレイン拡散領域２１ｃ，２１ｄの表面部分にはシリサイド層２４Ａ，２４Ｂがそれぞれ形成されており、さらに前記ゲート電極２３上にはシリサイド層１４Ｃが形成されている。
さらに図２の構成では、前記ＳｉＮ膜１５が、前記素子領域１１Ｂを、前記ゲート電極２３を含めて覆うように形成されている。
このような構成では前記ＳｉＮ引張り応力膜１５によるチャネル領域への圧縮応力印加の結果、先の図１の場合と同様、ｎチャネルＭＯＳトランジスタにおいてはチャネル領域において望ましい電子移動度の向上が得られるが、ｐチャネルＭＯＳトランジスタにおいては、チャネル領域のホール移動度は減少してしまう。
そこで図２の構成においては、前記素子領域１１ＡをレジストパターンＲ１により覆い、前記レジストパターンＲ１をマスクに、前記素子領域１１Ｂに、より正確には、前記素子領域１１Ｂを覆うＳｉＮ引張り応力膜１５に、Ｇｅのイオン注入を行うことにより、前記ＳｉＮ膜１５中の引張り応力を、前記素子領域１１Ｂに対応する部分において緩和させる。
図２の構成によれば、このように前記素子領域１１Ｂにおいて前記ＳｉＮ膜１５中に蓄積された引張り応力が緩和されるため、前記素子領域１１Ｂに形成されるｐチャネルＭＯＳトランジスタの動作速度の劣化は回避することができるが、このようなＧｅイオン注入によるＳｉＮ膜１５の効果的な応力緩和を実現するためには、注入されるＧｅイオンが、図２中に破線矢印で示すように、前記ＳｉＮ膜１５中を斜めに通過し、前記ＳｉＮ膜１５中、その下のシリサイド層２４Ａあるいは２４Ｂとの界面近傍まで到達する必要がある。しかし、ＳｉＮ膜１５中、このような深い位置にＧｅイオンを導入するには、前記イオン注入工程の際に、非常に大きな加速エネルギが必要となり、実用的な半導体装置の製造工程に、この技術を適用するのは困難であると考えられる。
また従来、非特許文献２において、図３に示すように、前記図２の構成において前記ＳｉＮ膜１５の膜厚を、レジストパターンＲ１をマスクとしたエッチングにより減少させ、前記素子領域１１ＢにおいてｐチャネルＭＯＳトランジスタのチャネル領域に印加される圧縮応力を減少させる技術が記載されている。ただし図３中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
このような構成によれば、確かにｎチャネルＭＯＳトランジスタのチャネル領域には基板面に垂直方向に圧縮応力を印加しつつ、ｐチャネルＭＯＳトランジスタのチャネル領域に印加される同様な圧縮応力を低減させることができるが、前記ＳｉＮ膜１５の膜厚の制御は困難で、ｐチャネルＭＯＳトランジスタの特性ばらつきが大きくなってしまう問題を有している。また前記ＳｉＮ膜１５は、前記ソース／ドレイン領域２４Ａ，２４Ｂにコンタクトホールを形成する際のコンタクトエッチングストッパ膜としても使われる膜であり、このように膜厚を減少させてしまうと、コンタクトホール形成時に、使われるエッチングがＳｉＮ膜１５で停止せず、シリサイド層２４Ａ，２４Ｂおよびその下の拡散領域２１ｃ、２１ｄに到達してしまい、これらを損傷させる恐れがある。
さらに、かかる構成によれば、前記ｎチャネルＭＯＳトランジスタの素子領域１１ＡとｐチャネルＭＯＳトランジスタの素子領域１１Ｂとの境界部で、ＳｉＮ膜１５に段差が生じてしまい、その後、多層配線構造を形成する際に大きな障害となってしまう。
本発明は一の側面において上記の課題を、基板と、前記基板上に素子分離領域により画成された第１および第２の素子領域と、前記第１の素子領域に形成されたｎチャネルＭＯＳトランジスタと、前記第２の素子領域に形成されたｐチャネルＭＯＳトランジスタとよりなり、前記ｎチャネルＭＯＳトランジスタは、前記第１の素子領域中において前記ｎチャネルＭＯＳトランジスタのチャネル領域に対応して、第１のゲート絶縁膜を介して形成され、両側壁面上に側壁絶縁膜を担持し、ｎ型にドープされた第1のゲート電極と、前記第１の素子領域中、前記第１のゲート電極の両側に形成された、ｎ型のソースおよびドレイン領域と、前記第２の素子領域中において前記ｐチャネルＭＯＳトランジスタのチャネル領域に対応して、第２のゲート絶縁膜を介して形成され、両側壁面上に側壁絶縁膜を担持し、ｐ型にドープされた第２のゲート電極と、前記第２の素子領域中、前記第２のゲート電極の両側に形成された、ｐ型のソースおよびドレイン領域とよりなる半導体集積回路装置において、前記基板上には、前記第１および第２の素子領域にわたって、前記第1の素子領域においては前記第１のゲート電極を、その側壁絶縁膜を含めて連続的に覆うように、また前記第２の素子領域においては前記第２のゲート電極を、その側壁絶縁膜を含めて覆うように引張り応力膜が形成され、前記引張り応力膜は、前記第２の素子領域中、前記第２のゲート電極の基部において膜厚を減少させていることを特徴とする半導体集積回路装置により、解決する。
本発明は他の側面において上記の課題を、基板上、素子分離領域により画成された第１および第２の素子領域に、それぞれｎチャネルＭＯＳトランジスタおよびｐチャネルＭＯＳトランジスタを形成する工程と、前記基板上に、前記第１および第２の素子領域を、前記ｎチャネルＭＯＳトランジスタのゲート電極および前記ｐチャネルＭＯＳトランジスタのゲート電極を、それぞれの側壁絶縁膜を含めて連続的に覆うように、引張り応力膜を、引張り応力を蓄積するように形成する工程と、前記第２の素子領域において、前記引張り応力膜に、前記基板の面に対して斜めに、前記引張り応力膜中の引張り応力を緩和する元素をイオン注入する工程とよりなり、前記イオン注入工程は、前記引張り応力膜中に、前記引張り応力膜中の引張り応力を緩和するような元素を、前記第２のゲート電極の基部において、前記第２のゲート電極の側壁絶縁膜に到達するようなエネルギで導入し、さらに前記イオン注入工程の後、前記引張り応力膜を前記第２の素子領域において、エッチングする工程をさらに含むことを特徴とする半導体集積回路装置の製造方法により、解決する。
本発明によれば、基板上の第１の素子領域に形成されたｎチャネルＭＯＳトランジスタと、前記基板上の第２の素子領域に形成されたｐチャネルＭＯＳトランジスタとよりなる半導体集積回路装置において、前記基板上に前記ｎチャネルＭＯＳトランジスタ覆うように引張り応力膜を形成し、前記ｎチャネルＭＯＳトランジスタの動作速度を向上させる際に、前記引っ張り応力膜中に前記引張り応力膜中の応力を緩和する元素を、斜めイオン注入により、前記元素が、前記引張り応力膜のうち前記ｐチャネルＭＯＳトランジスタを覆う部分の、特にそのゲート電極基部近傍を覆う部分に、前記ゲート電極側壁面に形成された側壁絶縁膜表面に到達するようなエネルギで導入することにより、前記ｐチャネルＭＯＳトランジスタのチャネル領域に前記引張り応力膜により、前記ゲート電極を介して基板面に垂直方向に印加される応力の伝播経路が遮断され、ｐチャネルＭＯＳトランジスタにおける動作速度の劣化が回避される。特にこのようにしてイオン注入した引張り応力膜を引き続きエッチング処理することにより、前記引張り応力膜のうち、前記元素が深く導入された部分が選択的にエッチングされ、応力伝播がさらに効果的に遮断される。
本発明によれば、前記第２の素子領域全体にわたって前記引張り応力膜の膜厚を減少させる必要はないため、ｐチャネルＭＯＳトランジスタのソースおよびドレイン領域にコンタクトプラグがコンタクトする部分においては充分な膜厚を確保でき、前記引張り応力幕を、効果的なコンタクトエッチストッパとして使うことが可能である。
［第１実施例］
図４〜６は、本発明の第１実施例による半導体集積回路装置の製造工程を示す図である。
図４を参照するに、シリコン基板４１上にはＳＴＩ型の素子分離領域４１Ｉにより、ｐ型ウェルよりなる第１の素子領域４１Ａとｎ型ウェルよりなる第２の素子領域４１Ｂが形成されており、前記第１の素子領域４１ＡにはｎチャネルＭＯＳトランジスタが、また前記第２の素子領域４１ＢにはｐチャネルＭＯＳトランジスタが形成される。
より具体的には、前記素子領域４１Ａにおいては前記シリコン基板４１上に典型的にはＳｉＯＮなどのゲート絶縁膜４２Ａを介してn+型のポリシリコンゲート電極４３Ａが形成されており、前記ポリシリコンゲート電極４３Ａの両側壁面上には、典型的にはＳｉＮよりなる一対の側壁絶縁膜４４Ａが形成されている。
さらに前記素子領域４１Ａでは前記シリコン基板１１中、前記ゲート電極４３Ａの両側にｎ型ソースエクステンション領域４１ａおよびｎ型ドレインエクステンション領域４１ｂが形成されており、さらに前記側壁絶縁膜４４Ａの外側には、ｎ+型ソース領域４１ｃおよびｎ+型ドレイン領域４１ｄが、それぞれ前記ソースエクステンション領域４１ａおよびドレインエクステンション領域４１ｂに重畳して形成されている。
さらに前記ソース領域４１ｃおよびドレイン領域４１ｄの表面にはコバルトあるいはニッケルシリサイド層４１ＳＡが形成されており、同様なシリサイド層４３ＳＡがポリシリコンゲート電極４３Ａ上にも形成されている。
同様に、前記素子領域４１Ｂにおいては前記シリコン基板４１上に典型的にはＳｉＯＮなどのゲート絶縁膜４２Ｂを介してｐ+型のポリシリコンゲート電極４３Ｂが形成されており、前記ポリシリコンゲート電極４３Ｂの両側壁面上には、典型的にはＳｉＮよりなる一対の側壁絶縁膜４４Ｂが形成されている。
さらに前記素子領域４１Ｂでは前記シリコン基板１１中、前記ゲート電極４３Ｂの両側にｎ型ソースエクステンション領域４１ｅおよびｎ型ドレインエクステンション領域４１ｆが形成されており、さらに前記側壁絶縁膜４４Ｂの外側には、ｎ+型ソース領域４１ｇおよびｎ+型ドレイン領域４１ｈが、それぞれ前記ソースエクステンション領域４１ｅおよびドレインエクステンション領域４１ｆに重畳して形成されている。
さらに前記ソース領域４１ｇおよびドレイン領域４１ｈの表面にはコバルトあるいはニッケルシリサイド層４１ＳＢが形成されており、同様なシリサイド層４３ＳＢがポリシリコンゲート電極４３Ｂ上にも形成されている。
前記素子領域４１Ａおよび４１Ｂに形成されるｎチャネルＭＯＳトランジスタおよびｐチャネルＭＯＳトランジスタは、いずれも１００ｎｍ以下、例えば４０ｎｍのゲート長を有している。
さらに図４の構成では、前記シリコン基板４１上に、前記ゲート電極４３Ａおよび４３Ｂを、それぞれの側壁絶縁膜４４Ａおよび４４Ｂを含めて覆うように、引張り応力を蓄積したＳｉＮ膜４５が、典型的には減圧ＣＶＤ法により、６００℃の基板温度でＳｉＣｌ2Ｈ2とＮＨ3の混合ガスを原料ガスとして供給することにより、１００ｎｍの厚さに形成されており、その結果、前記素子領域４１Ａにおいては、先に図１で説明したと同様に、前記ＳｉＮ膜４５中に蓄積された圧縮応力により、前記ゲート電極４３Ａ直下のチャネル領域が基板面に垂直方向に圧縮され、これに伴って前記チャネル領域には、基板面に平行に、面内引張り応力を印加した場合と同様な歪みが、矢印で示すように誘起される。これにより、前記素子領域４１ＡにおいてはｎチャネルＭＯＳトランジスタの動作速度が、先に図１で説明したように、向上する。
一方、図４の状態では前記素子領域４１Ａにおいて前記ＳｉＮ膜４５がレジストパターンＲ２により覆われ、前記素子領域４１Ｂにおいて、前記ＳｉＮ膜４５にＧｅイオンが、前記シリコン基板４１の基板面に対して例えば４５度の角度で、６０ｅＶの加速電圧下、１×１０15ｃｍ-2のドーズ量でイオン注入される。
このようにして基板面に対して斜めにイオン注入されたＧｅ原子は、先に図１で説明した場合と異なり、前記ＳｉＮ膜４５に対してより垂直に近い角度で入射するため、前記膜４５中、より深い位置まで到達するが、特に前記ゲート電極４３Ｂの基部近傍においては、Ｇｅイオンは前記ＳｉＮ膜４５のうち、基板面に平行な部分および前記側壁絶縁膜４４Ｂ上を延在する部分に導入され、この部分にＧｅイオンの濃集が生じる。また前記ＳｉＮ膜４５のうち、前記ゲート電極４３Ｂの上部を、前記側壁絶縁膜４４Ｂを介して覆う部分では、ＧｅイオンがＳｉＮ膜４５中により深い角度で入射するため、Ｇｅイオンが膜４５中の深くまで侵入する。
このようにＳｉＮ膜中にＧｅが導入されると、ＳｉＮ膜の、例えば燐酸（Ｈ3ＰＯ4）エッチャントによるエッチングが促進され、Ｇｅ濃度の高い部分が選択的にエッチングを受ける。。
そこで、本実施例においては、図４の工程の後、図５の工程において、図４の構造を、前記レジスト膜Ｒ２を除去した後、熱燐酸水溶液中においてウェットエッチングする。
その結果、図５に示すように前記ＳｉＮ膜４５は、前記ゲート電極４３Ｂの基部近傍の領域４５Ｘおよびゲート電極４３Ｂの上部近傍の領域４５Ｙにおいて深く侵食され、かかる領域を介した応力の伝達が確実に妨げられる。
特に前記ｎチャネルＭＯＳトランジスタの場合と同様なメカニズムによる、ｐチャネルＭＯＳトランジスタのチャネル領域への圧縮応力の印加は、このような侵食領域４５Ｘをゲート電極４５Ｂの基部の一箇所に形成することにより、効果的に抑制することができる。
図５の工程の後、図６の工程において前記シリコン基板４１上には層間絶縁膜４６が堆積され、さらに前記層間絶縁膜４６中に、前記ｎ+型ソース領域４１ｃおよびドレイン領域４１ｄ、前記ｐ+型ソース領域４１ｇおよび４１ｈに形成されたシリサイド層４１ＳＡ，４１ＳＢを露出するようにコンタクトホール４６Ａ〜４６Ｄを形成し、さらにかかるコンタクトホール４６Ａ〜４６ＤをＷなどの導体プラグ４７Ａ〜４７Ｄにより充填することにより、シリコン基板４１上に応力印加により動作速度の向上したｎチャネルＭＯＳトランジスタと、応力印加による動作速度の低下を回避したｐチャネルＭＯＳトランジスタとが形成された、半導体集積回路装置が得られる。
その際、本実施例では前記素子領域４１Ｂにおいて前記導体プラグ４７Ｃ，４７Ｄがソース拡散領域４１ｇおよびドレイン拡散領域４１ｈとコンタクトする部分において、前記ＳｉＮ膜４５は前記１００ｎｍの膜厚を維持しており、従って効果的なコンタクトエッチストッパとして作用する。
すなわち、前記層間絶縁膜４６中に前記コンタクトホール４６Ａ〜４６Ｄを形成する際に、前記コンタクトホール４６Ａ〜４６Ｄの形成は、いったん前記ＳｉＮ膜４５が露出した時点で停止し、前記ＳｉＮ膜４５を前記コンタクトホール４６Ａ〜４６Ｄの底部において選択的に除去することにより、前記拡散領域４２ｃ，４２ｄ、４２ｇ，４２ｈの表面のシリサイド層４１ＳＡ、４１ＳＢを損傷することなく露出させることが可能になる。
図７は、図６の半導体集積回路装置の一変形例を示す。図７中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図７の構成では、前記領域４５Ｘおよび４５Ｙにおけるエッチング量を増大させ、その結果、前記ＳｉＮ膜４５は、前記領域４５Ｘおよび４５Ｙにおいて欠損している。
この場合、前記ゲート電極４３Ｂ上のＳｉＮ膜４５は、前記領域４５Ｘ，４５Ｙよりも上の部分が前記シリコン基板面に形成された部分から切り離されており、前記ＳｉＮ膜４５中の引張り応力が前記ｐチャネルＭＯＳトランジスタのチャネル領域に伝達されることはない。
図７の構成では、前記領域４５ｘ、４５Ｙにおいて前記シリサイド層４１ＳＢあるいは前記側壁絶縁膜４４Ｂが前記ＳｉＮ膜４５の欠損に伴って露出しており、これらの部分には、先に図４の工程で注入されたＧｅイオンが到達している。

［第２実施例］
図８〜１１は、本発明の第２実施例による半導体集積回路装置の製造工程を示す図である。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、その説明を省略する。
図８を参照するに、本実施例では前記シリコン基板４１上、素子領域４１Ａにｎ+型ポリシリコンゲート電極４３Ａおよびｎ型ソース／ドレインエクステンション領域４１ａ，４１ｂ、さらにｎ+型ソース／ドレイン領域４１ｃ，４１ｄを有するｎチャネルＭＯＳトランジスタを形成し、また素子領域４１Ｂにｐ+型ポリシリコンゲート電極４３Ｂおよびｐ型ソース／ドレインエクステンション領域４１ｅ，４１ｆ、さらにｐ+型ソース/ドレイン領域４１ｇ、４１ｈを有するｐチャネルＭＯＳトランジスタを形成するが、本実施例においては、前記素子領域４１中に前記ｐチャネルＭＯＳトランジスタを形成する際に、前記ｐ+型ソース／ドレイン領域４１ｇ、４１ｈを形成する前に、前記シリコン基板４１中、前記側壁絶縁膜４４Ｂの外側に、複数のファセットで画成された溝４１ＴＡ，４１ＴＢを、前記側壁絶縁膜４４Ｂをマスクとした、ドライエッチングとウェットエッチングを組み合わせたエッチングにより、自己整合的に形成する。
次に図９の工程において、前記溝４１ＴＡ，４１ＴＢ中に、ＳｉＨ4およびＧｅＨ4を原料とし、Ｂ2Ｈ6をドーパントガスとし、さらにＨＣｌをエッチングガスとして使った減圧ＣＶＤ法により、ｐ型ＳｉＧｅ混晶層領域４１ＳＧをエピタキシャルに成長させる。
ＳｉＧｅ混晶層領域４１ＳＧは、前記シリコン基板４１よりも大きな格子定数を有しているため、図９中に黒矢印で示したように基板面に垂直方向に膨張し、これに伴って、前記ゲート電極４３Ｂ直下のチャネル領域も前記基板面に垂直方向に延伸される。
その結果、前記チャネル領域を構成するＳｉ結晶は基板面に平行な方向に収縮し、前記ＳｉＧｅ混晶層領域４１ＳＧから圧縮応力を受けた場合と同様な歪みが、前記チャネル領域を構成するＳｉ結晶に生じる。その結果、前記ｐチャネルＭＯＳトランジスタのチャネル領域においては、価電子帯において生じていた重いホールのバンドと軽いホールのバンドの縮退が解け、ホールの移動度が向上する。
次に図１０の工程において前記素子領域４１Ａにおいて前記ソース／ドレイン領域４１ｃ，４１ｄ上にシリサイド層４１ＳＡが、素子領域４１Ｂにおいて前記ソース／ドレイン領域４１ｅ，４１ｆ上にシリサイド層４１ＳＧが、また前記ポリシリコンゲート電極４３Ａ，４３Ｂ上にそれぞれシリサイド層４３ＳＡ，４３ＳＢが、サリサイド工程により形成された後、前記ＳｉＮ膜４５が先に述べた減圧ＣＶＤ法により、膜中に引っ張り応力が蓄積されるような条件下で堆積される。
図１０の工程では、さらに先に図５で説明したエッチング工程が実行され、その結果、前記素子領域４１Ｂにおいてはゲート電極４３Ｂの基部において前記ＳｉＮ膜４５の膜厚が減少し、あるいはＳｉＮ膜４５が欠損しており、前記ＳｉＧｅ混晶層４１ＳＧの基板面に垂直方向への膨張により、前記チャネル領域４３Ｂ直下に生じる、基板面に垂直方向へのチャネル領域の延伸が、前記ゲート電極４３Ｂが前記ＳｉＮ膜４５中の引張り応力によりシリコン基板４１に押圧され、相殺される問題が回避される。
一方、前記素子領域４１Ａでは、先に説明したように前記ＳｉＮ膜４５中の引張り応力により、ゲート電極４３Ａがシリコン基板４１に押圧され、その結果、前記ゲート電極４３Ａ直下のチャネル領域に生じるＳｉ結晶の基板面内方向への膨張により、前記チャネル領域における電子の移動度が増大し、ｎチャネルＭＯＳトランジスタの動作速度が向上する。
さらに図１１の工程において図１０の構造上に層間絶縁膜４６が形成され、さらに前記層寛絶縁膜４６中に導電性プラグ４７Ａ〜４７Ｄが形成されることにより、ｎチャネルＭＯＳトランジスタおよびｐチャネルＭＯＳトランジスタのいずれにおいても、応力印加により動作速度が向上した半導体集積回路装置が得られる。
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１）
基板と、
前記基板上に素子分離領域により画成された第１および第２の素子領域と、
前記第１の素子領域に形成されたｎチャネルＭＯＳトランジスタと、
前記第２の素子領域に形成されたｐチャネルＭＯＳトランジスタとよりなり、
前記ｎチャネルＭＯＳトランジスタは、
前記第１の素子領域中において前記ｎチャネルＭＯＳトランジスタのチャネル領域に対応して、第１のゲート絶縁膜を介して形成され、両側壁面上に側壁絶縁膜を担持し、ｎ型にドープされた第1のゲート電極と、
前記第１の素子領域中、前記第1のゲート電極の両側に形成された、ｎ型のソースおよびドレイン領域と、
前記第２の素子領域中において前記ｐチャネルＭＯＳトランジスタのチャネル領域に対応して、第２のゲート絶縁膜を介して形成され、両側壁面上に側壁絶縁膜を担持し、ｐ型にドープされた第２のゲート電極と、
前記第２の素子領域中、前記第２のゲート電極の両側に形成された、ｐ型のソースおよびドレイン領域とよりなる半導体集積回路装置において、
前記基板上には、前記第1および第２の素子領域にわたって、前記第1の素子領域においては前記第１のゲート電極を、その側壁絶縁膜を含めて連続的に覆うように、また前記第２の素子領域においては前記第２のゲート電極を、その側壁絶縁膜を含めて覆うように形成され、引張り応力を蓄積した引張り応力膜が形成され、
前記引張り応力膜は、前記第２の素子領域中、少なくとも前記第２のゲート電極の基部近傍において膜厚を減少させていることを特徴とする半導体集積回路装置。
（付記２）
前記引張り応力膜は、前記第２のゲート電極の基部近傍において欠損していることを特徴とする付記１記載の半導体集積回路装置。
（付記３）
前記第２のゲート電極の基部近傍において、前記第２のゲート電極の側壁絶縁膜が、前記引張り応力膜から露出されていることを特徴とする請求項１または２記載の半導体集積回路装置。
（付記４）
前記第２の素子領域において、前記露出された側壁絶縁膜は、Ｇｅを含むことを特徴とする付記３記載の半導体集積回路装置。
（付記５）
前記第２のゲート電極の基部近傍において、前記ｐチャネルＭＯＳトランジスタのソースおよびドレイン領域が、前記引張り応力膜から露出されており、前記ソースおよびドレイン領域の露出部は、Ｇｅを含むことを特徴とする付記１〜４のうち、いずれか一項記載の半導体集積回路装置。
（付記６）
前記ソースおよびドレイン領域の露出部には、シリサイド層が形成されており、前記シリサイド層がＧｅを含むことを特徴とする付記５記載の半導体集積回路装置。
（付記７）
前記引張り応力膜は、シリコン窒化膜よりなることを特徴とする付記１〜６のうち、いずれか一項記載の半導体集積回路装置。
（付記８）
前記基板上には、前記第1および第２の素子領域にわたり層間絶縁膜が、前記第１および第２のゲート電極を、前記引張り応力膜を介して覆うように形成されており、
前記層間絶縁膜中には、前記第１の素子領域において、前記ｎチャネルＭＯＳトランジスタのｎ型ソース領域およびドレイン領域と、前記引っ張り応力膜中に形成された開口部を介してコンタクトする一対のコンタクトプラグが形成されており、
さらに前記層間絶縁膜中には、前記第２の素子領域において、前記ｐチャネルＭＯＳトランジスタのｐ型ソース領域およびドレイン領域と、前記引っ張り応力膜中に形成された開口部を介してコンタクトする別の一対のコンタクトプラグが形成されていることを特徴とする付記１〜７のうち、いずれか一項記載の半導体集積回路装置。
（付記９）
基板上に素子分離領域により画成された第１および第２の素子領域に、それぞれｎチャネルＭＯＳトランジスタおよびｐチャネルＭＯＳトランジスタを形成する工程と、
前記基板上に、前記第１および第２の素子領域を、前記ｎチャネルＭＯＳトランジスタのゲート電極および前記ｐチャネルＭＯＳトランジスタのゲート電極を、それぞれの側壁絶縁膜を含めて連続的に覆うように、引張り応力膜を、引張り応力を蓄積するように形成する工程と、
前記第２の素子領域において、前記引張り応力膜に、前記基板の面に対して斜めに、前記引張り応力膜中の引張り応力を緩和する元素をイオン注入する工程とよりなり、
前記イオン注入工程は、前記引張り応力膜中に、前記引張り応力膜中の引張り応力を緩和するような元素を、少なくとも前記第２のゲート電極の基部近傍において、前記第２のゲート電極の側壁絶縁膜に到達するようなエネルギで導入することを特徴とする半導体集積回路装置の製造方法。
（付記１０）
前記イオン注入工程の後、前記引張り応力膜を前記第２の素子領域において、エッチングする工程をさらに含むことを特徴とする付記９記載の半導体集積回路装置の製造方法。
（付記１１）
前記エッチング工程は、前記引張り応力膜のうち、前記元素が導入された部分が優先的に除去されるように実行されることを特徴とする付記１０記載の半導体集積回路装置の製造方法。
（付記１２）
前記元素はＧｅであり、前記引張り応力膜はシリコン窒化膜よりなり、前記エッチング工程は、燐酸を使って実行されることを特徴とする付記１１記載の半導体集積回路装置の製造方法。
（付記１３）
さらに、前記基板上に前記第１および第２の素子領域にわたり層間絶縁膜を、前記層間絶縁膜が前記第１および第２のゲート電極を、前記引張り応力膜を介して覆うように形成する工程と、
前記層間絶縁膜中に、前記ｎチャネルＭＯＳトランジスタのソース領域およびドレイン領域、および前記ｐチャネルＭＯＳトランジスタのソース領域およびドレイン領域にそれぞれ対応するコンタクトホールを、前記引張り応力膜をエッチングストッパとして形成する工程と、
前記コンタクトホールにおいて、前記引張り応力膜を選択的にエッチング除去する工程を含むことを特徴とする付記９〜１２のうち、いずれか一項記載の半導体集積回路装置の製造方法。
従来の応力膜を有するｎチャネルＭＯＳトランジスタの原理を示す図である。 応力膜をｎチャネルＭＯＳトランジスタに形成した、従来の半導体集積回路装置の構成を示す図である。 応力膜をｎチャネルＭＯＳトランジスタに形成した、従来の別の半導体集積回路装置の構成を示す図である。 本発明の第1実施例による半導体集積回路装置の製造工程を示す図（その１）である。 本発明の第1実施例による半導体集積回路装置の製造工程を示す図（その２）である。 本発明の第1実施例による半導体集積回路装置の製造工程を示す図（その３）である。 本発明第1実施例による半導体集積回路装置の一変形例を示す図である。 本発明の第２実施例による半導体集積回路装置の製造工程を示す図（その１）である。 本発明の第２実施例による半導体集積回路装置の製造工程を示す図（その２）である。 本発明の第２実施例による半導体集積回路装置の製造工程を示す図（その３）である。 本発明の第２実施例による半導体集積回路装置の製造工程を示す図（その４）である。
符号の説明
１１，４１ 基板
１１Ａ，１１Ｂ、４１Ａ，４１Ｂ 素子領域
１１Ｉ，４１Ｉ 素子分離領域
１１ａ，２１ａ，４１ａ，４１ｅ ソースエクステンション領域
１１ｂ，２１ｂ，４１ｂ，４１ｆ ドレインエクステンション領域
１１ｃ，２１ｃ，４１ｃ，４１ｇ ソース領域
１１ｄ，２１ｄ，４１ｄ，４１ｈ ドレイン領域
１２，４２Ａ，４２Ｂ ゲート絶縁膜
１３，４３Ａ，４３Ｂ ゲート電極
１３Ａ，１３Ｂ，２３Ａ，２３Ｂ，４４Ａ，４４Ｂ 側壁絶縁膜
１４Ａ〜１４Ｃ，２４Ａ〜２４Ｃ，４１ＳＡ，４１ＳＢ，４３ＳＡ，４３ＳＢ シリサイド層
１５，４５ 引張り応力膜
４１ＳＧ ＳｉＧｅ混晶層再成長領域
４１ＴＡ，４１ＴＢ 溝部
４５Ｘ，４５Ｙ 引張り応力膜薄膜部
４６ 層間絶縁膜
４６Ａ〜４６Ｄ コンタクトホール
４７Ａ〜４７Ｄ コンタクトプラグ

Claims (5)

  1. 基板と、
    前記基板上に素子分離領域により画成された第１および第２の素子領域と、
    前記第１の素子領域に形成されたｎチャネルＭＯＳトランジスタと、
    前記第２の素子領域に形成されたｐチャネルＭＯＳトランジスタとよりなり、
    前記ｎチャネルＭＯＳトランジスタは、
    前記第１の素子領域中において前記ｎチャネルＭＯＳトランジスタのチャネル領域に対応して、第１のゲート絶縁膜を介して形成され、両側壁面上に側壁絶縁膜を担持し、ｎ型にドープされた第1のゲート電極と、
    前記第１の素子領域中、前記第１のゲート電極の両側に形成された、ｎ型のソースおよびドレイン領域と、
    前記第２の素子領域中において前記ｐチャネルＭＯＳトランジスタのチャネル領域に対応して、第２のゲート絶縁膜を介して形成され、両側壁面上に側壁絶縁膜を担持し、ｐ型にドープされた第２のゲート電極と、
    前記第２の素子領域中、前記第２のゲート電極の両側に形成された、ｐ型のソースおよびドレイン領域とよりなる半導体集積回路装置において、
    前記基板上には、前記第１および第２の素子領域にわたって、前記第1の素子領域においては前記第１のゲート電極を、その側壁絶縁膜を含めて連続的に覆うように、また前記第２の素子領域においては前記第２のゲート電極を、その側壁絶縁膜を含めて覆うように引張り応力膜が形成され、
    前記引張り応力膜は、前記第２の素子領域中、前記第２のゲート電極の基部において膜厚を減少させていることを特徴とする半導体集積回路装置。
  2. 前記引張り応力膜は、前記第２のゲート電極の基部において欠損していることを特徴とする請求項１記載の半導体集積回路装置。
  3. 前記第２のゲート電極の基部において、前記第２のゲート電極の側壁絶縁膜が、前記引張り応力膜から露出されていることを特徴とする請求項１または２記載の半導体集積回路装置。
  4. 基板上、素子分離領域により画成された第１および第２の素子領域に、それぞれｎチャネルＭＯＳトランジスタおよびｐチャネルＭＯＳトランジスタを形成する工程と、
    前記基板上に、前記第１および第２の素子領域を、前記ｎチャネルＭＯＳトランジスタのゲート電極および前記ｐチャネルＭＯＳトランジスタのゲート電極を、それぞれの側壁絶縁膜を含めて連続的に覆うように、引張り応力膜を、引張り応力を蓄積するように形成する工程と、
    前記第２の素子領域において、前記引張り応力膜に、前記基板の面に対して斜めに、前記引張り応力膜中の引張り応力を緩和する元素をイオン注入する工程とよりなり、
    前記イオン注入工程は、前記引張り応力膜中に、前記引張り応力膜中の引張り応力を緩和するような元素を、前記第２のゲート電極の基部において、前記第２のゲート電極の側壁絶縁膜に到達するようなエネルギで導入し、
    さらに前記イオン注入工程の後、前記引張り応力膜を前記第２の素子領域において、エッチングする工程をさらに含むことを特徴とする半導体集積回路装置の製造方法。
  5. 前記エッチング工程は、前記引張り応力膜のうち、前記元素が導入された部分が優先的に除去されるように実行されることを特徴とする請求項４記載の半導体集積回路装置の製造方法。
JP2005049609A 2005-02-24 2005-02-24 半導体集積回路装置およびその製造方法 Expired - Fee Related JP4361886B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005049609A JP4361886B2 (ja) 2005-02-24 2005-02-24 半導体集積回路装置およびその製造方法
US11/136,710 US7202120B2 (en) 2005-02-24 2005-05-25 Semiconductor integrated circuit device and fabrication process thereof
US11/712,418 US7476941B2 (en) 2005-02-24 2007-03-01 Semiconductor integrated circuit device and fabrication process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005049609A JP4361886B2 (ja) 2005-02-24 2005-02-24 半導体集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006237263A JP2006237263A (ja) 2006-09-07
JP4361886B2 true JP4361886B2 (ja) 2009-11-11

Family

ID=36911830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005049609A Expired - Fee Related JP4361886B2 (ja) 2005-02-24 2005-02-24 半導体集積回路装置およびその製造方法

Country Status (2)

Country Link
US (2) US7202120B2 (ja)
JP (1) JP4361886B2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3975099B2 (ja) * 2002-03-26 2007-09-12 富士通株式会社 半導体装置の製造方法
US7361563B2 (en) * 2004-06-17 2008-04-22 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a selective epitaxial growth technique
KR100593736B1 (ko) * 2004-06-17 2006-06-28 삼성전자주식회사 단결정 반도체 상에 선택적으로 에피택시얼 반도체층을형성하는 방법들 및 이를 사용하여 제조된 반도체 소자들
US7855126B2 (en) * 2004-06-17 2010-12-21 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
US7432553B2 (en) * 2005-01-19 2008-10-07 International Business Machines Corporation Structure and method to optimize strain in CMOSFETs
TWI267926B (en) * 2005-09-23 2006-12-01 Ind Tech Res Inst A new method for high mobility enhancement strained channel CMOS with single workfunction metal-gate
CN1956223A (zh) * 2005-10-26 2007-05-02 松下电器产业株式会社 半导体装置及其制造方法
US20070200179A1 (en) * 2006-02-24 2007-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strain enhanced CMOS architecture with amorphous carbon film and fabrication method of forming the same
US7410875B2 (en) * 2006-04-06 2008-08-12 United Microelectronics Corp. Semiconductor structure and fabrication thereof
US7385258B2 (en) * 2006-04-25 2008-06-10 International Business Machines Corporation Transistors having v-shape source/drain metal contacts
US7279758B1 (en) * 2006-05-24 2007-10-09 International Business Machines Corporation N-channel MOSFETs comprising dual stressors, and methods for forming the same
US20070281405A1 (en) * 2006-06-02 2007-12-06 International Business Machines Corporation Methods of stressing transistor channel with replaced gate and related structures
US7935587B2 (en) 2006-06-09 2011-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced forming method and structure of local mechanical strained transistor
US7582520B2 (en) * 2006-07-19 2009-09-01 United Microelectronics Corp. Method of fabricating complementary metal-oxide-semiconductor transistor and metal-oxide-semiconductor transistor
KR100825778B1 (ko) 2006-09-28 2008-04-29 삼성전자주식회사 듀얼 스트레스 라이너를 구비하는 반도체 소자의 제조방법
CN101523609B (zh) * 2006-09-29 2012-03-28 富士通半导体股份有限公司 半导体器件及其制造方法
JP5092340B2 (ja) 2006-10-12 2012-12-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2008153515A (ja) * 2006-12-19 2008-07-03 Fujitsu Ltd Ｍｏｓトランジスタ、そのｍｏｓトランジスタの製造方法、そのｍｏｓトランジスタを利用したｃｍｏｓ型半導体装置、及び、そのｃｍｏｓ型半導体装置を利用した半導体装置
JP2008182063A (ja) * 2007-01-25 2008-08-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
DE102007004862B4 (de) * 2007-01-31 2014-01-30 Globalfoundries Inc. Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
JP2009038103A (ja) * 2007-07-31 2009-02-19 Fujitsu Microelectronics Ltd 半導体装置の製造方法と半導体装置
JP5223285B2 (ja) 2007-10-09 2013-06-26 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009170523A (ja) * 2008-01-11 2009-07-30 Rohm Co Ltd 半導体装置およびその製造方法
KR20100035777A (ko) * 2008-09-29 2010-04-07 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20100081765A (ko) * 2009-01-07 2010-07-15 삼성전자주식회사 반도체 집적 회로 장치의 제조 방법
JP5564818B2 (ja) * 2009-03-31 2014-08-06 富士通セミコンダクター株式会社 電源クランプ回路
JP5325125B2 (ja) 2010-01-07 2013-10-23 パナソニック株式会社 半導体装置
KR101714003B1 (ko) 2010-03-19 2017-03-09 삼성전자 주식회사 패시티드 반도체패턴을 갖는 반도체소자 형성방법 및 관련된 소자
US8372705B2 (en) 2011-01-25 2013-02-12 International Business Machines Corporation Fabrication of CMOS transistors having differentially stressed spacers
CN102446838A (zh) * 2011-10-12 2012-05-09 上海华力微电子有限公司 一种cmos镍硅化物和金属欧姆接触工艺的制备方法
CN102849663A (zh) * 2012-09-15 2013-01-02 侯如升 一种液压拖车的拉手装置
US10263004B2 (en) * 2017-08-01 2019-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing
CN109427681B (zh) * 2017-08-31 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03188637A (ja) * 1989-12-18 1991-08-16 Fujitsu Ltd 半導体装置の製造方法
US6255123B1 (en) * 1998-11-17 2001-07-03 Kenneth P. Reis Methods of monitoring and maintaining concentrations of selected species in solutions during semiconductor processing
JP2000216377A (ja) * 1999-01-20 2000-08-04 Nec Corp 半導体装置の製造方法
KR100767950B1 (ko) * 2000-11-22 2007-10-18 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
JP2003086708A (ja) * 2000-12-08 2003-03-20 Hitachi Ltd 半導体装置及びその製造方法
JP2002217410A (ja) * 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
JP4173672B2 (ja) * 2002-03-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP4054321B2 (ja) * 2004-06-23 2008-02-27 松下電器産業株式会社 半導体装置
US7316960B2 (en) * 2004-07-13 2008-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Strain enhanced ultra shallow junction formation

Also Published As

Publication number Publication date
US20060186557A1 (en) 2006-08-24
US7476941B2 (en) 2009-01-13
US7202120B2 (en) 2007-04-10
JP2006237263A (ja) 2006-09-07
US20070148835A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
JP4361886B2 (ja) 半導体集積回路装置およびその製造方法
JP5107680B2 (ja) 半導体装置
JP4630728B2 (ja) 半導体装置及びその製造方法
US7714394B2 (en) CMOS semiconductor devices having elevated source and drain regions and methods of fabricating the same
US7315063B2 (en) CMOS transistor and method of manufacturing the same
US8409947B2 (en) Method of manufacturing semiconductor device having stress creating layer
US7981750B2 (en) Methods of fabrication of channel-stressed semiconductor devices
US8283226B2 (en) Method for manufacturing semiconductor device
KR101258285B1 (ko) 반도체 장치 및 그 제조 방법
JP4426988B2 (ja) ｐチャネルＭＯＳトランジスタの製造方法
US8390073B2 (en) Transistor structure
US20080064173A1 (en) Semiconductor device, cmos device and fabricating methods of the same
JP2006253317A (ja) 半導体集積回路装置およびｐチャネルＭＯＳトランジスタ
JPWO2007034553A1 (ja) 半導体装置およびその製造方法
KR20090094018A (ko) 반도체 장치 및 그 제조 방법
US8115194B2 (en) Semiconductor device capable of providing identical strains to each channel region of the transistors
JP2009065020A (ja) 半導体装置及びその製造方法
JP2011054740A (ja) 半導体装置及びその製造方法
JP2009522800A (ja) 半導体装置の製造方法およびこの方法によって得られた半導体装置
JP2009055027A (ja) Ｍｏｓトランジスタの製造方法、および、これにより製造されたｍｏｓトランジスタ
JP2007317796A (ja) 半導体装置および半導体装置の製造方法
JP2010245233A (ja) 半導体装置およびその製造方法
JP2008263114A (ja) 半導体装置の製造方法および半導体装置
JP2009111046A (ja) 半導体装置および半導体装置の製造方法
CN102915971B (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090813

R150 Certificate of patent or registration of utility model

Ref document number: 4361886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees