CN102446838A - 一种cmos镍硅化物和金属欧姆接触工艺的制备方法 - Google Patents

一种cmos镍硅化物和金属欧姆接触工艺的制备方法 Download PDF

Info

Publication number
CN102446838A
CN102446838A CN2011103079810A CN201110307981A CN102446838A CN 102446838 A CN102446838 A CN 102446838A CN 2011103079810 A CN2011103079810 A CN 2011103079810A CN 201110307981 A CN201110307981 A CN 201110307981A CN 102446838 A CN102446838 A CN 102446838A
Authority
CN
China
Prior art keywords
metal
hole
dielectric substance
substance layer
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103079810A
Other languages
English (en)
Inventor
孔祥涛
韩晓刚
陈建维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2011103079810A priority Critical patent/CN102446838A/zh
Publication of CN102446838A publication Critical patent/CN102446838A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种CMOS镍硅化物和金属欧姆接触的制备方法，先进行应力氮化硅和金属沉积前的介电质层填充，然后再进行光刻和刻蚀并形成通孔，在通孔底部沉积镍金属并形成硅化物。本发明中可以在较高的温度下进行应力氮化硅层和金属沉积前的介电质层填充，改善了应力和填充效果，可以省略SAB步骤，简化了工艺流程。

Description

一种CMOS镍硅化物和金属欧姆接触工艺的制备方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种CMOS镍硅化物和金属欧姆接触的工艺制备方法。
背景技术
目前的MOS器件中的镍硅化物和金属欧姆接触部分工艺步骤通常如下：先在SAB层上沉积和刻蚀，将需要沉积金属硅化物的地方裸漏出来，不需要的地方用氧化物层遮住。将沉积金属并与硅进行热反应形成硅化物，之后沉积应力氮化硅层、填充介电质层并进行平坦化处理。通过图形转移（光刻和刻蚀）形成导通孔，将沉积金属与导通孔底部金属硅化物连接。
由于应力氮化硅和介电质层皆为高温的化学沉积过程，而且在高温下才能获得更高的应力和填充性能；但温度过高会导致镍向硅衬底中过度扩散，形成高电阻的相并增加漏电流。
发明内容
本发明针对现在镍硅化物和金属欧姆接触部分工艺中存在的问题，提出一种 在不影响镍硅化物性质的前提下，改善应力氮化硅和金属沉积前德介电质层的工艺性能，并且加应力氮化硅和金属沉积前德介电质层填充性能。
为了实现上述目的提供一种CMOS镍硅化物和金属欧姆接触工艺的制备方法，包括以下步骤：
步骤1：在已形成CMOS器件的硅片表面依次沉积一应力氮化硅层和一介电质层。
步骤2：在介电质层上涂覆一层光刻胶，对光刻胶层光刻形成第一开口和第二开口，所述第一对第一开口和第二开口中暴露的介电质层进行刻蚀，刻蚀至第一开口中暴露出栅极、第二开口中暴露出半导体硅片为止，分别形成相应的第一通孔和第二通孔。
步骤3，在介电质层上、第一通孔和第二通孔的底部沉积一金属镍层，对第一通孔和第二通孔中沉积形成的金属镍层进行高温退火形成金属镍硅化物。
步骤4，在除去介电质层上金属镍层后，进行后续金属连线沉积形成欧姆接触。
在上述提供的制备方法中，其中步骤4中采用刻蚀方法除去金属镍层。
在上述提供的制备方法中，其中所述刻蚀方法为湿法刻蚀。
在上述提供的制备方法中，其中所述介电质层是高温沉积在应力氮化硅层上。其中，优选的沉积温度为450℃以上。
在上述提供的制备方法中，其中所述第二通孔为下小上大锥形通孔。
本发明提供的制备方法改变了传统的硅化物形成步骤，先进行应力氮化硅和金属沉积前的介电质层填充，然后再进行光刻和刻蚀并形成通孔，在通孔底部沉积镍金属并形成硅化物。本发明中可以在较高的温度下进行应力氮化硅层和金属沉积前的介电质层填充，改善了应力和填充效果，可以将SAB步骤省略，简化了工艺流程。
附图说明
图1是本发明中在已形成CMOS器件的硅片表面沉积应力氮化硅层后的结构示意图。
图2是本发明中沉积介电质层后的结构示意图。
图3是本发明中形成第一、第二通孔后的结构示意图。
图4是本发明中高温退火形成金属硅化物层后的结构示意图。
图5是本发明中除去未反应金属层后的结构示意图。
具体实施方式
本发明提出一种CMOS镍硅化物和金属欧姆接触的工艺制备方法，包括以下步骤：在已形成CMOS器件的硅片表面依次沉积一应力氮化硅层和一介电质层。在介电质层上涂覆一层光刻胶，对光刻胶层光刻形成第一开口和第二开口，所述第一对第一开口和第二开口中暴露的介电质层进行刻蚀，刻蚀至第一开口中暴露出栅极、第二开口中暴露出半导体硅片为止，并形成相应的第一通孔和第二通孔。在介电质层上、第一通孔和第二通孔的底部沉积一金属镍层，对第一通孔和第二通孔中沉积形成的金属镍层进行高温退火形成金属镍硅化物。在除去介电质层上金属镍层后，进行后续金属连线沉积形成欧姆接触。
由于镍硅化物热稳定性比较差，导致后续紧跟的应力氮化硅和金属沉积前的介电质层填充工艺不能在较高的温度下进行，也就无法获得高的应力和好的填充性能。在应力氮化硅和金属沉积前的介电质层填充以及通孔形成以后再进行镍硅化物工艺，则可避免该缺陷。镍硅化物通常用在MOS器件栅极、源极和漏极上与后续金属连线的连接部分，以实现低电阻的欧姆接触。
下面通过实施例来进一步说明本发明，以便更好理解本发明创造的内容，但是下述实施例并不限制本发明的保护范围。
如图1和图2所示，在已经形成CMOS器件的硅片表面沉积一应力氮化硅层1，然后在应力氮化硅层1表面500℃下沉积一介电质层2。
在介电质层2上涂覆一层光刻胶，对光刻胶层进行光刻并形成第一开口和第二开口。开口中暴露出介电质层2，第一开口设置在栅极上方位置，第二开口设置在相连栅极之间的位置。对第一、第二开口中暴露的介电质层2进行刻蚀，第一开口刻蚀至开口中暴露出栅极为止，从而形成第一通孔11，第二开口刻蚀至开口中暴露出半导体硅片为止，从而形成第二通孔12。形成的第一、第二通孔11、12将半导体器件需要与金属连线的栅极、源极、漏极裸漏出来，具体结构如图3所示。
如图4所示，在介电质层上、第一、第二通孔11、12的底部沉积一金属镍层3，并对第一、第二通孔11、12中沉积形成的金属镍层进行高温退火在CMOS栅极、源极、漏极形成金属硅化物31。之后，在除去介电质层2上金属镍层3，除去金属镍层3后的结构示意图如图5。最后进行后续的金属连线沉积形成欧姆接触。
本发明提供的工艺制备方法改变了传统的硅化物形成步骤，先进行应力氮化硅和金属沉积前的介电质层填充，然后再进行光刻和刻蚀并形成通孔，在通孔底部沉积镍金属并形成硅化物。采用本工艺方法可有效提高应力氮化硅应力、改善器件性能，并改善金属沉积前的介电质层填空性能、避免出现空洞缺陷，且对镍硅化物性质无不良影响。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (6)

1.一种CMOS镍硅化物和金属欧姆接触工艺的制备方法，其特征在于，包括以下步骤：
步骤1：在已形成CMOS器件的硅片表面依次沉积一应力氮化硅层和一介电质层；
步骤2：在介电质层上涂覆一层光刻胶，对光刻胶层光刻形成第一开口和第二开口，所述第一对第一开口和第二开口中暴露的介电质层进行刻蚀，刻蚀至第一开口中暴露出栅极、第二开口中暴露出半导体硅片为止，分别形成相应的第一通孔和第二通孔；
步骤3，在介电质层上、第一通孔和第二通孔的底部沉积一金属镍层，对第一通孔和第二通孔中沉积形成的金属镍层进行高温退火形成金属镍硅化物；
步骤4，在除去介电质层上金属镍层后，进行后续金属连线沉积形成欧姆接触。
2.根据权利要求1所述的制备方法，其特征在于，步骤4中采用刻蚀方法除去金属镍层。
3.根据权利要求2所述的制备方法，其特征在于，所述刻蚀方法为湿法刻蚀。
4.根据权利要求1所述的制备方法，其特征在于，所述介电质层是高温沉积在应力氮化硅层上。
5.根据权利要求4所述的制备方法，其特征在于，所述沉积的温度为450℃以上。
6.根据权利要求1所述的制备方法，其特征在于，所述第二通孔为下小上大锥形通孔。
CN2011103079810A 2011-10-12 2011-10-12 一种cmos镍硅化物和金属欧姆接触工艺的制备方法 Pending CN102446838A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103079810A CN102446838A (zh) 2011-10-12 2011-10-12 一种cmos镍硅化物和金属欧姆接触工艺的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103079810A CN102446838A (zh) 2011-10-12 2011-10-12 一种cmos镍硅化物和金属欧姆接触工艺的制备方法

Publications (1)

Publication Number Publication Date
CN102446838A true CN102446838A (zh) 2012-05-09

Family

ID=46009217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103079810A Pending CN102446838A (zh) 2011-10-12 2011-10-12 一种cmos镍硅化物和金属欧姆接触工艺的制备方法

Country Status (1)

Country Link
CN (1) CN102446838A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024761A (zh) * 2016-05-26 2016-10-12 中山港科半导体科技有限公司 一种功率半导体芯片背面金属结构及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998873A (en) * 1998-12-16 1999-12-07 National Semiconductor Corporation Low contact resistance and low junction leakage metal interconnect contact structure
US20020081794A1 (en) * 2000-12-26 2002-06-27 Nec Corporation Enhanced deposition control in fabricating devices in a semiconductor wafer
US20030119309A1 (en) * 2001-12-26 2003-06-26 Ryoo Chang Woo Method for forming a silicide layer of semiconductor device
US20050214998A1 (en) * 2004-03-26 2005-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Local stress control for CMOS performance enhancement
US20060186557A1 (en) * 2005-02-24 2006-08-24 Fujitsu Limited Semiconductor integrated circuit device and fabrication process thereof
US20070063349A1 (en) * 2005-09-19 2007-03-22 Tsui-Lien Kao Interconnect structure and method of manufacturing the same
CN1976033A (zh) * 2005-12-02 2007-06-06 富士通株式会社 半导体器件及其制造方法
US20090017630A1 (en) * 2007-07-14 2009-01-15 Kyoung Woo Lee Methods For Forming Contacts For Dual Stress Liner CMOS Semiconductor Devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998873A (en) * 1998-12-16 1999-12-07 National Semiconductor Corporation Low contact resistance and low junction leakage metal interconnect contact structure
US20020081794A1 (en) * 2000-12-26 2002-06-27 Nec Corporation Enhanced deposition control in fabricating devices in a semiconductor wafer
US20030119309A1 (en) * 2001-12-26 2003-06-26 Ryoo Chang Woo Method for forming a silicide layer of semiconductor device
US20050214998A1 (en) * 2004-03-26 2005-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Local stress control for CMOS performance enhancement
US20060186557A1 (en) * 2005-02-24 2006-08-24 Fujitsu Limited Semiconductor integrated circuit device and fabrication process thereof
US20070063349A1 (en) * 2005-09-19 2007-03-22 Tsui-Lien Kao Interconnect structure and method of manufacturing the same
CN1976033A (zh) * 2005-12-02 2007-06-06 富士通株式会社 半导体器件及其制造方法
US20090017630A1 (en) * 2007-07-14 2009-01-15 Kyoung Woo Lee Methods For Forming Contacts For Dual Stress Liner CMOS Semiconductor Devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024761A (zh) * 2016-05-26 2016-10-12 中山港科半导体科技有限公司 一种功率半导体芯片背面金属结构及其制备方法

Similar Documents

Publication Publication Date Title
US10755969B2 (en) Multi-patterning techniques for fabricating an array of metal lines with different widths
CN105340071B (zh) 在绝缘体下方具有互连的绝缘体上覆半导体集成电路
JP5656341B2 (ja) 半導体装置およびその製造方法
CN101630667A (zh) 形成具有铜互连的导电凸块的方法和系统
CN101510536A (zh) 半导体装置及半导体装置的制造方法
TW201423909A (zh) 關於形成具有犧牲插件之基板通孔之裝置、系統、及方法
CN110226231A (zh) 具有无金接触部的氮化物结构及形成这种结构的方法
US9570397B1 (en) Local interconnect structure including non-eroded contact via trenches
TW202133285A (zh) 具有矽穿孔插塞的半導體元件及其製備方法
CN108074911A (zh) 跳孔结构
GB2451497A (en) Contact for solar cell
CN104733299A (zh) 交错地形成镍硅和镍锗结构
CN102456617A (zh) 形成自对准局部互连的方法和由此形成的结构
TWI604590B (zh) 半導體裝置及其製造方法
CN102446838A (zh) 一种cmos镍硅化物和金属欧姆接触工艺的制备方法
CN107546174B (zh) 一种集成电路元器件的工艺方法
CN102130036A (zh) 浅沟槽隔离结构制作方法
US9455239B2 (en) Integrated circuit chip and fabrication method
CN104037120A (zh) Mim电容的制造方法
JP2012253354A (ja) 半導体素子の製造方法
TW201727825A (zh) 積體電路結構及形成方法
CN102437142A (zh) 一种降低通孔电阻的金属互联结构及其形成方法
CN103474389B (zh) 金属互连结构的制作方法
CN102437117B (zh) 一种新的硅化物和金属前介质集成工艺及该形成的结构
CN113345857B (zh) 半导体元件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120509