CN101510536A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN101510536A
CN101510536A CN200810186572.8A CN200810186572A CN101510536A CN 101510536 A CN101510536 A CN 101510536A CN 200810186572 A CN200810186572 A CN 200810186572A CN 101510536 A CN101510536 A CN 101510536A
Authority
CN
China
Prior art keywords
pattern
dielectric film
distribution
film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810186572.8A
Other languages
English (en)
Other versions
CN101510536B (zh
Inventor
小出优树
南正隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101510536A publication Critical patent/CN101510536A/zh
Application granted granted Critical
Publication of CN101510536B publication Critical patent/CN101510536B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Abstract

本发明可使具有WPP技术的再配线的半导体装置的可靠性提高。再配线在半导体基板1S的面内具有彼此电性分离的本体图案2及虚设图案3。将与多层配线电性连接的本体图案2及浮动的虚设图案3设置成混合存在于半导体基板1S的面内。半导体基板1S的面内的本体图案2及虚设图案3合在一起的占有率，即再配线的占有率为35％以上且60％以下。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置及半导体装置的制造技术，特别涉及在具有WPP(WaferProcess Package，晶片制程封装)技术的再配线的半导体装置中应用而有效的技术。
背景技术
WPP技术(或者也称为WLP(Wafer Level Package，晶片级封装)技术)是一种使晶片制程(前工程)与封装制程(后工程)一体化，并在晶片状态下完成封装的技术，与针对从半导体晶片上切下的每一半导体芯片而处理封装制程的技术相比，具有可大幅削减步骤数的优点。在WPP技术的封装制程中，利用电镀法而形成与所述前工程中所形成的半导体元件电性连接的再配线，并且以表面保护膜来覆盖再配线。
另外，在日本专利特开平9-306914号公报(专利文献1)中，揭示有一种技术，将虚设电镀图案与作为实际的配线的本体图案一起设置在半导体晶片上来作为半导体元件的配线形成方法。此专利文献1是以稳定地形成均匀的电镀配线来作为半导体元件的配线为中心，但关于稳定地形成WPP技术的再配线的观点并无记载。
专利文献1：日本专利特开平9-306914号公报
发明内容
例如，在高速SRAM(Static Random Access Memory，静态随机存取内存)或CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)逻辑产品中，采用以降低封装成本及高速化等为目的的WPP技术，从而所述产品成为利用由焊锡所形成的凸块电极而在安装基板上进行倒装芯片(flip chip)连接的封装构造。
例如，在WPP技术中，可经过如下所示的步骤而制造半导体装置。首先，在半导体晶片的主面上形成MISFET(Metal Insulator Semiconductor Field Effect Transistor，金属一绝缘层一半导体场效应晶体管)等的半导体元件，且在所述半导体元件的上部形成多层配线(多个配线层)。其次，在多层配线上，形成氮化硅膜及氧化硅膜，且进一步在氧化硅膜上形成聚酰亚胺树脂膜。另外，此前的步骤成为WPP技术的晶片制程，以下的步骤成为WPP技术的封装制程。
接着，使氧化硅膜、氮化硅膜及聚酰亚胺树脂膜图案化，以此形成在底面上露出有多层配线的最上配线的开口部。然后，在开口部内含有的聚酰亚胺树脂膜上形成薄的电极层(障壁层/籽晶层)，在所述电极层上使用电镀法而形成再配线。再配线例如是由铜膜及镍膜的积层膜所构成。其次，在再配线上形成聚酰亚胺树脂膜之后，进行图案化，由此使再配线的一端部露出。其后，在已露出的再配线的一端部上形成凸块电极。由此，可制造在半导体晶片的状态下被封装、且具有再配线及连接于再配线的凸块电极的半导体装置。
本发明者等人发现，在所述的使用有WPP技术的半导体装置中，在使用电镀法而形成的再配线上，存在外观异常(例如颗粒径的粗大化、表面粗糙)或者半导体晶片的中心部与周边部的膜厚产生差异的问题。特别是在半导体晶片的中心部，再配线的膜厚较薄，且外观异常显着。进而，在具有外观异常的再配线的一端部上所形成的凸块电极中，会因剥落等而使得半导体装置的可靠性下降。因此，将再配线的外观异常判断为不良的半导体装置的制造良率会下降。
根据本发明者等人的研讨，再配线的外观异常对于再配线图案具有依存性，其集中在形成有与半导体元件电性连接的再配线的区域A、及未形成有再配线的区域B的边界附近的再配线的端部。即，从电镀法的观点而言，认为在所述边界的再配线的端部，电场容易集中，电流密度会局部增大，从而使得再配线的结晶颗粒径粗大化。因此，作为再配线的外观异常的对策，考虑在未形成有再配线的区域B上也配置再配线。但是，单单仅在区域B上配置再配线，仍会具有因再配线的疏密差异而导致在再配线的端部产生外观异常的情况。因此，即便是在如所述区域A之类的局部(Local)区域上，也需防止再配线的疏密差异变大。
而且，作为半导体晶片的中心部与周边部上的再配线的膜厚差异的原因，认为是由于再配线形成时的电镀电流值依存于半导体晶片面内的再配线的占有率，从而无法确保用以取得适当膜厚的电镀电流。因此，需要根据半导体晶片面内区域的再配线的占有率来减少电镀膜厚(再配线的膜厚)差异。
本发明的目的在于提供一种使半导体装置的可靠性提高的技术。
本发明的所述及除此之外的其它目的以及新颖的特征，可根据本说明书的记述及附图而明确了解。
本申请案所揭示的发明中，对于代表性的发明的概要的简单说明如下所述。
在本发明的一实施方式中，WPP技术的再配线在半导体基板的面内具有彼此电性分离的本体图案(第1图案)及虚设图案(第2图案)。与多层配线电性连接的本体图案及浮动的虚设图案被设置成混合存在于半导体基板的面内。
[发明的效果]
本申请案所揭示的发明中，对于由代表性的发明所取得的效果的简单说明如下所述。
根据所述的一实施方式，可降低配置于半导体基板的面内的再配线的疏密差异，从而可提高半导体装置的可靠性。
附图说明
图1是示意性表示本发明的一实施方式的半导体装置的平面的说明图。
图2是放大表示图1的半导体装置的平面的说明图。
图3是示意性表示图1的半导体装置的主要部分剖面的说明图。
图4是放大表示与图2相对应的本发明者等人所研讨的半导体装置的平面的说明图。
图5是本发明的一实施方式的半导体装置的制造步骤的流程图。
图6是表示图5的设计步骤中的处理图案的说明图。
图7是表示继图6之后的设计步骤中的处理图案的说明图。
图8是表示继图7之后的设计步骤中的处理图案的说明图。
图9是表示继图8之后的设计步骤中的处理图案的说明图。
图10是表示继图9之后的设计步骤中的处理图案的说明图。
图11是表示图5的晶片步骤及封装步骤中的半导体装置的平面的说明图。
图12是表示继图11之后的半导体装置的剖面的说明图。
图13是表示继图12之后的半导体装置的剖面的说明图。
图14是表示继图13之后的半导体装置的剖面的说明图。
图15是表示继图14之后的半导体装置的剖面的说明图。
图16是表示继图15之后的半导体装置的剖面的说明图。
图17是表示继图16之后的半导体装置的剖面的说明图。
图18是表示继图17之后的半导体装置的剖面的说明图。
图19是表示电镀电流与再配线占有率之间的关系的说明图。
图20是表示半导体晶片的厚度与半导体晶片的翘曲量之间的关系的说明图。
图21是表示本发明其它实施方式的半导体装置的平面的说明图。
图22是示意性表示图21的半导体装置的主要部分剖面的说明图。
[符号的说明]
1C、1C′        半导体芯片
1S              半导体基板
1W              半导体晶片
2               本体图案(第1图案)
2a              焊盘电极
2g              颗粒
2p              本体处理图案(第1处理图案)
3               虚设图案(第2图案)
3a              虚设焊盘电极
3p              虚设处理图案(第2处理图案)
4               虚设图案(第3图案)
4a              虚设焊盘电极
21              元件分离区域
22              p型井
23              n型井
24              闸极绝缘膜
25a             闸极电极
25b             闸极电极
26              侧墙
27a             低浓度n型杂质扩散区域
27b             低浓度p型杂质扩散区域
28a             高浓度n型杂质扩散区域
28b             高浓度p型杂质扩散区域
29              氧化硅膜
30              插塞
31              氧化硅膜
32              第1层配线
33              氧化硅膜
34              插塞
35           氧化硅膜
36           第2层配线
37a          氮化硅膜
37b          氧化硅膜
38a          氮化硅膜
38b          氧化硅膜
39           第3层配线
40           第4层配线
41           顶盖绝缘膜
42           氧化硅膜
43           插塞
44           第5层配线
45           氧化硅膜
46           氮化硅膜(无机类绝缘膜，第1绝缘膜)
47           光阻膜
48           开口部
49           聚酰亚胺树脂膜(第1有机类绝缘膜，第2绝缘膜)
50           开口部(第1开口部)
51           障壁层
52           籽晶层
53           光阻膜
54、54a、54b 开口部
55           铜膜
56           镍膜
57           再配线
58           聚酰亚胺树脂膜(第2有机类绝缘膜，第3绝缘膜)
59           开口部(第2开口部)
60           凸块电极
80           中心区域(第1区域)
90           周边区域(第2区域)
Q1           n通道型MISFET
Q2          p通道型MISFET
ST          照射区域
具体实施方式
以下，根据附图来详细地说明本发明的实施方式。另外，在用以说明实施方式的所有附图中，对于具有相同功能的构件标注相同的符号，省略其重复的说明。又，在对以下的实施方式进行说明的附图中，为容易理解构成，即便是平面图，也会标上影线。
(实施方式1)
本实施方式的半导体装置是CSP(Chip Size Package，芯片尺寸封装)构造的半导体装置，且使用了WPP技术以便进行制造。CSP是和半导体芯片的尺寸相等或者稍大的封装的总称，可实现小型化、轻量化，而且可缩短内部的配线长，因而可降低信号延迟及杂讯等。首先，参照图1～图3，对本实施方式的半导体装置的特征性的构造进行说明。
图1中示意性显示本实施方式的半导体芯片1C的平面，且将其一部分(由虚线所包围的区域A)放大显示，另外，图2中进一步放大显示图1所示的半导体芯片1C的平面。图2中显示的本体图案2及虚设图案3是WPP技术的再配线，但图1中，为了使说明容易而省略显示虚设图案3。本体图案2是与由半导体芯片1C的半导体元件等所构成的内部电路电性连接，而虚设图案3是电性分离、即浮动存在着。又，图3中示意性显示半导体芯片1C的主要部分剖面。
如图1所示，矩形状的半导体芯片1C具有其面内的中心区域80(由单点虚线所包围的区域)、及中心区域80周围的周边区域90。半导体芯片1C的表面例如被由聚酰亚胺树脂膜组成的表面保护膜所覆盖，在设置于其表面保护膜上的开口部上，设有进行外部与半导体芯片1C内部的信号交接的凸块电极(未图示)。所述凸块电极设置在图1中放大的区域A上的半导体芯片1C所示的本体图案2的焊盘电极2a上。在与CSP构造的半导体装置之类的小型化相对应的半导体芯片1C中，也可通过将本体图案2(再配线)从半导体芯片1C的外周向中心区域80侧引绕来确保形成有凸块电极的区域(焊盘电极2a的面积)。另外，所述本体图案2设置在周边区域90上。
如图2所示，在半导体芯片1C的面内，混合存在地设置有本体图案2及虚设图案3。所述本体图案2及虚设图案3作为WPP技术中的再配线是同时形成，且是彼此电性分离(参照图3)。如上所述，本体图案2设置在周边区域90上，虚设图案3设置在中心区域80及位于本体图案2间的周边区域90上。如此将虚设图案3设置在中心区域80及周边区域90上，从而再配线可大致均匀地分布在半导体芯片1C的面内，与不存在虚设图案3的情况相比，可减少再配线的疏密差异。
位于本体图案2的一端的圆形状的焊盘电极2a的径长例如为108μm，间距例如为180μm。另外，圆形状的虚设图案3的径长例如为34μm，间距例如为50μm。而且，虚设图案3的平面形状是所有的角均为钝角的多角形状，以便角部的应力缓和。
又，虚设图案3的加工尺寸设为本体图案2的加工尺寸以下。由此，在周边区域90上的本体图案2间也可设置虚设图案3，从而再配线大致均匀地分布在半导体芯片1C的面内。另外，将虚设图案3的大小设为再配线的最小线宽以上、及再配线形成后的障壁层及籽晶层的去除步骤中不会消失的大小。
如图3所示，在构成半导体芯片1C的半导体基板1S上，设有包含第3层配线39、第4层配线40及第5层配线44的多层配线。此多层配线具有将设置在多层配线下部的多个半导体元件电性连接以形成电路的功能。以覆盖所述多层配线的方式，在半导体基板1S上设有例如薄的氧化硅膜45及氮化硅膜46来作为钝化膜。所述氧化硅膜45及氮化硅膜46是无机类绝缘膜，可使用例如等离子CVD法而形成。
又，在氮化硅膜46上，例如设有作为有机类绝缘膜的聚酰亚胺树脂膜49来作为绝缘膜。在所述聚酰亚胺树脂膜49上，设置有将以电镀法而形成的铜膜55及镍膜56积层所成的再配线57。所述再配线57如图1及图2所示构成本体图案2及虚设图案3。另外，以覆盖再配线57的方式，在聚酰亚胺树脂膜49上设置有例如作为有机类绝缘膜的聚酰亚胺树脂膜58来作为表面保护膜(绝缘膜)。
将聚酰亚胺树脂等的有机类绝缘膜作为表面保护膜的原因在于，如果使最上方的绝缘膜为无机类绝缘膜，则在半导体芯片的处理(搬送等)时绝缘膜上容易产生龟裂而导致所述处理变得困难，因此将相对比较柔软的有机类绝缘膜作为最上层时，容易进行半导体芯片的处理。
在本体图案2的再配线57的一部分上且聚酰亚胺树脂膜58上，设有开口部59，本体图案2的再配线57的一部分露出而构成焊盘电极2a。此焊盘电极2a发挥作为半导体芯片1C的外部电极的功能。进而，为了进行与外部的信号交接或者因安装而与外部的连接，在焊盘电极2a上，以与其电性连接的方式设置有凸块电极60。另外，也可不设置凸块电极60，而是将线结合连接于焊盘电极2a上，从而进行与外部的信号交接。
再配线57是为了在半导体晶片的级别下完成封装而设置，其具有将多层配线的最上配线即第5配线44与凸块电极60加以连接的功能。即，再配线57具有将第5层配线44与凸块电极60加以连接的引出配线的功能。换而言之，再配线57也可谓具有将第5层配线44的间隔向凸块电极60的间隔转换的插入式基板的功能。
本体图案2的再配线57在多层配线的最上配线即第5层配线44的一部分上且氧化硅膜45、氮化硅膜46及聚酰亚胺树脂膜49上所设的开口部50中，与包含第5层配线44的多层配线电性连接，且发挥与外部进行信号交接的功能。
另一方面，虚设图案3的再配线57由作为有机类绝缘膜的聚酰亚胺树脂膜49及聚酰亚胺树脂膜58所覆盖，与多层配线及本体图案2电性分离而成为浮动状态。因此，虚设图案3不进行与外部的信号交接。但是，因设置虚设图案3而可减少以电镀法所形成的再配线的疏密差异，防止产生本体图案2的外观异常。进一步，可防止设置在无外观异常的本体图案2上的凸块电极60剥落等的交易不良，因而可提高半导体装置的可靠性。
此处，参照图4，对未设有虚设图案3的情况进行说明。图4是放大表示与图2相对应的本发明者等人所研讨的半导体芯片1C′的平面的说明图。另外，其它构成与图1～图3所示的半导体芯片1C的构成相同。
如图4所示，当在设有本体图案2的周边区域90或者未设有本体图案2的中心区域80上不设置虚设图案时，则在中心区域80与周边区域90的边界附近的本体图案2的端部(焊盘电极2a)上，以电镀法所形成的铜(铜膜55)或者镍(镍膜56)的颗粒2g会粗大化，引起表面粗糙从而产生外观异常。进一步可知，在外周区域90的内侧且本体图案2间，本体图案2上也会产生外观异常。另外，外观异常可由显微镜而确认。
但是，在本实施方式中，使虚设图案3与本体图案2混合存在，由此，如图2所示可防止产生本体图案2的外观异常。具体而言，在形成有再配线57的本体图案2的周边区域90以外的中心区域80上设置再配线57来作为虚设图案3，以此可防止产生本体图案2的外观异常。进一步，在形成有再配线57的本体图案2的周边区域90的本体图案2间设置虚设图案3的再配线57，以此可防止产生本体图案2的外观异常。此原因认为是，例如在本体图案2间的局部区域上，以由电镀法而形成的本体图案2及虚设图案3所构成的再配线57的疏密差异得以降低。
而且，在本实施方式中，将WPP技术的封装制程中的再配线57设置在作为有机类绝缘膜的聚酰亚胺树脂膜49上，并以覆盖所述再配线57的方式设置作为有机类绝缘膜的聚酰亚胺树脂膜58来作为表面保护膜。由此使虚设图案3成为浮动状态(电性分离的状态)，但由于使用同质的有机类绝缘膜，因而聚酰亚胺树脂膜49与聚酰亚胺树脂膜58的密着性可得到确保。
另外，经过反复进行低温与高温的温度循环的可靠性试验，会致使再配线57及再配线57周围所存在的聚酰亚胺树脂膜49、58产生膨胀、收缩，但通过将虚设图案3加工成本体图案2的加工尺寸以下而可缓和所产生的应力。
其次，参照图5～图20，对本实施方式的半导体装置的制造方法进行说明。图5表示本实施方式的半导体装置的制造步骤的流程图，图6～图10中显示设计步骤中的处理图案，图11～图18中显示晶片步骤及封装步骤中的半导体装置的平面或者剖面。
如图5所示，本实施方式的半导体装置的制造步骤的概略情况为：首先，根据设计步骤(S100)，进行半导体元件的布局、电路配线等的设计。其次，在晶片步骤(S200)中，进行半导体装置的制造中的所谓前工程，形成半导体元件等。接着，在封装步骤(S300)中，进行半导体装置的制造中的所谓后工程，形成作为引出配线的再配线并且进行封装。另外，WPP技术是在半导体晶片状态下而进行所述晶片步骤与封装步骤。
首先，在设计步骤(S100)中，特别是对再配线57的图案设计进行说明。另外，关于其它构成的设计，考虑DFM(design for manufacturing，可制造性设计)，例如能够以使用有计算机的众所周知的方法等而进行。
如图6所示，使用计算机，在半导体晶片(半导体芯片)等的假设了特定区域的区域P上，以特定的径长x1及特定的间距x2而形成虚设处理图案3p(S110)。对于虚设处理图案3p而言，例如平面形状设为64角形，径长x1设为34μm，间距x2设为50μm，并均匀地配置在区域P内。另外，在设计的最终阶段之前去除无需的虚设处理图案3p。根据未去除而残存的虚设处理图案3p，将所述的再配线57的虚设图案3设计成大于再配线57的最小线宽及最小间隔、且小于再配线57的本体图案2的焊盘电极2a。
其次，如图7所示，使用计算机，在区域P上形成本体处理图案2p(S120)。此本体处理图案2p是用作如上所述的引出配线的再配线57(本体图案2)的处理图案。另外，作为焊盘电极2a的本体处理图案3p的前端部被配置成例如平面形状为圆形状、径长y1为108μm、间距y2为180μm。
接着，如图8所示，使用计算机，将本体处理图案2p及虚设处理图案3p加以合成(S130)。其次，如图9所示，使用计算机，根据本体处理图案2p来计算存在于规定空间内的虚设处理图案3p(图中，以虚线表示)，并如图10所示，删除存在于所述规定空间区域内的虚设处理图案3p(S140)。由此，可将构成如图2所示的本体图案2及虚设图案3的再配线57的疏密差异降低而配置。
其次，对晶片步骤(S200)进行说明。如图11所示，例如准备在照射区域(shot area)ST上具有多个芯片区域(A～L)的大致圆形状的半导体晶片1W(S210)。另外，图11的半导体晶片1W中的参考面未图示。
在本实施方式中，从半导体晶片1W的多个芯片区域(A～L)取出所述的半导体芯片1C。即，多个芯片区域(A～L)的所有的半导体芯片1C是WPP技术的由本体图案2及虚设图案3而构成的再配线57所形成。
接着，如图12所示，在半导体晶片1W(以下，作为半导体基板1S来说明)的主面上形成n通道型MISFETQ1、p通道型MISFETQ2等的半导体元件(S220)。所述的MISFET例如构成高速SRAM或逻辑电路。
例如在由单晶硅构成的半导体基板1S的主面上，形成有例如作为STI(ShallowTrench Isolation，浅槽隔离)构造的元件分离区域21，在元件分离区域21上分离出活性区域。在活性区域中的形成有n通道型MISFETQ1的区域上，形成有p型井22，在形成有p通道型MISFETQ2的区域上，形成有n型井23。p型井22例如成为导入有硼(B)等的p型杂质的半导体区域，n型井23例如成为导入有磷(P)或砷(As)等的n型杂质的半导体区域。
在p型井22上形成有n通道型MISFETQ1。此n通道型MISFETQ1的构成如下。即，在p型井22上形成有闸极绝缘膜24，在此闸极绝缘膜24上形成有闸极电极25a。闸极绝缘膜24例如是由氧化硅膜而形成，但也可以是由比氧化硅膜的介电常数高的高电介质膜而形成。闸极电极25a例如是由多晶硅膜而形成，但在此多晶硅膜上例如导入有n型杂质。此原因是为了降低n通道型MISFETQ1的门限值电压而进行。
在闸极电极25a的两侧的侧壁上，形成有侧墙26，在此侧墙26下的p型井22内，形成有低浓度n型杂质扩散区域27a。并且，在此低浓度n型杂质扩散区域27a的外侧，形成有高浓度n型杂质扩散区域28a。低浓度n型杂质扩散区域27a及高浓度n型杂质扩散区域28a成为导入有n型杂质的半导体区域，相比低浓度n型杂质扩散区域27a而言，高浓度n型杂质扩散区域28a中导入有更高浓度的n型杂质。利用该低浓度n型杂质扩散区域27a及高浓度n型杂质扩散区域28a而形成有n通道MISFETQ1的源极区域或漏极区域。以低浓度n型杂质扩散区域27a及高浓度n型杂质扩散区域28a而构成源极区域或漏极区域，由此形成所谓的LDD(Lightly Doped Drain，轻掺杂漏极)构造。因此，可缓和闸极电极25a下的电场集中。
另一方面，在n型井23上形成有p通道型MISFETQ2。此p通道型MISFETQ2的构成是成为大致与n通道型MISFETQ1相同的构成。即，在n型井23上形成有闸极绝缘膜24，在此闸极绝缘膜24上形成有闸极电极25b。闸极电极25b例如是由多晶硅膜而形成，且导入有p型杂质。如此在p通道型MISFETQ2中，向闸极电极25b中导入p型杂质从而可降低门限值电压。本实施方式1中，向n通道型MISFETQ1的闸极电极25a中导入n型杂质，另一方面向p通道型MISFETQ2的闸极电极25b中导入p型杂质。因此，n通道型MISFETQ1与p通道型MISFETQ2该两者均可使门限值电压降低。
在闸极电极25b的两侧的侧壁上，形成有侧墙26，在此侧墙26下的n型井23内，形成有低浓度p型杂质扩散区域27b。并且，在此低浓度p型杂质扩散区域27b的外侧，形成有高浓度p型杂质扩散区域28b。低浓度p型杂质扩散区域27b及高浓度p型杂质扩散区域28b成为导入有p型杂质的半导体区域，相比低浓度p型杂质扩散区域27b而言，高浓度p型杂质扩散区域28b中导入有更高浓度的p型杂质。由该低浓度p型杂质扩散区域27b及高浓度p型杂质扩散区域28b而形成有p通道MISFETQ2的源极区域或漏极区域。
以此，在本实施方式的半导体装置中，在半导体基板1S上形成有n通道型MISFETQ1及p通道型MISFETQ2等的半导体元件。
接着，在半导体基板1S上形成多层配线(S230)。如图12所示，在形成于半导体基板1S上的n通道型MISFETQ1及p通道型MISFETQ2上，形成有作为层间绝缘膜的氧化硅膜29。并且，在氧化硅膜29上，形成有到达n通道型MISFETQ1或者p通道型MISFETQ2的源极区域、漏极区域的插塞30。此插塞30例如是由作为障壁金属膜的氮化钛膜及钨膜的积层膜所形成。
在形成有插塞30的氧化硅膜29上，形成有作为层间绝缘膜的氧化硅膜31，并且以埋入到此氧化硅膜31中的方式而形成第1层配线32。此第1层配线32例如是由钨膜而形成，且与形成在下层的插塞30电性连接。
在第1层配线32上，形成有氧化硅膜33，并且以埋入到此氧化硅膜33中的方式而形成插塞34。此插塞34也和插塞30同样地是由障壁金属膜及钨膜的积层膜所构成。插塞34与形成在下层的第1层配线32电性连接。
在形成有插塞34的氧化硅膜33上，形成有作为层间绝缘膜的氧化硅膜35，并且以埋入到此氧化硅膜35中的方式而形成第2层配线36。此第2层配线36是由用以防止铜扩散的障壁金属膜及铜(铜或者其合金)膜的积层膜所构成。
在第2层配线36上，形成有用以防止铜扩散的氮化硅膜37a，在此氮化硅膜37a上形成有氧化硅膜37b。在此氧化硅膜37b上，积层形成有氮化硅膜38a及氧化硅膜38b，并且以埋入到氮化硅膜38a及氧化硅膜38b中的方式而形成第3层配线39。此第3层配线39是由用以防止铜扩散的障壁金属膜及铜膜的积层膜所构成，并且与形成在下层的第2层配线36电性连接。
和所述第3层配线39同样地，在第3层配线39的上层，形成有由用以防止铜扩散的障壁金属膜及铜膜的积层膜所构成的第4层配线40。此第4层配线40是与形成在下层的第3层配线39电性连接。另外，以下未图示，也可在和第4层配线40的相同层上，以每固定的间隔而形成多个存储器救助用保险丝。该保险丝电性连接于冗长救济电路，通过切断特定的保险丝而可将选择缺陷存储单元的地址信号转变为与冗长救济用的存储单元相对应的地址信号。
为防止第4层配线40的铜向上层扩散，以覆盖第4层配线40的方式在半导体基板1S上形成顶盖绝缘膜41，并在此顶盖绝缘膜41上，例如以等离子CVD法而形成氧化硅膜42(参照图13)。顶盖绝缘膜41是由氮化硅膜所构成，使用SiCN膜来作为氮化硅膜，由此，例如和使用有SiN膜的情况相比，可提高顶盖绝缘膜41的经时绝缘破坏(TDDB，Time Dependent Dielectric Breakdown，经时介电质击穿)耐性及第4层配线40的电迁移耐性。
在氧化硅膜42及顶盖绝缘膜41上，形成有与第4层配线40电性连接的插塞43。此插塞43可由以下方式而形成：使用掩膜(光阻膜)来对氧化硅膜42及顶盖绝缘膜41进行干式蚀刻，形成到达第4层配线40的连接孔，并将钛(Ti)膜、氮化钛(TiN)膜或者所述膜的积层膜作为障壁导电膜而堆积到连接孔内所含的氧化硅膜42上，接着以钨膜埋入到连接孔内之后，利用CMP法等去除连接孔外的钨膜及障壁导电膜。
在插塞43上且第4层配线40的上层，形成有与插塞43电性连接的第5层配线44。此第5层配线44例如是将铝(Al)作为主导电层，并且是形成为将作为主导电层的Al膜的上下以由Ti膜及TiN膜的积层膜所构成的障壁导电膜来夹持的构造。所述配线在将下方的障壁导电膜、Al膜及上方的障壁导电膜依次堆积之后，可利用干式蚀刻，将经光微影技术而使所述积层膜图案化的光阻膜作为掩膜来形成。
如此在本实施方式中，由第1层配线32、第2层配线36、第3层配线39、第4层配线40及第5层配线44而形成多层配线。多层配线具有将多个半导体元件电性连接而形成电路的功能。
接着，以覆盖所述多层配线的方式，在半导体基板1S、即氧化硅膜42上，例如依次形成薄的氧化硅膜45及氮化硅膜46来作为钝化膜(S240)。所述氧化硅膜45及氮化硅膜46是无机类绝缘膜，例如可由等离子CVD法而形成。
接着，将经光微影技术而图案化的光阻膜47作为掩膜，来对氮化硅膜46及氧化硅膜45进行干式蚀刻，形成使第5层配线的一部分露出的开口部48。然后，利用灰化处理(碳化处理)而去除光阻膜47。
接着，如图14所示，在氮化硅膜46上，例如形成作为有机类绝缘膜的聚酰亚胺树脂膜49来作为绝缘膜(S250)。所述聚酰亚胺树脂膜49是构成对半导体基板1S的半导体元件及多层配线加以保护的表面保护膜(绝缘膜)。
其次，对封装步骤(S300)进行说明。如图14所示，使用感光处理及灰化处理来使聚酰亚胺树脂膜49图案化，并去除开口部48上的聚酰亚胺树脂膜49。由此，在第5层配线44的一部分上的氧化硅膜45、氮化硅膜46及聚酰亚胺树脂膜49上，形成有使第5层配线44的一部分露出的开口部50(S310)。
接着，如图15所示，对半导体基板1S的表面实施溅射蚀刻处理之后，以溅射法在开口部50及聚酰亚胺树脂膜49上依次堆积TiN膜及Ti膜，形成障壁层51。其次，在此障壁层51上，以溅射法堆积铜(Cu)膜，形成籽晶层52。此籽晶层52是以下步骤中使用电镀法所形成的再配线的籽晶层。
接着，如图16所示，在半导体基板1S上涂布光阻膜53，并利用光微影技术而使所述光阻膜53图案化。由此，在籽晶层52的一部分上的光阻膜53上，形成有使籽晶层52的一部分露出的再配线形成用的开口部54。开口部54中的开口部54a是以使聚酰亚胺树脂膜49的一部分被去除而成的开口部50露出的方式所形成，开口部54b是形成在聚酰亚胺树脂膜49上。开口部54是为了形成如图1、图2所示的再配线的图案而使用，开口部54a成为作为本体图案2的图案，开口部54b成为作为虚设图案3的图案。
接着，使用将被图案化的光阻膜53作为掩膜的电解电镀法，依次堆积铜膜56及镍膜57，形成由铜膜56及镍膜57所组成的再配线58之后，以灰化处理去除光阻膜53，从而成为图17所示(S320)。如图1、图2所示，所述再配线57形成为让本体图案2及虚设图案混合存在于半导体基板1S的面内。
接着，如图18所示，将再配线57作为掩膜来对籽晶层52及障壁层51实施湿式蚀刻(洗浄)处理，由此使再配线57下方的籽晶层52及障壁层51残留，并去除此外的籽晶层52及障壁层51。
随后，如图3所示，以覆盖再配线57的方式，在半导体基板1S上，例如形成作为有机类绝缘膜的聚酰亚胺树脂膜58来作为表面保护膜(绝缘膜)(S330)之后，在由再配线57所组成的本体图案2的一部分(成为焊盘电极2a)上，将使所述一部分露出的开口部59形成在聚酰亚胺树脂膜58(S340)。开口部59是通过使聚酰亚胺树脂膜58经感光处理及灰化处理处理而图案化、并去除本体图案2的焊盘电极2a上的聚酰亚胺树脂膜58而形成。
其次，使用无电解电镀法，在开口部59下的焊盘电极2a上形成未图示的金(Au)膜。然后，利用焊锡印刷技术在半导体基板1S上印刷焊锡膏之后，以回流焊处理而使焊锡膏熔融及再结晶化，并在所述金膜上形成凸块电极60(S350)。作为所述焊锡膏，可使用例如由Sn(锡)、Ag(银)及Cu所形成的无Pb(铅)焊料。而且，可取代使用焊锡膏，将预先成形为球状的焊球供给至开口部59上之后，对半导体基板1S实施回流焊处理，由此也可形成凸块电极60。另外，经焊锡膏的回流焊处理，所述金膜便会向凸块电极60扩散而消失。
其后，将晶片状态的半导体基板1S沿着被划分的芯片区域间的划线(切割)区域而切断，分割成如图1所示的各个半导体芯片1C，从而完成本实施方式的半导体装置。本实施方式的半导体芯片1C可经由凸块电极60而安装在安装基板上，且在将半导体芯片1C配置在安装基板上之后，对凸块电极60进行回流焊，然后在半导体芯片1C与安装基板之间填充底部填充树脂，以构成各种半导体装置。
此处，对构成本体图案2及虚设图案3的再配线57在半导体晶片1W中的局部区域内的占有率，例如半导体芯片1C内的占有率、照射区域ST内的占有率进行说明。
如果再配线57在半导体芯片1C(照射区域ST)内的占有率变低，则无法确保电镀施工的稳定性，即无法确保稳定电流值，从而会在半导体晶片1W的面内产生构成再配线57的电镀膜(铜膜55/镍膜56)的膜厚的情况，或者在半导体晶片1W的中心部产生表面粗糙的情况。又，如参照图4所作的说明，当再配线57的占有率具有局部偏向时，则会在形成有本体图案2的周边区域90(再配线57成为密集的区域)及未形成有本体图案2的中心区域80(再配线57成为稀疏的区域)的边界附近的再配线57(本体图案2)的端部产生表面粗糙。
另一方面，如果再配线57在半导体晶片1W的面内的占有率变高，则因半导体晶片1W与背面研磨后的半导体晶片1W的厚度间的关系而会在半导体晶片1W上产生翘曲。因此，无法形成背面研磨后的凸块电极60，或者无法进行半导体晶片1W的操作，从而产生碎屑，导致以后的步骤的良率降低。
因此，本实施方式中，在WPP技术的再配线57中，除本体图案2之外还配置有虚设图案3，并规定由本体图案2及虚设图案3所构成的再配线57的照射区域ST(半导体芯片1C)全体的占有率(局部区域的占有率)的下限及上限，由此使得再配线57的形成步骤、背面研磨后的施工、操作变得稳定，从而降低半导体装置的制造良率。
例如，为了稳定地形成电镀膜(构成再配线57的铜膜55及镍膜56)，本实施方式中所使用的电镀装置必须确保电镀电流值为6A以上。如图19所示的电镀电流与半导体晶片1W的面内的再配线57的占有率之间存在有相关关系。当电镀电流为6A时，为了成为铜(Cu)电镀稳定的电镀膜，可知铜膜55的占有率为28.5％。又，当电镀电流为6A时，为了成为镍(Ni)电镀稳定的电镀膜，可知镍膜56的占有率为33.4％。
因此，本实施方式中，包含边缘的照射区域ST(半导体芯片1C)内的再配线57的占有率的下限设为35％以上。由此，可稳定地形成再配线57，从而可降低制造良率。另外，已稳定形成的再配线57可通过防止表面粗糙而抑制产品不良，从而提高半导体装置的可靠性。
又，当考虑半导体装置的量产时，在形成有凸块电极60的导体晶片1W上，其翘曲量较理想的是50mm以下。例如，如图20中显示300mm径长的半导体晶片1W的厚度与半导体晶片1W的翘曲量之间的关系，当再配线57的占有率为74.3％时，可知随着半导体晶片1W的厚度变薄，半导体晶片1W的翘曲量会增加。此时，半导体晶片1W的翘曲量为50mm以下的半导体晶片1W的厚度为120μm。
当考虑半导体装置的小型化时，较理想的是半导体晶片1W(半导体芯片1C)的厚度更薄，在目前的产品中，半导体晶片1W的厚度的下限为100μm。因此，本实施方式中，根据以半导体晶片1W的翘曲量为50mm以下、半导体晶片1W的厚度为100μm以下所进行的研讨结果，照射区域ST(半导体芯片1C)内的再配线57的占有率的上限为60％以下。由此，可稳定地形成背面研磨后的凸块电极60。另外，通过抑制半导体晶片1W的翘曲量而可容易进行操作。而且，可防止半导体晶片1W的碎屑、裂痕，因此可降低半导体装置的制造良率。
(实施方式2)
在所述实施方式1中，已对在照射区域的多个芯片区域的全体上形成有由作为内部电路的引绕配线的本体图案及浮动的虚设图案所构成的再配线的情况进行了说明。本实施方式中，将对在照射区域的多个芯片区域的一部分上形成有由本体图案及虚设图案所构成的再配线的情况进行说明。另外，省略与所述实施方式重复的说明。
例如，对于在图11所示的照射区域ST的多个芯片区域(A～L)上配置有各种测试芯片的情况进行说明。在照射区域ST上的某芯片区域(E、F、H)上形成有需要WPP技术的测试芯片，但在其它的芯片区域(A、B、C、G、I、J、K、L)上形成有无需WPP技术的测试芯片。即，在照射区域ST上，混合存在有需要WPP技术的半导体芯片及无需WPP技术的半导体芯片。
WPP技术是在晶片级别下得以施工，因此在本实施方式中，为了满足所述实施方式1中说明的照射区域内的再配线的占有率的必要条件，对于需要WPP技术的测试芯片毫无疑问，且在无需WPP技术的测试芯片上也配置虚设图案。
图21中显示有本实施方式的照射区域ST的芯片区域E及芯片区域A各自的主要部分。图21的芯片区域E是与图2所示的区域相对应。即，所述实施方式1中所示的半导体芯片1C例如是在图21的芯片区域E上作为测试芯片而形成。因此，作为芯片区域E的半导体芯片1C的剖面，可参照图3。
另一方面，图22中显示有芯片区域A的半导体芯片的剖面。本来，因为无需WPP技术，所以当在芯片区域A的半导体芯片上以与图5所示的晶片步骤(S200)同样的方式而形成时，只要形成包含半导体元件(S220)、第3层配线39、第4层配线40及第5层配线的多层配线(S230)、作为无机类绝缘膜的氧化硅膜45及氮化硅膜46(S240)、作为有机类绝缘膜的聚酰亚胺树脂膜49(S250)即可。但是，本实施方式中，为满足所述实施方式1中说明的照射区域ST内的再配线的占有率的必要条件，在芯片区域A上配置由再配线57所构成的虚设图案4。此虚设图案4可与所述实施方式的虚设图案3以同样的方式形成。
而且，作为虚设图案4，与本体图案2的焊盘电极2a相对应而配置虚设焊盘电极4a。在本实施方式中，如图22所示，在此虚设焊盘电极4a上也形成凸块电极60。在凸块电极形成步骤(S350)中，为了提高施工稳定性(焊锡濡湿性)，较理想的是在虚设图案4上也与需要WPP技术的测试芯片相同程度地形成凸块电极60。
如此，在无需WPP技术的芯片区域上也设有虚设图案4，由此可减少以电镀法所形成的再配线57的疏密差异，防止产生需要WPP技术的芯片区域的本体图案2的外观异常。
以上，根据实施方式，对于本发明者所研制的发明进行了具体的说明，但本发明并不限定于所述实施方式，当然在不脱离其要旨的范围内可进行种种变更。
例如，在所述实施方式中，对应用于具有WPP技术的再配线的半导体装置的情况进行了说明，但也可应用于将电镀配线用作半导体元件的配线的半导体装置。
本发明对于半导体装置、特别对于具有WPP技术的再配线的半导体装置是有效，尤其被广泛利用于CSP构造的半导体装置的制造业中。

Claims (10)

1.一种半导体装置，其特征在于：
包括设置在半导体基板上的多层配线、以覆盖所述多层配线的方式设置在所述半导体基板上的无机类绝缘膜、设置在所述无机类绝缘膜上的第1有机类绝缘膜、设置在所述第1有机类绝缘膜上的再配线、及以覆盖所述再配线的方式设置在所述第1有机类绝缘膜上的第2有机类绝缘膜，
所述再配线在所述半导体基板的面内具有彼此电性分离的第1图案及第2图案，在所述多层配线的最上配线的一部分上且在所述无机类绝缘膜及所述第1有机类绝缘膜上所设置的第1开口部中，所述第1图案与所述多层配线电性连接，所述第2图案与所述多层配线电性分离；在所述第1图案的一部分上且在所述第2有机类绝缘膜上所设置的第2开口部中，所述第1图案的一部分露出，所述第1图案与所述第2图案设置成混合存在于所述半导体基板的面内。
2.根据权利要求1所述的半导体装置，其特征在于：
在所述第1图案的一部分上，设置有与所述第1图案电性连接的凸块电极。
3.根据权利要求1所述的半导体装置，其特征在于：
所述半导体基板构成在面内具有第1区域及其周围的第2区域的半导体芯片，所述第1图案设置在所述第2区域上，所述第2图案设置在所述第1区域及所述第2区域上。
4.根据权利要求1所述的半导体装置，其特征在于：
所述第2图案的平面形状为圆形状或者所有的角为钝角的多角形状。
5.根据权利要求1所述的半导体装置，其特征在于：
所述第2图案的加工尺寸为所述第1图案的加工尺寸以下。
6.根据权利要求1所述的半导体装置，其特征在于：
所述再配线在所述半导体基板的面内的占有率为35％以上。
7.根据权利要求1所述的半导体装置，其特征在于：
所述再配线在所述半导体基板的面内的占有率为60％以下。
8.一种半导体装置的制造方法，其特征在于：
包括以下步骤：
(a)在半导体基板上形成多层配线之后，以覆盖所述多层配线的方式在所述半导体基板上形成第1绝缘膜；
(b)在所述第1绝缘膜上形成第2绝缘膜；
(c)在所述多层配线的最上配线的一部分上的所述第1绝缘膜及所述第2绝缘膜上，形成使所述最上配线的一部分露出的第1开口部；
(d)使用电解电镀法，以埋入到所述第1开口部的内部的方式在所述第2绝缘膜上形成构成第1图案的再配线，并且以与所述第1图案电性分离的方式在所述第2绝缘膜上形成构成第2图案的所述再配线；及
(e)在以覆盖所述再配线的方式在所述半导体基板上形成第3绝缘膜之后，将在所述第1图案的一部分上而使所述第1图案的一部分露出的第2开口部形成在所述第3绝缘膜上；
在所述步骤(d)中，以使所述第1图案及所述第2图案混合存在于所述半导体基板的面内的方式而形成所述再配线。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于：
进一步包括以下步骤：
(f)在所述步骤(d)之前，利用使用有计算机的自动设计，将所述第1图案及所述第2图案在所述半导体基板的面内进行定位，
所述步骤(f)包括以下步骤：
(f1)在所述半导体基板的面内形成配置有所述第1图案的第1处理图案；
(f2)在所述半导体基板的整个面上形成配置有所述第2图案的第2处理图案；
(f3)将所述第1处理图案及所述第2处理图案加以合成；及
(f4)在所述步骤(f3)之后，计算与所述第1图案相距有固定间隔内的所述第2图案，并将其删除。
10.一种半导体装置的制造方法，其特征在于：
包括以下步骤：
(a)准备具有由第1芯片区域及第2芯片区域所构成的照射区域的半导体晶片；
(b)在所述半导体晶片上形成多层配线之后，以覆盖所述多层配线的方式在所述半导体晶片上形成第1绝缘膜；
(c)在所述第1绝缘膜上形成第2绝缘膜；
(d)在所述第1芯片区域中，在所述多层配线的最上配线的一部分上的所述第1绝缘膜及所述第2绝缘膜上，形成使所述最上配线的一部分露出的第1开口部；
(e)使用电镀法，在所述第1芯片区域中，以埋入到所述第1开口部的内部的方式在所述第2绝缘膜上形成构成第1图案的再配线，并且以与所述第1图案电性分离的方式在所述第2绝缘膜上形成构成第2图案的所述再配线；及
(f)在以覆盖所述再配线的方式于所述半导体基板上形成第3绝缘膜之后，将在所述第1图案的一部分上而使所述第1图案的一部分露出的第2开口部形成在所述第3绝缘膜上；
在所述步骤(e)中，在所述第1芯片区域中，以使所述第1图案及所述第2图案混合存在于所述半导体基板的面内的方式而形成所述再配线，并且在所述第2芯片区域中，形成构成第3图案的所述再配线，所述第3图案与所述第1图案电性分离。
CN200810186572.8A 2008-02-14 2008-12-25 半导体装置及半导体装置的制造方法 Active CN101510536B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-033012 2008-02-14
JP2008033012A JP5007250B2 (ja) 2008-02-14 2008-02-14 半導体装置の製造方法
JP2008033012 2008-02-14

Publications (2)

Publication Number Publication Date
CN101510536A true CN101510536A (zh) 2009-08-19
CN101510536B CN101510536B (zh) 2012-07-18

Family

ID=40954354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810186572.8A Active CN101510536B (zh) 2008-02-14 2008-12-25 半导体装置及半导体装置的制造方法

Country Status (4)

Country Link
US (3) US7812456B2 (zh)
JP (1) JP5007250B2 (zh)
CN (1) CN101510536B (zh)
TW (1) TWI456714B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593094A (zh) * 2011-01-17 2012-07-18 精材科技股份有限公司 晶片封装体及其形成方法
CN105575935A (zh) * 2016-02-25 2016-05-11 中国电子科技集团公司第十三研究所 Cmos驱动器晶圆级封装及其制作方法
CN108987357A (zh) * 2017-06-05 2018-12-11 瑞萨电子株式会社 半导体装置及其制造方法
CN110660817A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 抗裂缝的深沟槽隔离结构、图像传感器结构及其形成方法
CN113793858A (zh) * 2013-12-19 2021-12-14 索尼公司 半导体器件

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342312B2 (en) 2004-09-29 2008-03-11 Rohm Co., Ltd. Semiconductor device
US7812994B2 (en) 2005-06-10 2010-10-12 Marvell International Technology Ltd. Handheld printer
JP5007250B2 (ja) * 2008-02-14 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5538682B2 (ja) * 2008-03-06 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP5415710B2 (ja) * 2008-04-10 2014-02-12 ルネサスエレクトロニクス株式会社 半導体装置
US8610283B2 (en) 2009-10-05 2013-12-17 International Business Machines Corporation Semiconductor device having a copper plug
US8759209B2 (en) * 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections
JP5587702B2 (ja) * 2010-08-26 2014-09-10 株式会社テラプローブ 半導体装置及び半導体装置の製造方法
US8581389B2 (en) * 2011-05-27 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Uniformity control for IC passivation structure
CN103890931B (zh) * 2012-03-22 2016-08-31 株式会社村田制作所 半导体装置及半导体模块
JP5826716B2 (ja) 2012-06-19 2015-12-02 株式会社東芝 半導体装置及びその製造方法
US9136221B2 (en) * 2012-09-28 2015-09-15 Intel Corporation Methods of providing dielectric to conductor adhesion in package structures
JP6435860B2 (ja) 2012-11-05 2018-12-19 大日本印刷株式会社 配線構造体
JP5986499B2 (ja) * 2012-12-21 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2014147677A1 (ja) * 2013-03-22 2014-09-25 パナソニック株式会社 半導体装置
JP2015018958A (ja) 2013-07-11 2015-01-29 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 実装構造体および実装構造体製造方法
JP6658782B2 (ja) * 2013-12-19 2020-03-04 ソニー株式会社 半導体装置の製造方法
CN105793964A (zh) * 2014-11-13 2016-07-20 瑞萨电子株式会社 半导体器件及其制造方法
JP2017045865A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9922920B1 (en) 2016-09-19 2018-03-20 Nanya Technology Corporation Semiconductor package and method for fabricating the same
JP6872991B2 (ja) * 2017-06-29 2021-05-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019114750A (ja) 2017-12-26 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102432627B1 (ko) 2018-01-11 2022-08-17 삼성전자주식회사 반도체 패키지
JP7063027B2 (ja) * 2018-03-19 2022-05-09 Tdk株式会社 薄膜コンデンサおよび薄膜コンデンサの製造方法
US20200058646A1 (en) * 2018-08-14 2020-02-20 Intel Corporation Structures and methods for large integrated circuit dies
JP2020077743A (ja) * 2018-11-07 2020-05-21 日立化成株式会社 積層体及び半導体パッケージ
KR102565831B1 (ko) 2019-01-28 2023-08-09 양쯔 메모리 테크놀로지스 씨오., 엘티디. 더미 패턴을 설계하는 시스템 및 방법
KR102494920B1 (ko) 2019-05-21 2023-02-02 삼성전자주식회사 반도체 패키지
US10971447B2 (en) * 2019-06-24 2021-04-06 International Business Machines Corporation BEOL electrical fuse
TWI754997B (zh) 2019-07-31 2022-02-11 日商村田製作所股份有限公司 半導體裝置及高頻模組
JP2021197474A (ja) 2020-06-16 2021-12-27 株式会社村田製作所 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306914A (ja) * 1996-05-16 1997-11-28 Oki Electric Ind Co Ltd 半導体素子の配線形成方法
JP2000349196A (ja) * 1999-06-08 2000-12-15 Sumitomo Metal Electronics Devices Inc 電子部品の電解めっき方法および電子部品の製造方法
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
JP2001351984A (ja) * 2000-06-08 2001-12-21 Mitsubishi Electric Corp ダミーパターンのレイアウト決定方法、それを用いた半導体装置およびその製造方法
JP2002217377A (ja) 2001-01-18 2002-08-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003017530A (ja) * 2001-06-28 2003-01-17 Hitachi Ltd 半導体装置およびその実装方法
JP2003017494A (ja) 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007220870A (ja) * 2006-02-16 2007-08-30 Casio Comput Co Ltd 半導体基板および半導体素子の製造方法
TW200532837A (en) 2004-03-26 2005-10-01 Renesas Tech Corp Method for manufacturing semiconductor integrated circuit device
US7425767B2 (en) * 2004-07-14 2008-09-16 Megica Corporation Chip structure with redistribution traces
JP2007073681A (ja) * 2005-09-06 2007-03-22 Renesas Technology Corp 半導体装置およびその製造方法
JP2007173749A (ja) 2005-12-26 2007-07-05 Sony Corp 半導体装置及びその製造方法
JP5007250B2 (ja) * 2008-02-14 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593094A (zh) * 2011-01-17 2012-07-18 精材科技股份有限公司 晶片封装体及其形成方法
US8742564B2 (en) 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
TWI581390B (zh) * 2011-01-17 2017-05-01 精材科技股份有限公司 晶片封裝體及其形成方法
CN113793858A (zh) * 2013-12-19 2021-12-14 索尼公司 半导体器件
CN105575935A (zh) * 2016-02-25 2016-05-11 中国电子科技集团公司第十三研究所 Cmos驱动器晶圆级封装及其制作方法
CN108987357A (zh) * 2017-06-05 2018-12-11 瑞萨电子株式会社 半导体装置及其制造方法
CN108987357B (zh) * 2017-06-05 2023-10-31 瑞萨电子株式会社 半导体装置及其制造方法
CN110660817A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 抗裂缝的深沟槽隔离结构、图像传感器结构及其形成方法
CN110660817B (zh) * 2018-06-29 2022-03-04 台湾积体电路制造股份有限公司 抗裂缝的深沟槽隔离结构、图像传感器结构及其形成方法
US11302734B2 (en) 2018-06-29 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolation structures resistant to cracking

Also Published As

Publication number Publication date
JP5007250B2 (ja) 2012-08-22
US8558391B2 (en) 2013-10-15
US20110001236A1 (en) 2011-01-06
TWI456714B (zh) 2014-10-11
US20130001772A1 (en) 2013-01-03
CN101510536B (zh) 2012-07-18
JP2009194144A (ja) 2009-08-27
TW200941664A (en) 2009-10-01
US7812456B2 (en) 2010-10-12
US20090206490A1 (en) 2009-08-20
US8274157B2 (en) 2012-09-25

Similar Documents

Publication Publication Date Title
CN101510536B (zh) 半导体装置及半导体装置的制造方法
US10199273B2 (en) Method for forming semiconductor device with through silicon via
US9870980B2 (en) Semiconductor package with through silicon via interconnect
US9543204B2 (en) Method for manufacturing semiconductor device
TWI397972B (zh) Semiconductor device manufacturing method
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
KR20130053338A (ko) Ｔｓｖ 구조를 구비한 집적회로 소자
JP2012507163A (ja) 金属ピラーのための低減された応力構造を含む半導体デバイス
TW202310365A (zh) 三維元件結構及其形成方法
CN115528008A (zh) 三维装置结构
US20080142964A1 (en) Tubular-shaped bumps for integrated circuit devices and methods of fabrication
KR100826989B1 (ko) 반도체 패키지 및 그의 제조방법
US11908790B2 (en) Chip structure with conductive via structure and method for forming the same
US6803304B2 (en) Methods for producing electrode and semiconductor device
US20230253356A1 (en) Chip structure with conductive pillar and method for forming the same
JP5412552B2 (ja) 半導体装置
US20220254739A1 (en) Specificatdevices with through silicon vias, guard rings and methods of making the same
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same
US11728284B2 (en) Chip package structure and method for forming the same
TWI546866B (zh) 半導體元件與製作方法
US20220352083A1 (en) Chip package structure and method for forming the same
JP2008010449A (ja) 半導体装置の製造方法
CN117727721A (zh) 基于晶片的模制倒装芯片式可路由ic封装件
CN112201616A (zh) 改善铜互连工艺中铜丘的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS CORPORATION

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100816

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100816

Address after: Kanagawa

Applicant after: NEC electronics KK

Address before: Tokyo, Japan

Applicant before: Renesas Technology Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder