JP5412552B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5412552B2 JP5412552B2 JP2012120358A JP2012120358A JP5412552B2 JP 5412552 B2 JP5412552 B2 JP 5412552B2 JP 2012120358 A JP2012120358 A JP 2012120358A JP 2012120358 A JP2012120358 A JP 2012120358A JP 5412552 B2 JP5412552 B2 JP 5412552B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- rewiring
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本実施の形態における半導体装置は、CSP(Chip Size Package)構造の半導体装置であり、その製造のためにWPP技術を用いたものである。CSPは、半導体チップのサイズと同等またはわずかに大きいパッケージの総称であり、小型化・軽量化を実現できる上、内部の配線長を短くすることができるので、信号遅延や雑音等を低減できる。まず、本実施の形態における半導体装置の特徴的な構造について、図1〜図3を参照して説明する。
前記実施の形態1では、ショット領域の複数のチップ領域の全てに、内部回路の引き回し配線となる本体パターンおよびフローティングされているダミーパターンから構成される再配線が形成される場合について説明した。本実施の形態では、ショット領域の複数のチップ領域の一部に、本体パターンおよびダミーパターンから構成される再配線が形成される場合について説明する。なお、前記実施の形態と重複する説明は省略する。
1S 半導体基板
1W 半導体ウエハ
2 本体パターン(第1パターン)
2a ランド電極
2g 粒
2p 本体処理パターン(第1処理パターン)
3 ダミーパターン(第2パターン)
3a ダミーランド電極
3p ダミー処理パターン(第2処理パターン)
4 ダミーパターン(第3パターン)
4a ダミーランド電極
21 素子分離領域
22 p型ウェル
23 n型ウェル
24 ゲート絶縁膜
25a ゲート電極
25b ゲート電極
26 サイドウォール
27a 低濃度n型不純物拡散領域
27b 低濃度p型不純物拡散領域
28a 高濃度n型不純物拡散領域
28b 高濃度p型不純物拡散領域
29 酸化シリコン膜
30 プラグ
31 酸化シリコン膜
32 第1層配線
33 酸化シリコン膜
34 プラグ
35 酸化シリコン膜
36 第2層配線
37a 窒化シリコン膜
37b 酸化シリコン膜
38a 窒化シリコン膜
38b 酸化シリコン膜
39 第3層配線
40 第4層配線
41 キャップ絶縁膜
42 酸化シリコン膜
43 プラグ
44 第5層配線
45 酸化シリコン膜
46 窒化シリコン膜(無機系絶縁膜、第1絶縁膜)
47 フォトレジスト膜
48 開口部
49 ポリイミド樹脂膜(第1有機系絶縁膜、第2絶縁膜)
50 開口部(第1開口部)
51 バリア層
52 シード層
53 フォトレジスト膜
54、54a、54b 開口部
55 銅膜
56 ニッケル膜
57 再配線
58 ポリイミド樹脂膜(第2有機系絶縁膜、第3絶縁膜)
59 開口部(第2開口部)
60 バンプ電極
80 中心領域(第1領域)
90 周辺領域(第2領域)
Q1 nチャネル型MISFET
Q2 pチャネル型MISFET
ST ショット領域
Claims (8)
- 半導体基板上に形成された多層配線層と、
前記多層配線層のうち最上層に設けられた第1配線と、
前記第1配線上に形成された第1絶縁膜と、
前記第1絶縁膜上に設けられた第2絶縁膜と、
前記第2絶縁膜上に設けられた複数の再配線と、
前記複数の再配線を覆うように前記第2絶縁膜上に設けられた第3絶縁膜と、
前記第3絶縁膜上に形成されたバンプ電極と、
を含み、
前記複数の再配線は、互いに電気的に分離された第1パターンおよび第2パターンを有しており、
前記第1絶縁膜および前記第2絶縁膜には、前記第1配線の一部に達する第1開口部が設けられており、
前記第3絶縁膜には、前記第1パターンに達する第2開口部が設けられており、
前記第1パターンは、前記第1開口部にて前記第1配線と電気的に接続し、且つ、前記第2開口部にて前記バンプ電極と電気的に接続しており、
前記第2パターンは、前記多層配線層及び前記バンプ電極とは電気的に分離され、
前記第1パターン及び前記第2パターンは、それぞれ複数設けられており、
前記複数の第2パターンのうち少なくとも一部は、前記複数の第1パターン間に形成され、
前記複数の第1パターンは前記半導体基板の中心よりも前記半導体基板の端部に近い周辺領域に設けられており、
前記周辺領域よりも前記半導体基板の中心に近い中心領域に設けられている前記第2パターンの数は、前記複数の第1パターン間に形成されている前記第2パターンの数よりも多い半導体装置。 - 請求項1に記載の半導体装置において、
前記第2開口部内の前記第1パターンの平面形状の大きさは、前記第2パターンの平面形状の大きさよりも大きい半導体装置。 - 請求項1または2記載の半導体装置において、
前記第2パターンの平面形状は、円形状または全ての角が鈍角の多角形状である半導体装置。 - 請求項1〜3の何れか1項記載の半導体装置において、
前記複数の再配線は、前記半導体基板の平面内における占有率が、35%以上、且つ、60%以下である半導体装置。 - 請求項1〜4の何れか1項記載の半導体装置において、
前記第1絶縁膜は、酸化シリコン膜と窒化シリコン膜の積層膜からなる半導体装置。 - 請求項1〜5の何れか1項記載の半導体装置において、
前記第2絶縁膜は、ポリミイド樹脂膜からなる半導体装置。 - 請求項1〜6の何れか1項記載の半導体装置において、
前記複数の再配線は、銅膜を含む半導体装置。 - 請求項1〜7の何れか1項記載の半導体装置において、
前記複数の再配線は、メッキ法によって形成された膜である半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012120358A JP5412552B2 (ja) | 2012-05-28 | 2012-05-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012120358A JP5412552B2 (ja) | 2012-05-28 | 2012-05-28 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008033012A Division JP5007250B2 (ja) | 2008-02-14 | 2008-02-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012160763A JP2012160763A (ja) | 2012-08-23 |
JP5412552B2 true JP5412552B2 (ja) | 2014-02-12 |
Family
ID=46840982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012120358A Active JP5412552B2 (ja) | 2012-05-28 | 2012-05-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5412552B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9679858B2 (en) | 2015-08-26 | 2017-06-13 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing same |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2646464C2 (ru) | 2012-07-19 | 2018-03-05 | Торэй Индастриз, Инк. | Метод детекции рака |
JP6163714B2 (ja) * | 2012-08-27 | 2017-07-19 | 富士通株式会社 | 半導体装置の製造方法および半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217377A (ja) * | 2001-01-18 | 2002-08-02 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2003017494A (ja) * | 2001-07-04 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
TW200532837A (en) * | 2004-03-26 | 2005-10-01 | Renesas Tech Corp | Method for manufacturing semiconductor integrated circuit device |
JP2007173749A (ja) * | 2005-12-26 | 2007-07-05 | Sony Corp | 半導体装置及びその製造方法 |
-
2012
- 2012-05-28 JP JP2012120358A patent/JP5412552B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9679858B2 (en) | 2015-08-26 | 2017-06-13 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP2012160763A (ja) | 2012-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5007250B2 (ja) | 半導体装置の製造方法 | |
US9741659B2 (en) | Electrical connections for chip scale packaging | |
US8101496B2 (en) | Method of manufacturing ball grid array type semiconductor device | |
US8384185B2 (en) | Semiconductor device and a method of manufacturing the same | |
US8450206B2 (en) | Method of forming a semiconductor device including a stress buffer material formed above a low-k metallization system | |
TWI532136B (zh) | 半導體元件及其製造方法 | |
JP2007073681A (ja) | 半導体装置およびその製造方法 | |
US20080122039A1 (en) | Intergrated circuit device, chip, and method of fabricating the same | |
EP1482553A2 (en) | Semiconductor device and manufacturing method thereof | |
JP2008016514A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5412552B2 (ja) | 半導体装置 | |
US20180247893A1 (en) | Semiconductor device | |
US20230068503A1 (en) | Chip structure and method for forming the same | |
JP2009124060A (ja) | 半導体装置の製造方法 | |
US9786630B2 (en) | Semiconductor device manufacturing method and semiconductor wafer | |
CN111564423A (zh) | 半导体装置及其制造方法 | |
JP2008010449A (ja) | 半導体装置の製造方法 | |
US20230011353A1 (en) | Chip package structure and method for forming the same | |
US11482509B2 (en) | Semiconductor package | |
US20230069511A1 (en) | Semiconductor package | |
JP2008160142A (ja) | 半導体装置及びその製造方法 | |
JP2005011833A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5412552 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |