JP6163714B2 - 半導体装置の製造方法および半導体装置 - Google Patents

Description

本発明は、半導体装置の製造方法および半導体装置に関する。

集積回路の端子間隔が、パッケージ基板や中継基板（インターポーザ）の端子間隔より狭い場合がある。このような場合、集積回路上に配線（所謂、再配線）を再形成して、間隔の広い端子群を集積回路上に配置する。

特開２０１２−６９７１８号公報

再配線は、シード層を陰極とする電解メッキにより形成される。シード層のうちメッキ層で覆われていない部分はメッキ後、ウェットエッチングにより除去される。この時メッキ層も浸食され、エッチング痕が生じる。

その結果、再配線を有する集積回路を繰り返し動作させるとエッチング痕が徐々に拡大し、やがて再配線は断線する。

上記の問題を解決するために、本製造方法の一観点によれば、集積回路が形成された半導体基板の一面に前記集積回路の再配線に対応し導電性の第１の結晶粒を複数含む導電層を形成する第１の工程と、前記導電層の表面側に配置された前記第１の結晶粒を互いに結合させて前記第１の結晶粒より大きい第２の結晶粒を形成する第２の工程とを有する半導体装置の製造方法が提供される。

開示の方法によれば、半導体装置の再配線が断線し難くなる。

図１は、実施の形態１の半導体装置の平面図である 図２は、図１のII-II線に沿った部分断面図である。 図３は、図２の部分拡大図である。 図４は、半導体装置の製造方法を説明する工程断面図である。 図５は、半導体装置の製造方法を説明する工程断面図である。 図６は、半導体装置の製造方法を説明する工程断面図である。 図７は、半導体装置の製造方法を説明する工程断面図である。 図８は、メッキ層の経時変化を説明する図である。 図９は、メッキ層のFIB/SIM断面像の一例である。 図１０は、切削後のメッキ層の断面図である。 図１１は、切削後のメッキ層のFIB/SIM断面像の一例である。 図１２は、比較試料と同じ方法で形成した電極パッドの顕微鏡写真である。 図１３は、シード層エッチング後の比較試料の断面図である。 実施の形態１の切削工程に代わるレーザビーム工程を説明する図である。

以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。

（実施の形態１）
（１）構造
図１は、実施の形態１の半導体装置２の平面図である。図２は、図１のII-II線に沿った部分断面図である。

半導体装置２は図２に示すように、半導体チップ６と、半導体チップ６の一面に配置された再配線８と、半導体チップ６と再配線８の間に配置されたメッキシード層１０とを有する。

半導体チップ６は、半導体基板１２（例えば、Ｓｉ基板）と集積回路４とを有する。集積回路４は例えば、半導体基板１２に形成されたトランジスタなどの半導体デバイス１４と、半導体デバイス１４の上に配置された多層配線層１６と、多層配線層１６の表面を覆うパッシベーション膜１８（例えば、ＳｉＮ膜）とを有する。

多層配線層１６は、層間絶縁膜(図示せず)と、層間絶縁膜に形成された配線（ビアを含む）と、パッシベーション膜１８の開口部に設けられた電極パッド２０とを有する。電極パッド２０は、層間絶縁膜に形成された配線を介して半導体デバイス１４に接続される。電極パッド２０は、集積回路４の端子である。

再配線８は図１に示すように、一端にコンタクト部２２を有し、他端に端子部２４を有する。コンタクト部２２は図２に示すように、電極パッド２０上に配置される。

端子部２４は、半導体装置２の端子である。端子部２４の間隔は図1に示すように、電極パッド２０の間隔より広い。

図３は、図２の部分拡大図である。図３では、半導体デバイス１４は省略されている（図８、１０、１３においても同様）。

再配線８は図３に示すように、半導体チップ側２６に配置された導電性を有する複数の第１の結晶粒２８と、表面側３０に配置され複数の第１の結晶粒２８それぞれより大きい導電性の第２の結晶粒３２とを有する。

換言すると、第２の結晶粒３２の体積は、第１の結晶粒２８それぞれの体積より大きい。第１の結晶粒２８は、例えばＣｕ（銅）の結晶である。第２の結晶粒３２も、例えばＣｕの結晶である。第１の結晶粒２８および第２の結晶粒３２は、図３に示すように、亜粒界３６を含んでもよい。

ここで結晶粒は、粒界３８により囲われた粒子である。粒界３８は隣り合う結晶の方位差が一定値（例えば、１８°）以上の境界であり、多数の空孔が入り乱れるように存在する領域である。亜粒界３６は隣接する結晶の方位差が一定値（例えば、１８°）より小さい境界であり、刃状転移等が集まった境界である。

（２）製造方法
図４〜７は、半導体装置２の製造方法を説明する工程断面図である。

―半導体基板の用意（図４（ａ））―
まず集積回路４が形成された半導体基板１２ａ（例えば、Ｓｉウエハ）を用意する。

―メッキ工程（図４（ｂ）〜図５（ｂ））
次に図４（ｂ）に示すように、半導体基板１２ａの一面にメッキシード層１０を、例えば直流スパッタにより堆積する。メッキシード層１０は、例えば厚さ１００ｎｍのＴｉ膜とこのＴｉ膜の上に堆積された厚さ２５０ｎｍのＣｕ膜とを有する二層膜である。

図５（ａ）に示すように、このメッキシード層１０の上に開口部４４を有するメッキマスク４２を形成する。メッキマスク４２は例えばフォトレジスト膜であり、開口部４４は再配線８に対応する。

その後図５（ｂ）に示すように、メッキシード層１０を一方の電極（具体的には例えば、陰極）とする電解メッキ法によりメッキマスク４２の開口部内に、再配線８に対応するメッキ層（導電層）４６を形成する。メッキ層４６は、例えば厚さ１５μｍの銅メッキ層である。メッキ層４６は、例えば光沢を有する光沢メッキ層である。メッキ層４６の幅は、例えば５μｍである。メッキ層４６の間隔は、例えば１０μｍである。

メッキ液は、例えば電解銅メッキ液（ダウケミカル ローム＆ハース材料事業部製 Ｃｕ８５４０）である。電流密度は、８Ａ／ｄｍ^２である。メッキ温度は３０℃である。

図８は、メッキ層４６の経時変化を説明する図である。メッキ層４６は、メッキ直後は導電性の微細な結晶粒（例えば、粒径１μｍ以下のＣｕ結晶粒）を多数含んでいる。この結晶粒は時間とともに除々結合して、後述する切削工程までの待ち時間の間に大きく成長する。

その結果、メッキ層４６内の結晶粒（第１の結晶粒２８）は図８に示すように、亜粒界３６を含む大きな結晶粒２８（例えば、粒径が１μｍより大きいＣｕ結晶粒）に成長する。切削工程までの待ち時間は製造工程の進捗状況などにより変化し、例えば数時間〜数十時間である。

図９は、メッキ層４６のFIB/SIM(Focused Ion Beam/Scanning Ion Microscope) 断面像の一例である。メッキ後の経過時間は、１０〜２０時間である。断面像中の直線状の境界（左上から右下に向かう境界と略水平な境界）は亜粒界３６であり、不規則に湾曲する境界は粒界３８である。メッキ層の形成後一定時間が経過するとメッキ層４６には、粒界３８に囲まれた大きな結晶粒２８が成長する。

以上のようにメッキ工程では、時間と共に成長する導電性の第１の結晶粒２８を複数含むメッキ層４６（導電層）が形成される。

―切削工程（図６）―
図６に示すように、例えばＢＮ（窒化ホウ素）製の刃先５０を有する切削装置（例えば、ディスコ社DFS8920）により、メッキ層４６の表面を切削する。切削する厚さは、例えば約５μｍである。図１０は、切削後のメッキ層４６の断面図である。図１０には、半導体基板１２ａ等も示されている。

図１０に示すように切削時の摩擦熱により、メッキ層４６の表面側３０に配置された複数の第１の結晶粒２８（図８参照）は互いに結合して、第１の結晶粒２８より大きい第２の結晶粒３２になる。この時第２の結晶粒３２は、半導体基板１２ａに沿って伸びる。第２の結晶粒３２が伸びる方向は、切削方向である。第２の結晶粒３２には、図１０に示すようにしばしば亜粒界３６が含まれる。

図１１は、切削後のメッキ層４６のFIB/SIM断面像の一例である。図１１では、第２の結晶粒３２（図１０）のコントラストは大きくない。しかし詳しく観察すると、メッキ層４６の表面側３０には半導体基板１２ａに沿って伸びる大きな結晶粒が複数観測される。一方メッキ層４６の半導体基板側１２ａには、亜粒界を含む小さな結晶粒が多数観察される。

切削装置の刃先５０としては、摩擦係数の大きなものが好ましい。切削装置の刃先５０としてはＢＮ製の刃先以外にも、窒化アルミニウム、窒化ケイ素、炭化ケイ素などのセラミック製の刃先を用いることができる。或いは、切削装置の刃先５０としては、タングステン、モリブデン、タングステンカーバイトなどの超硬金属（または、超硬合金）を用いることができる。

―メッキマスク除去工程（図７（ａ））―
次に図７（ａ）に示すように、メッキマスク４２を除去する。メッキマスク４２の除去は、切削工程の前に行ってもよい。

―シード層エッチング工程（図７（ｂ））―
その後図７（ｂ）に示すように、メッキシード層１０のうちメッキ層４６で覆われていない部分をウエットエッチングにより除去する。

例えばメッキシード層１０がＴｉ膜とＣｕ膜の二層膜の場合、まずＣｕ膜を酢酸と過酸化水素水と水の混合液により除去する。その後Ｔｉ膜を、フッ酸と水の混合液により除去する。以上により、再配線８が形成される。

―後処理工程―
次に、再配線８の端部２４（図１及び７参照）にはんだボールを接合する。最後に半導体基板１２ａを、複数の半導体装置２に分割する。

（３）信頼性
半導体装置２の信頼性は、温度サイクル試験により評価される。

評価用の半導体装置２は４００本の再配線８を有し、各辺が８.５ｍｍの半導体装置である。このような半導体装置２の各端子部２４（図１参照）に、直径２００μｍのSn-Ag-Cuはんだボールを接合する。その後、半導体装置２をパッケージ基板にフリップチップ実装し、半導体装置２とパッケージ基板の間にアンダーフィルを充填し硬化させる。その後、温度サイクル試験を行う。

温度サイクル試験の低温側の保持温度は、−５５℃である。高温側の保持温度は、１２５℃である。保持時間は、高温側および低温側とも１５分である。サンプル数は、３０個である。

半導体装置２にこの温度サイクル試験を１０００サイクル行っても、半導体装置２は一つも断線不良を起こさない。

一方、切削工程を省略して製造される半導体装置（以下、比較試料と呼ぶ）では３００〜３５０サイクルの温度サイクル試験で断線不良を起こす比較試料が出始め、５００サイクルの温度サイクル試験で全サンプル３０個のうち約１２〜１４個の比較試料が断線不良を起こす。

図１２は、比較試料と同じ手順で形成した電極パッドの顕微鏡写真である。電極パッドの一辺は３０μｍである。シード層エッチングは、メッキ後１７時間経過した時点で行われた。シード層エッチングによりパッド表面に腐食痕が多数形成され、光沢を放っていたパッド表面が、図１２に示すように無光沢になる。

図１３は、シード層エッチング後の比較試料２ａの断面図である。

比較試料２ａは、切削工程を有さないこと以外は半導体装置２の製造方法と同じ手順により製造される。このためシード層エッチングの時点でも、メッキ層４６の表面側３０には、図８に示すように粒界３８に囲まれた第１の結晶粒２８が多数存在する。

このためメッキ層４６の表面５６には、粒界３８が多数交わっている。シード層エッチングにより表面５６に交わる粒界３８が浸食されて、図１３に示すように腐食痕５２が多数形成される。亜粒界３６も粒界３８と同様腐食されるが、その程度は粒界３８より格段に小さい。

比較試料は、温度サイクルに曝されると反りと戻りを繰り返す。この繰り返しにより腐食痕５２が除々に拡大し、やがて、再配線８ａは断線する。

実施の形態１の半導体装置２では図３に示すように、第１の結晶粒２８より大きい第２の結晶粒３２が再配線８の表面側３０に形成される。このため、再配線８の表面に交わる粒界３８は僅かである。したがってシード層エッチングにより発生する腐食痕５２も僅かであり、再配線８は断線し難くい。

さらに半導体装置２では、第２の結晶粒３２が半導体基板１２に沿って伸びている。このため、再配線８の表面５６に交わる粒界３８はさらに少なくなる。その結果、再配線８はさらに断線し難くなる。

半導体基板１２が薄いほど、温度サイクルによる半導体基板１２の反りと戻りは大きくなる。したがって、半導体基板１２が薄いほど再配線８は断線し易くなる。

故に半導体基板１２が薄くなるほど、半導体装置２は比較試料に比べ断線不良を起こし難くなる。半導体基板１２の厚さとしては、１５０μｍ以下２５μｍ以上が好ましく、さらに好ましくは１００μｍ以下５０μｍ以上である。

メッキ工程からシード層エッチングまでの待ち時間が短い場合（例えば、４時間以下の場合）、第１の結晶粒２８の成長は大きくない。したがって待ち時間が短ければ切削工程を省略しても、再配線が断線する頻度は高くはない。

しかしシード層エッチングまでの待ち時間は製造工程の進捗状況により変化するので、シード層エッチングまでの待ち時間を常に短くすることは容易ではない。しかし実施の形態１によれば、シード層エッチングまでの待ち時間の長短によらず、断線不良を起こり難くすることができる。

実施の形態１では、再配線８の表面は切削工程により平坦化される。このため再配線８を伝搬する高周波信号の経路が短くなり、半導体装置２の応答速度が速くなる。

メッキ層４６の材料として、Ｃｕが例示されている。しかし、メッキ層４６の材料としては他の金属（例えば、Ｎｉ，Ａｕ，Ｗ，Ａｌ）を用いてもよい。またメッキシード層１０の材料としては、例えばＮｉを用いてもよい。

（実施の形態２）
（１）構造
実施の形態２の半導体装置の構造は、図１及び２を参照して説明した実施の形態１の半導体装置２の構造と略同じである。したがって実施の形態２の半導体装置の構造に関する説明は、省略する。

（２）製造法
実施の形態２の製造方法では、メッキ層４６を切削する代わりにメッキ層（導電層）４６の表面にレーザビームを照射する。この事以外は、実施の形態２の製造方法は、実施の形態１の製造法と略同じである。

図１４は、実施の形態１の切削工程に代わるレーザビーム照射工程を説明する図である。レーザビーム照射工程以外の説明は、省略または簡単にする。

図１４に示すようにレーザビーム５４が照射されると、メッキ層４６の表面側の結晶粒は加熱され互いに結合する。その結果、表面側３０の結晶粒のサイズ（体積）は、半導体基板側２６ａの結晶粒のサイズ（体積）より大きくなる。

メッキ層４６に照射するレーザは、例えばYAGレーザ(Nd:YAGレーザ)である。照射するレーザの波長は例えば532nmである。レーザ光強度は、例えば0.8W/cm²である。ビーム径は、50〜200μｍである。これらの条件により、メッキ層４６の一部が除去（レーザアブレーション）されるとともに、表面側３０の結晶粒が半導体基板側２６ａの結晶粒より大きくなる。レーザ光強度を弱くしてメッキ層４６の一部を除去することなく、メッキ層の表面側３０の結晶粒を大きくしてもよい。

実施の形態２の半導体装置に温度サイクル試験を１０００サイクル行っても、実施の形態１の半導体装置２と同様、断線不良は起こらない。温度サイクル試験の条件は、実施の形態１と同じである。

このように実施の形態２によっても、半導体装置の再配線は断線し難くなる。

以上の例ではメッキ層４６は、光沢メッキ層である。しかしメッキ層４６は、無光沢メッキ層であってもよい。

また以上の例では、メッキ層から再配線が形成される。しかし再配線を形成する導電層は、例えば粒径がサブミクロン以下の金属粒子（ナノ粒子）と有機溶媒を混合した導電性インキを加熱したものであってもよい。或いは再配線を形成する導電層は、粒径がサブミクロン以下の金属粒子と樹脂を混合した導電性ペーストを加熱したものであってもよい。

これら導電性インキや導電性ペーストを加熱しても、焼成不足のためバルクと同程度の特性（導電率など）を得ることはできない。しかし実施の形態１及び２によれば、例えば１μｍを超える大きな結晶粒が形成されるので、金属バルクと同程度の特性が得られる。

また以上の例では再配線は、半導体チップの集積回路側に形成される。しかし再配線は、集積回路から見て半導体チップの反対側に形成されてもよい。

また以上の例では実施の形態１及び２の半導体装置は、パッケージ基板に搭載される。しかし実施の形態１及び２半導体装置は、他の基板（例えば、Ｓｉインターポーザ）に搭載されてもよい。

以上の実施の形態１及び２に関し、更に以下の付記を開示する。

（付記１）
集積回路が形成された半導体基板の一面に、前記集積回路の再配線に対応し導電性の第１の結晶粒を複数含む導電層を形成する第１の工程と、
前記導電層の表面側に配置された前記第１の結晶粒を互いに結合させて、前記第１の結晶粒より大きい第２の結晶粒を形成する第２の工程とを
有する半導体装置の製造方法。

（付記２）
付記１に記載の半導体装置の製造方法において、
前記第１の工程では、メッキシード層と前記メッキシード層を覆うメッキマスクとを前記一面に形成した後、前記メッキシード層を一方の電極とする電解メッキ法により前記メッキマスクの開口部内に前記導電層を形成し、さらに、
前記導電層の形成後に、前記メッキマスクを除去する第３の工程と、
前記第２の工程および前記第３の工程の後に、前記メッキシード層のうち前記導電層で覆われていない部分をウエットエッチングにより除去する第４の工程とを有することを
特徴とする半導体装置の製造方法。

（付記３）
付記１又は２に記載の半導体装置の製造方法において、
前記第２の工程は、前記導電層の表面を切削する工程であることを
特徴とする半導体装置の製造方法。

（付記４）
付記１又は２に記載の半導体装置の製造方法において、
前記第２の工程は、前記導電層の表面にレーザビームを照射する工程であることを
特徴とする半導体装置の製造方法。

（付記５）
集積回路が形成された半導体チップと、
前記半導体チップの一面に配置された再配線とを有し、
前記再配線は、前記半導体チップ側に配置された導電性を有する複数の第１の結晶粒と、表面側に配置され前記複数の第１の結晶粒それぞれより大きい導電性の第２の結晶粒とを有する
半導体装置。

（付記６）
付記５に記載の半導体装置において、さらに
前記半導体チップと前記再配線の間に、メッキシード層を有することを
特徴とする半導体装置。

（付記７）
付記５又は６に記載の半導体装置において、
前記第２の結晶粒は、前記半導体基板に沿って伸びていることを
特徴とする半導体装置。

２・・・半導体装置
４・・・集積回路
６・・・半導体チップ
８・・・再配線
１０・・・メッキシード層
１２・・・半導体基板
２８・・・第１の結晶粒
３２・・・第２の結晶粒
４２・・・メッキマスク
４４・・・開口部
４６・・・メッキ層
５４・・・レーザビーム

Claims (3)

1. 集積回路が形成された半導体基板の一面に、前記集積回路の再配線に対応し銅の第１の結晶粒を複数含む導電層を形成する第１の工程と、
   前記導電層の表面を切削することにより、表面側に配置された前記第１の結晶粒を互いに結合させて、前記第１の結晶粒より大きい銅の第２の結晶粒を形成する第２の工程とを
   有する半導体装置の製造方法。
2. 集積回路が形成された半導体基板の一面に、前記集積回路の再配線に対応し銅の第１の結晶粒を複数含む導電層を形成する第１の工程と、
   前記導電層の表面にレーザビームを照射し表面を除去しながら、表面側に露出した前記第１の結晶粒を互いに結合させて、前記第１の結晶粒より大きい銅の第２の結晶粒を形成する第２の工程とを
   有する半導体装置の製造方法。
3. 請求項１又は２に記載の半導体装置の製造方法において、
   前記第１の工程では、メッキシード層と前記メッキシード層を覆うメッキマスクとを前記一面に形成した後、前記メッキシード層を一方の電極とする電解メッキ法により前記メッキマスクの開口部内に前記導電層を形成し、さらに、
   前記導電層の形成後に、前記メッキマスクを除去する第３の工程と、
   前記第２の工程および前記第３の工程の後に、前記メッキシード層のうち前記導電層で覆われていない部分をウエットエッチングにより除去する第４の工程とを有することを
   特徴とする半導体装置の製造方法。