JP2012507163A - 金属ピラーのための低減された応力構造を含む半導体デバイス - Google Patents

金属ピラーのための低減された応力構造を含む半導体デバイス Download PDF

Info

Publication number
JP2012507163A
JP2012507163A JP2011533584A JP2011533584A JP2012507163A JP 2012507163 A JP2012507163 A JP 2012507163A JP 2011533584 A JP2011533584 A JP 2011533584A JP 2011533584 A JP2011533584 A JP 2011533584A JP 2012507163 A JP2012507163 A JP 2012507163A
Authority
JP
Japan
Prior art keywords
passivation layer
final passivation
stress distribution
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011533584A
Other languages
English (en)
Inventor
プラッツ アレキサンダー
クーヘンマイスター フランク
リール マティアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority claimed from PCT/EP2009/007549 external-priority patent/WO2010049087A2/en
Publication of JP2012507163A publication Critical patent/JP2012507163A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【解決手段】
洗練された半導体デバイスのメタライゼーションシステムにおいて、そこに与えられる任意の機械的な応力を分配する場合の効率の増大を提示するように、金属ピラー２７１が設けられてよい。このことは、例えばピラー２７１及び最終不動態化層２６０に接触する追加的な応力分配要素２７２を設けることによって、金属ピラーとの強固な機械的接触状態にある最終不動態化層２６０の表面積を顕著に増大させることにより達成され得る。
【選択図】図２ｄ

Description

概して本開示は集積回路に関し、更に特定的にはチップとパッケージの間での熱的不整合に起因するチップ・パッケージ相互作用を低減するための技術に関する。
半導体デバイスは典型的には、任意の適切な材質からなる実質的にディスク形状の基板上に形成される。高度に複雑な電子回路を含む半導体デバイスの大半は、現在のところシリコンに基いて製造されており、また当面の間シリコンに基いて製造されることが予測され、シリコン基板及び、ＳＯＩ（シリコン・オン・インシュレータ）基板のようなシリコン含有基板は、マイクロプロセッサ、ＳＲＡＭ、ＡＳＩＣ（特定用途向けＩＣ）、システム・オン・チップ（ＳｏＣ）等の半導体デバイスを形成するための成長可能な基本的材質として提供されるであろう。個々の集積回路はウエハ上にアレイ状に配列されており、高度な集積回路における数百以上の個別プロセスステップを伴うであろう製造ステップの多くは、フォトリソグラフィプロセス、計測プロセス、及び基板をダイシングした後の個々のデバイスのパッケージングを除いて、基板上の全てのチップ区域に対して同時に実行される。従って、経済的な制約により、半導体製造業者は着実に基板寸法を大きくして、それにより実際の半導体デバイスの製造に利用可能な面積を増大するとともに製造歩留まりを高めることとなる。
基板面積を増大することに加えて、半導体デバイス及び／又はプロセス制御に用いられ得る試験構造に対して可能な基板面積を実際上できるだけ多く用いるように、所与の基板サイズに対する基板面積の利用を最適化することも重要である。所与の基板サイズに対して有用な基板面積を最大化しようとする試みにおいて、回路要素の形状サイズが着実に縮小化されている。高度に洗練された半導体デバイスの形状サイズを縮小化するこの継続的な要望により、金属線層と、層内接続(intra-layer connection)としての金属線及び層間接続(inter-layer connection)としてのビア(vias)を含む中間ビア層とを備えた所謂内部接続構造(interconnect structure)の形成において、低ｋ誘電体材質と組み合わされた銅が代替的にしばしば用いられるようになってきている。典型的には、考慮されている回路設計の全ての内部回路要素、並びにＩ／Ｏ（入力／出力）、電力及び接地のパッドの間での接続を実現するために、交互に積み重ねられた複数の金属線層及び複数のビア層が必要である。
極めて縮小化された集積回路に対して、信号伝搬遅延はもはや電界効果トランジスタ等の回路要素によっては制限されないが、断面の減少に起因する線の伝導性の減少と相俟って線対線容量が増大するので、回路要素の密度の増大に伴い電気的接続の数が増大することにより、信号伝搬遅延は金属線の近接近によって制限される。この理由により、二酸化シリコン（４＜ｋ）及び窒化シリコン（７＜ｋ）のような従来の誘電体は、より低い誘電率を有する誘電体材質によって置換され、従ってこれらは３以下の比誘電率を有する低ｋ誘電体とも称される。しかし、低ｋ材質の密度及び機械的な安定性又は強さは、十分に容認されている二酸化シリコン及び窒化シリコンと比較して有意に小さくあるいは低い。その結果、メタライゼーションシステム(metallization system)の形成及びそれに続く集積回路製造の任意の製造工程の間、歩留まりは、低ｋ材質のような敏感な誘電体材質の機械的特性及び他の材質に対するそれらの密着性に依存する。
誘電定数が３．０、そしてそれよりずっと小さい進歩した誘電体材質の機械的安定性の低下の問題に加えて、異なる材質の対応する熱膨張の熱的不整合によるチップとパッケージの間での相互作用に起因して、デバイスの信頼性は、洗練された半導体デバイスの動作の間、これらの材質によって影響を受けることがある。例えば複雑な集積回路の製造においては、パッケージキャリアをチップに接続するために、フリップチップパッケージング技術として知られる接続技術が次第に用いられているようである。ビアによりパッケージの対応する端子に接続され得るチップの最外金属層の周囲に適切なコンタクトパッドが配置されるであろう十分に確立されたワイヤボンディング技術とは対照的に、フリップチップ技術においては、それぞれのバンプ構造は最後のメタライゼーション層上に形成することができ、例えば半田材質からなるそのメタライゼーション層はパッケージのそれぞれのコンタクトパッドに接触させられることになろう。従ってバンプ材質をリフローした後に、最後のメタライゼーション層とパッケージキャリアのコンタクトパッドの間で、信頼性のある電気的及び機械的な接続が確立され得る。このようにして、最後のメタライゼーション層の全体的なチップ区域にわたる極めて多数の電気的な接続を、低減された抵抗及び容量で提供することができ、それにより、ＣＰＵ、記憶メモリ等の複雑な集積回路に要求されるであろうＩＯ（入力／出力）能力が提供される。バンプ構造をパッケージキャリアに接続するための対応するプロセスシーケンスの間、チップ上に形成されるバンプの各々とパッケージ基板上に設けられているであろうバンプ又はパッドの各々との間での信頼性のある接続を確立するように、所定の程度の圧力及び／又は熱が複合デバイスに印加されるであろう。しかし、熱的に又は機械的に誘起される応力は、典型的には低ｋ誘電体又は更には超低ｋ（ＵＬＫ）誘電体材質を含むであろう低い位置にあるメタライゼーション層にも影響することがあり、それにより、機械的安定性及び他材質への密着性の低下に起因してこれらの敏感な材質の層間剥離による欠陥が生成される蓋然性が高くなる。
また、洗練された集積回路の大量生産においては、経済的な制約から、シリコンチップとの対比において異なる熱伝導性及び熱膨張係数を典型的には呈するであろう有機材質のようなパッケージ用の特定の基板材質の使用が通常は必要であるから、完成して対応するパッケージ基板に取り付けられた半導体デバイスの動作の間にもまた、シリコンベース半導体チップとパッケージ基板の熱膨張挙動における顕著な不整合に起因して、著しい機械的応力が生じ得る。
最近の動向では、半田バンプ又は半田ボールの代わりに銅ピラー(pillars)を設けることによって、「バンプ構造」の熱的及び電気的な性能が高められており、それにより、個々のコンタクト要素のために必要な設置面積が減少するだけでなく、典型的に用いられる半田材質と比較して優れた銅の特性により熱的及び電気的な伝導性が高まる。しかし、銅ピラーは典型的にはバンプ構造と比較して極めて変形しにくいので、これらの銅ピラーはチップのパッケージとメタライゼーションシステムの間での更に厳しい相互作用の一因となり、電気的及び熱的な挙動を考慮すれば有利ではあるものの、局部的に極めて制限された様態における機械的な応力成分の増大がもたらされる可能性があり、これを更に詳細に図１を参照して以下に説明する。
図１は集積回路１５０の断面図を模式的に示しており、集積回路１５０は、適切なポリマー材質等の有機材質から実質的に構成されるパッケージ基板１７０に接続される半導体ダイ又はチップ１００を備えており、ここではチップ１００とパッケージ基板１７０の間の接続は、ピラー構造１６０によって達成され得る。半導体チップ１００は、回路レイアウトの全体的な構造及び集積回路１５０の性能に応じて、基板１０１、例えばシリコン基板又はＳＯＩ基板を典型的には備えているであろう。また、シリコンベースの半導体層１０２が典型的には基板１０１の「上方」に設けられていてよく、この場合、半導体層１０２は、集積回路１５０の所望の機能的性質に対して必要とされるトランジスタ、キャパシタ、抵抗等の極めて多数の回路要素を備えているであろう。既に論じられたように、回路要素の臨界的寸法の継続的な縮小化は、大量生産技術により製造される現在利用可能な高度な半導体デバイスにおいては、５０ｎｍのオーダの、そしてそれより著しく小さなトランジスタの臨界的寸法をもたらし得る。半導体チップ１００はメタライゼーションシステム１１０を備えており、進歩的なデバイスにおけるメタライゼーションシステム１１０は、複数のメタライゼーション層、即ち金属線及びビアが適切な誘電体材質内に組み込まれるデバイスレベルの複数のメタライゼーション層を備えている。上で論じられるように、種々のメタライゼーション層内で用いられる対応する誘電体材質の少なくとも一部分は、隣接する金属線の寄生容量を生じさせるために、機械的安定性の低い材質から通常は構成される。前述したように、ピラー構造１６０はメタライゼーションシステム１１０の一部として提供することができ、この場合、対応する銅ピラーは、システム１１０の最外メタライゼーション層内に設けられる。一方、パッケージ基板１７０は適切に位置決めされ且つ寸法付けられたコンタクトパッド（図示せず）を備えており、熱及び／又は機械的圧力の印加によってそれぞれの機械的及び電気的な接続を確立するために、これらのコンタクトパッドは対応するピラー又はその上に形成された任意の半田材質に接触させられ得る。また、パッケージ基板はピラー構造１６０の上部ピラーを対応する端子に接続するために適切な伝導線を通常は備えており、これによりプリント配線板等の他の周辺コンポーネントとの電気的なインタフェースが確立される。便宜上、そのような任意の伝導線は図示されていない。
集積回路１５０の動作の間、例えば半導体層１０２内及びその上方に形成された回路要素によって半導体チップ１００内に熱が生じる。この廃熱は、基板１０１の全体的な熱伝導性に応じて、例えばメタライゼーションシステム１１０及びピラー構造１６０によって高度に効率的な様態で且つ／又は基板１０１を介して消散される。例えば、ＳＯＩ基板の放熱能力は、半導体層１０２を残りの基板材質から隔てている埋め込み絶縁酸化層の熱伝導性が低いことに起因して、純粋なシリコン基板と比較して著しく低い。従って、主たる放熱経路は、ピラー構造１６０及びパッケージ基板１７０によってもたらされる。その結果、適度に高い平均温度が半導体チップ１００内で、またパッケージ基板１７０内でも生じ、この場合、前述したように、これら２つの部品の間での熱膨張係数の不整合が顕著な機械的応力を生じさせ得る。例として矢印１０３及び１７３で示されるように、パッケージ基板１７０は半導体チップ１００と比較して大きな熱膨張を有するであろうし、従って対応する不整合が、特に半導体チップ１００とパッケージ基板１７０の間の「界面(interface)」で著しい程度の熱応力をもたらし、即ち、特にピラー構造１６０及びメタライゼーションシステム１１０は、集積回路１５０の動作の間、熱不整合による顕著なせん断力にさらされることになろう。洗練された誘電体材質の機械的安定性の低下及び密着性の低下に起因して、集積回路１５０の全体的な信頼性に影響する対応する欠陥が生じ得る。特にピラー構造１６０の個々のピラーの剛性が局部的に高い剪断力をもたらすことがあり、それがメタライゼーションシステム全体に転移して剥離欠陥等が生じ得る。従って、銅ピラーに基くチップとパッケージ基板の間の進化したコンタクト体制が、必要な設置面積の減少に対して放熱能力及び電気的伝導性に関する顕著な進展をもたらし、それによりコンタクト要素及び／又は放熱のためのダミー要素の密度を高めることを可能にするものの、メタライゼーションシステム内に誘起される機械的応力の増大は、半導体デバイスの信頼性の要求とは両立し得ないかもしれない。この理由により、銅ピラーの高さはしばしば減少させられるが、このことはパッケージ基板とチップの間隔の減少を伴うので、任意のアンダーフィル(underfill)材質の信頼性のない充填の原因となることがある。このように、アンダーフィル材質内の対応するボイド(voids)は、例えば熱伝導性等における不均一性に起因する極めて低い信頼性の一因ともなり得る。そこで、幾つかの従来の試みにおいては、無鉛半田キャップを付加し、それによりパッケージ基板とチップの間の望ましい距離を維持することによって、ピラー高さの減少が補償される。しかし、銅ピラーの上端上に半田材質を設けることにおける製造上の複雑性の顕著な増大に起因して、対応する製造戦略は多大なるコストを伴う。更なる従来の試みにおいては、メタライゼーションシステムの機械的な安定性を高めるために、より敏感でない低ｋ材質又は超低ｋ材質に基いてメタライゼーションシステムが形成されるかもしれないが、この場合、信号伝搬遅延の増大をもたらす寄生容量の増大に起因して、電気的な性能の著しい低下が伴う。
上述した事情に鑑み、本開示は、ピラー構造を設けることができる一方で、上述した問題の１つ以上を回避し又は少なくとも低減することができる方法及び半導体デバイスに関連している。
概して本開示は、パッケージ基板から複雑な集積回路のメタライゼーションシステム内へピラー(pillar)構造を介して移転される機械的な応力が、増大された表面積にわたって「分配され(distributed)」て、それにより従来の戦略と比較して局部的応力負荷を低減することができる半導体デバイス及び製造技術に関連している。機械的応力分配は、ピラーに機械的に堅固に接触するメタライゼーションシステムの最終不動態化層が応力緩衝層として作用することができ又は機械的な応力をより効果的に分配することができるように、最終不動態化層の表面部分を増大させることによって達成することができ、それにより、洗練された誘電体材質が用いられている場合であっても、全体的なメタライゼーションシステムにわたって応力関連の欠陥が生成する蓋然性を低くすることができる。ここに開示される幾つかの側面においては、応力分配は応力分配要素又はコンポーネントによって達成することができ、応力分配要素又はコンポーネントは、ピラーと及び最終不動態化層の誘電体材質と直接機械的に接触し、それによりピラーから最終不動態化層の誘電体材質内への応力転移のために利用可能な増大された表面積をもたらすことができる要素として理解することができる。幾つかの例示的な実施形態では、応力分配要素は、誘電体材質との大きな面積の接触が達成され得るように最終不動態化層内に位置させられてよいので、ピラーの「アンカー(anchor)」として作用することができる。他の場合には、応力分配層が最終不動態化層上に形成されてよく、それによりピラーを周囲から取り囲むことができる。ここに開示される他の例示的な側面においては、ピラー構造を形成するためのシーケンスの間、最終不動態化層の厚み、コンタクトパッドと接続する対応する開口の直径、及びピラーの直径のような適切なパラメータが、ピラーの機械的応力が受け入れられ、そして最終的には最終不動態化層内へ転移し得る増大された表面積をもたらすように適切に選択されてよい。その結果、局部的な応力負荷を許容可能なレベルに維持することができる一方で、プロセスの過剰な複雑さを付加することなしに、望ましい間隔及び高さを維持する可能性をもたらすこともできる。
ここに開示される１つの例示的な半導体デバイスは、基板の上方に形成されるメタライゼーションシステムを備えており、ここでは、メタライゼーションシステムは、複数のメタライゼーション層とコンタクトパッドを含む最終コンタクト層とを備えている。また、最終不動態化層が最終コンタクト層の上方に形成され、最終不動態化層はコンタクトパッドに対して位置合わせされる開口を備えている。また、金属ピラーが最終不動態化層から延びてコンタクトパッドと接触している。更に、半導体デバイスは、最終不動態化層と接触して形成される応力分配要素を備えており、ここでは、応力分配要素は、金属ピラーから最終不動態化層への応力転移のための実効面積を増加させるように金属ピラーの一部分と接触している。
ここに開示される１つの例示的な方法は、半導体デバイスのメタライゼーションシステムの上方に最終不動態化層を形成することを備えており、ここでは、メタライゼーションシステムはコンタクトパッドを備えている。また、コンタクトパッドに対して位置合わせされる開口が形成される。追加的に、応力分配領域の横方向のサイズを規定するマスクに基き応力分配領域が形成され、ここでは、応力分配領域は最終不動態化層と接触する。更に、堆積マスクが最終不動態化層の上方に形成され、そして堆積マスクを用いて金属ピラーが形成され、ここでは、金属ピラーは応力分配領域から延びている。
ここに開示される更なる例示的な方法は、半導体デバイスの形成に関連している。方法は、複数のメタライゼーション層の上方に最終不動態化層を形成することと、コンタクトパッドの一部分を露出させるように最終不動態化層内に開口を形成することとを備えている。方法は更に、最終不動態化層から延び且つコンタクトパッドに接続する金属ピラーを形成することを備えている。方法は追加的に、概ね０．５以上であるべき最終不動態化層の厚みと金属ピラーの直径の比、及び概ね１．５以上であるべき金属ピラーの直径と開口の直径の比の少なくとも一方を制御することを備えている。
本開示の更なる実施形態は、添付の特許請求の範囲において画定されており、また添付の図面を参照したときに以下の詳細な説明と共に更に明らかになろう。
図１は従来の設計に従ってピラー構造によって接続される半導体チップ及びパッケージ基板を含む集積回路の模式的な断面図である。 図２ａは例示的な実施形態に従い局部的な応力負荷を低減するための応力分配コンポーネントに基いてメタライゼーションシステム内にピラーを形成する場合における種々の製造段階の間における半導体デバイスを模式的に示す断面図（その１）である。 図２ｂは例示的な実施形態に従い局部的な応力負荷を低減するための応力分配コンポーネントに基いてメタライゼーションシステム内にピラーを形成する場合における種々の製造段階の間における半導体デバイスを模式的に示す断面図（その２）である。 図２ｃは例示的な実施形態に従い局部的な応力負荷を低減するための応力分配コンポーネントに基いてメタライゼーションシステム内にピラーを形成する場合における種々の製造段階の間における半導体デバイスを模式的に示す断面図（その３）である。 図２ｄは例示的な実施形態に従い局部的な応力負荷を低減するための応力分配コンポーネントに基いてメタライゼーションシステム内にピラーを形成する場合における種々の製造段階の間における半導体デバイスを模式的に示す断面図（その４）である。 図２ｅは更に他の例示的な実施形態に従い対応する応力分配要素又はピラーの横方向の拡張が最終不動態化層のサブ層内に埋め込まれ得る半導体デバイスの模式的な断面図である。 図２ｆは例示的な実施形態に従い対応する応力分配コンポーネント又はピラーの横方向の拡張が最終不動態化層の第１のサブ層上に形成され得る場合における異なる製造段階の間の半導体デバイスを模式的に示す断面図（その１）である。 図２ｇは例示的な実施形態に従い対応する応力分配コンポーネント又はピラーの横方向の拡張が最終不動態化層の第１のサブ層上に形成され得る場合における異なる製造段階の間の半導体デバイスを模式的に示す断面図（その２）である。 図２ｈは更なる例示的な実施形態に従い応力分配を強化するようにピラーの直径に対する最終不動態化層の開口の直径の比が適切に調節される更に進んだ製造段階におけるメタライゼーションシステムを模式的に示す断面図である。 図２ｉは更に他の実施形態に従い最終不動態化層の応力緩衝効果を高めるために最終不動態化層の厚みとピラーの直径の適切に選択された比に基いて形成され得るピラーを含むメタライゼーションシステムを模式的に示す図である。
以下の詳細な説明と共に図面に示される実施形態を参照して本開示が説明されるが、以下の詳細な説明及び図面は本開示を特定の例示的に開示されている実施形態に限定することを意図するものではなく、むしろ説明されている例示的な実施形態は単に本開示の種々の側面を例証しているにすぎず、本開示の範囲は添付の特許請求の範囲によって画定されていることが理解されるべきである。
概して本開示は、メタライゼーションシステムに対する局部的な応力負荷を過度に増大することなしに、金属ピラーを含む洗練されたメタライゼーションシステムを効果的に用いることができる半導体デバイス及び技術を提供し、それにより、前述したように従来の誘電体と比較して低い機械的な安定性を有しているであろう高度に洗練された誘電体材質を用いる可能性がもたらされる。局部的な応力負荷は、機械的な応力の分配又は緩衝によって、ピラーの所与の構造に対して効果的に低減することができ、このことは、ピラーに強固に機械的に接続される最終不動態化層の表面積を顕著に増大させることによって達成され得る。この目的のために、幾つかの例示的な実施形態では、応力分配コンポーネントが最終不動態化層の増大された表面区域に密着し得るように、応力分配コンポーネント又は要素がピラーの「アンカー」として作用するように設けられてよく、最終不動態化層の増大された表面区域は従って、メタライゼーションシステムの下層領域に対して明白な応力レベルをそれほど及ぼさない。例えば、応力分配コンポーネントは、最終不動態化層内に埋め込まれてよく、あるいはその一部分が最終不動態化層の表面上に設けられるように形成されてよい。金属ピラーのための対応する応力分配要素又はアンカーを設けることに加えて又は代えて、金属ピラーと最終不動態化層の間の増大された接触面積をもたらすように、最終不動態化層の寸法及び／又はその内部に形成される対応する開口の寸法が、金属ピラーの望ましい直径に対して適切に選択されてよい。即ち、最終不動態化層の厚みを増大する場合、不動態化層を通ってコンタクトパッドまで延びている金属ピラーの一部分と接触する最終不動態化層の表面層は、顕著な量の機械的応力が不動態化層内へ転移し得るように適切に増大され得るので、機械的応力成分の望ましい程度の分配をもたらすことができる。この手段に加えて又は代えて、最終不動態化層上に位置する金属ピラーの表面積が顕著に増大するように、不動態化層内の対応する開口の幅又は直径が、金属ピラーの直径と比較して、即ち最終不動態化層から延びているコンポーネントに対して減少させられてよく、これもまた応力分布効率の強化に貢献し得る。その結果、金属ピラーのそれぞれの幾何学的構造が十分に確立されたプロセス戦略に従って選択されてよく、即ち半導体チップと対応するパッケージ基板との間の適切な間隔を確実にするように金属ピラーの適切な高さが用いられてよい一方で、対応する金属ピラーの近傍で生じる局部応力負荷が低減され得るので、洗練されたメタライゼーションレジームの使用が可能になる。
以下、図２ａ〜２ｈを参照して更に例示的な実施形態をより詳細に説明し、適切であれば図１も参照する。
図２ａは進んだ製造段階における半導体デバイス２００の断面図を模式的に示している。図示されるように、半導体デバイス２００は、デバイス２００の全体的な構成に対する要求に応じて、シリコン基板、ＳＯＩ基板等のような基板２０１を備えていてよい。また、デバイスレベル又は半導体層２０２が基板２０１の上方に形成されていてよく、デバイスレベル又は半導体層２０２は、トランジスタ、キャパシタ、抵抗等の多数の回路要素を備えていてよく、これらはデバイス２００に対応する適切な設計規則に基いて形成され得る。例えば、デバイスレベル２００内の回路要素の臨界的寸法は、全体的なデバイス要求に応じて概ね５０ｎｍ以下である。ここに開示される技術は複雑な半導体デバイスに関連して極めて有利であるが、ピラー構造を形成するための対応するレジームは、回路要素が５０ｎｍ以下の臨界的寸法を有することのあるそれほど臨界的でない半導体デバイスにも有利に適用され得ることが理解されるべきである。また、半導体デバイス２００は、典型的には複数のメタライゼーション層２２０，…，２４０を含むメタライゼーションシステム２１０を備えていてよく、メタライゼーション層２２０，…，２４０の少なくとも幾つかは、幾つかの例示的な実施形態では、前述したような敏感な誘電体材質を含むことがある。更に、最終コンタクト層とも称されることのある最後のメタライゼーション層２４０は、コンタクトパッド２４１の形態にある金属領域がその内部に形成されたものであってよく、コンタクトパッド２４１は、銅、アルミニウム、銅／アルミニウム、等のような任意の適切な材質から構成されていてよい。洗練されたメタライゼーションシステムにおいては、金属線及びビアは、前述したように熱的及び電気的な伝導性を考慮する場合における優れた特性により、銅材質に基いて設けられていてよいことが理解されるべきである。しかし、場合によっては他の金属と組み合わされるアルミニウム、銀、等のような他の材質を含むメタライゼーションシステムがここで検討されてもよいことが理解されるべきである。また、周囲の材質２４２との金属の接触が不適切であろうと考えられる場合には、銅のような対応する金属を確実に閉じ込めるために、コンタクトパッド２４１は必要に応じて任意の適切なバリア材質を備えていてよい。更に、最終不動態化層２６０が最後のメタライゼーション層２４０の上方に形成されていてよく、そして最終不動態化層２６０は、不動態化、機械的な完全性、等に関する全体的な特性を考慮した必要性に応じて２つ以上のサブ層２６１，２６２を備えていてよい。例えば、第１のサブ層２６１は二酸化シリコン、シリコン窒化物、等から構成されてよい一方、第２のサブ層２６２はポリアミド等のような不動態化材質を代表してよい。図示される製造段階においては、開口２６３がコンタクトパッド２４１まで延びるように最終不動態化層２６０内に形成されていてよく、ここでは、開口２６３の対応する横方向寸法及び最終不動態化層２６０の厚みは、図２ｈ及び図２ｉを参照して更に詳細に後で説明されるように、層２６０の応力分配効果を高めるために適切に規定される条件に基いて選択されてよい。他の例示的な実施形態においては、開口２６３の幅又は直径は、最終不動態化層２６０の及び開口２６３の対応する特性が、最終不動態化層２６０の上方にピラーを形成するための標準的な戦略に適合し得るように、十分に確立されたプロセス戦略に従って形成されてよい。また、最終不動態化層２６０の上方に更に形成されることになる金属ピラーと接続する応力分配コンポーネント又は要素の位置及び横方向サイズを規定するように、マスク２６４が設けられてよい。マスク２６４によって規定される横方向のサイズは、更に形成されるべき対応する金属ピラーの対応する横方向サイズ又は直径よりも著しく大きくてよいことが理解されるべきである。即ち、概ね３０〜１００μｍの対応する金属ピラーの望ましい直径に対して、マスク２６４によって露出させられる横方向サイズは概ね５０〜２００μｍの範囲内にあろうから、金属ピラーから最終不動態化層２６０内へ応力を転移させ且つそれにより応力を分配するために利用可能であり得る顕著に大きな表面積を提供することができる。
図２ａに示される半導体デバイス２００は以下のプロセス戦略に基いて形成することができる。デバイスレベル２０２内の回路要素、及びメタライゼーション層２２０，２３０及び２４０を含むメタライゼーションシステム２１０は、望ましい技術標準及びプロセスフローとの高度な互換性が維持され得るように、十分に確立されたプロセス戦略に基いて形成することができる。その後、例えばサブ層２６１及び２６２のような対応する誘電体材質を堆積させると共に次いでこれらを十分に確立されたリソグラフィ技術によりパターニングすることによって、最終不動態化層２６０を形成することができる。例えば、ポリアミド材質２６２は、感光性材質の形態で設けられてよく、そして対応する現像プロセスによってパターニングされてよく、それに続いて層２６１がエッチングされてよい。他の場合には、対応するレジストマスクが、コンタクトパッド２４１の部分を露出させるために最終不動態化層２６０を通ってエッチングするように設けられてよい。最終不動態化層２６０の材質との直接の接触が不適切であろうと考えられる場合には、銅のような対応する反応性金属を閉じ込めるために、必要に応じて任意の適切なバリア材質２６５が堆積させられてよい。また、開口２６３内及び最終不動態化層２６０の露出させられた部分上に形成されるべき金属の密着性の向上を考慮すると、層２６５は有利であろう。この目的のために、クロム、銅、タンタル、タンタル窒化物、等あるいは種々の材質の組み合わせのような任意の適切な材質を用いることができる。その後、マスク２６４が例えばレジスト材質等の形態で設けられてよい。幾つかの例示的な実施形態では、マスク２６４の開口内へ充填される材質が、更に形成されるべき金属ピラーにコンタクトパッド２４１が接続するのに必要な熱的及び電気的な特性に適合し得ない場合には、マスク２６４は、マスク部分２６４Ａによって示されるように、開口２６３を覆っていてもよい。例えば、マスク２６４を形成した後、例えば電気化学的析出技術によって金属材質が堆積させられてよく、この場合、層２６５が設けられている場合には、層２６５が電流分配層として作用することができ、電気メッキプロセスが可能になる。他の場合において、特に層２６５が設けられておらず、対応する金属基がコンタクトパッド２４１との接触で反応開始させられ得るときには、無電解メッキプロセスが実行されてよい。他の場合において、マスク部分２６４Ａが開口２６３を覆っているであろうときには、無電解析出プロセスの間に層２６５に基いて適切な下端から上端への充填挙動を得ることができる。任意の適切な金属、例えば銅、アルミニウム、タングステン等が充填され得ることが理解されるべきである。例えば、最終不動態化層２６０又は材質２６５との高度な密着性を本質的に提供する材質であって、金属ピラーのために用いられることになる金属とも強固に密着し得る材質が望ましい場合には、この材質のアンカー又はリングがマスク部分２６４Ａに基いて形成されてよい。他の例示的な実施形態においては、対応する充填プロセスに際して開口２６３もまた十分に確立された堆積技術に基いて充填され得るように、マスク２６４の開口は、金属ピラーを提供するためにも用いられるであろう同じ金属で充填されてよい。例えば、銅がマスク２６４の開口内へ充填されてよい。その後、場合によっては部分２６４Ａと組み合わせられるマスク２６４が除去されてよく、必要であれば、対応する洗浄プロセスが例えばウエット化学的エッチングレシピに基いて実行されてよい。
図２ｂは上述したシーケンスの後の半導体デバイス２００を模式的に示している。図示されるように、応力分配コンポーネント又は要素２７２が最終不動態化層２６０の上方に形成されてよく、そして図示される実施形態においては、応力分配コンポーネント又は要素２７２は、層２６５が設けられている場合には層２６５を介してコンタクトパッド２４１と電気的に接続するように、開口２６３内へ延びていてよい。他の例示的な実施形態においては、対応する材質の堆積に際してマスク部分２６４Ａ（図２ａ参照）が用いられた場合には、応力分配要素２７２は、破線で示されるような内部部分２７２Ａを備えていなくてよい。図示される実施形態においては、要素２７２は銅等のような高伝導性金属から構成され得る。
図２ｃは更に進んだ製造段階における半導体デバイス２００を模式的に示しており、その製造段階においては、レジストマスクのような堆積マスク２０４がメタライゼーションシステム２１０の上方に形成され、堆積マスク２０４は開口２０４Ａを備えており、堆積マスク２０４の横方向寸法２０４Ｗは、開口２０４Ａ内に形成されることになる金属ピラーの直径又は横方向サイズに対応していてよい。開口２０３Ａ内へ適切な金属を充填するために用いられる堆積技術に応じて、バリア層２６５（図２ａ参照）は最終不動態化層２６０の露出させられた部分から除去されていてよい一方で、他の場合には、層２６５は電気メッキプロセスのための電流分配層として作用するように未だ存在していてよいことが理解されるべきである。他の場合には、無電解析出レシピが用いられてよく、この場合、応力分配要素２７２は触媒材質として作用し得る。
図２ｄは更に進んだ製造段階における半導体デバイス２００を模式的に示しており、その製造段階においては、金属ピラー２７１が最終不動態化層２６０の上方にそこから延びるように形成され、図示される実施形態においては、金属ピラー２７１は応力分配要素２７２上に形成されてよい。従って、図示されるように、２７２Ｗで示される応力分配要素２７２の横方向の幅は金属ピラー２７１の直径又は幅２７１Ｗよりもかなり大きく、要素２７２を介してピラー２７１を最終不動態化層２６０へ取り付けることができ、それにより、図１及び集積回路１５０を参照して前述したような、ピラー２７１をパッケージ基板へ取り付けることに起因し得る機械的応力２０３の効果的な分配を可能にしている。その結果、大きな応力成分２０３は要素２７２を介して分配され得るので、メタライゼーションシステム２１０の大きな横方向区域にわたって分配され得る小さな局部的応力成分２０３Ａをもたらすことができる。
図２ｅは他の例示的な実施形態に従う半導体デバイス２００を模式的に示しており、その実施形態においては、応力分配要素２７２は最終不動態化層２６０内に埋め込まれてよい。図示される実施形態においては、要素２７２は第２のサブ層２６２内に形成されてよく、第２のサブ層２６２は、層２６２の第１の部分２６２Ａを堆積させることと、その上にマスク２６４（図２ａ参照）のような対応するマスクに基づいて金属のような適切な材質を堆積させて要素２７２を形成することとによって完成することができる。その後、更なる部分２６２Ｂが堆積させられてよく、そして金属ピラー２７１を形成するために必要な横方向寸法に基いて要素２７２の一部分を露出させるように、更なる部分２６２Ｂがパターニングされてよい。このように、部分２６２Ｂを開口させた後、前述したように所望の金属が堆積させられてよい。要素２７２を形成した後、確実な閉じ込めが適切であると考えられる場合には、要素２７２の露出させられた表面区域上に任意の適切なキャップ材質又はバリア材質が形成されてよいことが理解されるべきである。例えば、多くの十分に確立された金属合金の選択的な堆積は、無電解析出技術に基いて達成され得る。その後、前述したような任意のリソグラフィ技術に従って部分２６２Ｂが堆積させられてよく、そしてパターニングされてよい。その後、適切なマスクが設けられてよく、そしてピラー２７１が前述したように堆積させられてよい。その結果、最終不動態化層２６０内に要素２７２を埋め込むことによって、最終不動態化層２６０の更に増大された表面区域が要素２７２に接触することができ、要素２７２は次いでピラー２７１に機械的にしっかりと結合される。このように、要素２７２はピラー２７１のためのアンカーを代表することができ、この場合、増大された表面区域はまた、ピラー２７１に作用する任意の機械的な応力成分の効果的な分配をもたらすことができる。
図２ｆは更なる例示的な実施形態に従う半導体デバイス２００を模式的に示しており、その実施形態においては、応力分配要素２７２はサブ層２６１上に形成されてよく、ここでは、対応するバリア材質２６５が設けられている場合には、そのバリア材質２６５は要素２７２の一部とみなされてよいことが理解されるべきである。また、前述したように、全体的なプロセス戦略に応じて、要素２７２は中央部分２７２Ａを伴わずに設けられてよいことに言及しておく。図２ｆに示される要素２７２は、上で論じられたのと同様のプロセス技術に基いて形成することができる。即ち、サブ層２６１を堆積させると共にこれをコンタクトパッド２４１に接続するためにパターニングした後、必要であればバリア材質２６５が堆積させられてよく、そして上述したように要素２７２を設けるために、金属のような適切な材質の堆積を可能にするように、対応するマスクが形成されてよい。要素２７２が中央部分２７２Ａを伴わない環状コンポーネントとして設けられる場合には、コンタクトパッド２４１に接続する対応する開口が形成されてもよいことが理解されるべきである。
図２ｇは更に進んだ製造段階における半導体デバイス２００を模式的に示しており、その段階においては、第２のサブ層２６２が設けられ、そして開口２６２Ａを有するようにパターニングされる。その後、対応する堆積マスクを設けると共に開口２６２Ａ及び堆積マスクの対応する開口を銅のような適切な金属で充填することによって更なる処理が継続させられてよく、それにより、上で論じられもしたように、対応する金属ピラーを形成することができる。適切であると考えられる場合には、要素２７２はサブ層２６２の堆積に先立ち適切なバリア材質を受け入れてよいことが理解されるべきである。この目的のために、前に論じられたのと同様なプロセス技術が用いられてよい。
その結果、この場合にもまた、最終不動態化層２６２内に応力分配要素２７２を効果的に埋め込むことができ、高い機械的な安定性及び高度に効果的な応力分配効果をもたらすことができる。
図２ｈは更なる例示的な実施形態に従う半導体デバイス２００を模式的に示しており、その実施形態においては、従来の戦略と比較して最終不動態化層２６０の増大された表面区域がピラー２７１に接触し得るように、金属ピラー２７１は最終不動態化層２６０上に形成されてよく、このことは、最終不動態化層２６０内に前もって形成され、そして例えば金属ピラー２７１を形成する際に金属で充填された開口２６３の横方向の幅２６３Ｗを適切に減少させることによって達成することができる。幾つかの例示的な実施形態では、幅２７１Ｗと幅２６３Ｗの比は概ね１．５以上に選択されてよい。金属ピラー２７１によって占められる表面積は幅２６３Ｗの減少に対して二次的に増大するので、上で特定した寸法に基いて対応する比を選択することによって、応力分配効果の顕著な増大を得ることができる。更なる例示的な実施形態においては、直径２７１Ｗと開口の直径２６３Ｗの比は概ね２．０以上に選択されてよい。
幾つかの例示的な実施形態では、層２６２上のピラー２７１によって占められる表面積の増大に加えて、図２ｅ及び２ｆに示される埋め込まれた要素２７２が応力分配効果の更なる効率をもたらすことができるように、幅２７１Ｗと幅２６３Ｗの比を適切に選択する考え方は、要素２７２のような応力分配要素を設けることと有利に組み合わせられ得る。
図２ｉは更なる例示的な実施形態に従う半導体デバイス２００を模式的に示しており、その実施形態においては、最終不動態化層２６０の厚み２６０Ｔとピラー２７１の直径２７１Ｗの比が概ね０．５以上になるようにこの比を適切に選択することによって、応力転移効率の増加が達成され得る。即ち、厚み２６０Ｔの増大をもたらすことによって、ピラー２７１と接続する材質、つまり最終不動態化層２６０からコンタクトパッド２４１まで延びている部分は、最終不動態化層２６０の著しく増大した表面区域に取り付けられ得る。その結果、ピラー２７１上に作用する機械的な力がより効果的に最終不動態化層２６０内へ転移され、それにより望ましい応力分配効果もまた得られる。例えば、１つの例示的な実施形態においては、直径２７１Ｗに対する厚み２０６Ｔの比は１．０以上になるように選択されてよい。上で特定した比に従って厚み２６０Ｔを増大させることに加えて、図２ｈを参照して説明したように、ピラー２７１によって占められるであろう表面部分の強化をもたらすために、幅２６３Ｗもまた減少させられてよいことが理解されるべきである。更に、図２ｉを参照して説明されている実施形態もまた、図２ｄ，２ｆ及び２ｇに示される応力分配要素２７２を参照する任意の実施形態と組み合わされてよい。例えば、要素２７２は既に論じられたように最終不動態化層２６０内に組み込まれてよく、且つ／又は要素２７２は場合によっては最終不動態化層２６０内に設けられる追加的な要素と組み合わせられて最終不動態化層２６０上に形成されてよい。
結果として、本開示は、応力成分を不動態化層内に効果的に分配することによって金属ピラー近傍における局部的応力レベルを低減することができる半導体デバイス及び製造技術を提供する。従って、例えば望ましい高さ及び横方向の幅を考慮して金属ピラーの適切な寸法が用いられてよい一方で、敏感な誘電体材質もまた、過度に応力関連の影響の一因になることなしにメタライゼーションシステム内で用いられ得る。
本開示の更なる修正及び変更は、この明細書を考慮することによって当業者には明白になろう。従って、明細書は、例示的なものとしてのみ解釈されるべきであり、またここに開示される原理を実施する一般的な手法を当業者に教示することを目的としている。ここに示されまた説明される形態は目下のところ望ましい実施形態として解釈されるべきことが理解されるべきである。

Claims (20)

  1. 基板の上方に形成され、複数のメタライゼーション層とコンタクトパッドを含む最終コンタクト層とを備えているメタライゼーションシステムと、
    前記最終コンタクト層の上方に形成され、前記コンタクトパッドに対して位置合わせされる開口を備えている最終不動態化層と、
    前記最終不動態化層から延びて前記コンタクトパッドと接触する金属ピラーと、
    前記最終不動態化層と接触して形成され、前記金属ピラーから前記最終不動態化層への応力転移のための実効面積を増加させるように前記金属ピラーの一部分と接触する応力分配要素とを備えた半導体デバイス。
  2. 前記応力分配要素は前記金属ピラーの前記一部分の周囲を取り囲むように前記最終不動態化層上に形成されている請求項１の半導体デバイス。
  3. 前記応力分配要素は金属からなる請求項１の半導体デバイス。
  4. 前記応力分配要素は前記最終不動態化層内に形成されている請求項１の半導体デバイス。
  5. 前記応力分配要素は前記最終不動態化層の第１のサブ層上に形成され且つ前記最終不動態化層の第２のサブ層の材質によって覆われている請求項４の半導体デバイス。
  6. 前記最終不動態化層は前記コンタクトパッド上に形成される第１のサブ層と前記第１のサブ層上に形成される第２のサブ層とを備えており、前記応力分配要素は前記第２のサブ層内に埋め込まれている請求項４の半導体デバイス。
  7. 前記金属ピラーは銅からなる請求項１の半導体デバイス。
  8. 前記金属ピラーの幅は概ね３０μｍ乃至１００μｍである請求項１の半導体デバイス。
  9. 前記応力分配要素は概ね５０μｍ乃至２００μｍの範囲内の幅を有している請求項１の半導体デバイス。
  10. 前記応力分配要素は銅からなる請求項８の半導体デバイス。
  11. 半導体デバイスのメタライゼーションシステムであってコンタクトパッドを備えているメタライゼーションシステムの上方に最終不動態化層を形成することと、
    前記最終不動態化層内に前記コンタクトパッドに対して位置合わせされる開口を形成することと、
    前記最終不動態化層と接触する応力分配領域を前記応力分配領域の横方向のサイズを規定するマスクに基き形成することと、
    前記最終不動態化層の上方に堆積マスクを形成することと、
    前記堆積マスクを用いて前記応力分配領域から延びる金属ピラーを形成することとを備えた方法。
  12. 前記応力分配領域を形成することは、前記開口を中心として前記最終不動態化層の少なくともサブ層の一部分を露出させるように前記マスクを形成することと、金属を堆積させることとを備えている請求項１１の方法。
  13. 前記マスクを除去することと、前記最終不動態化層の前記少なくともサブ層の上方に誘電体材質を形成することとを更に備えた請求項１２の方法。
  14. 前記誘電体材質及び前記少なくともサブ層は同一の材質からなる請求項１３の方法。
  15. 前記応力分配領域を形成することは前記最終不動態化層の第１のサブ層を形成することを備えており、前記マスクは前記第１のサブ層上に形成され、前記方法は前記応力分配領域の前記金属を堆積させた後に第２のサブ層を形成することを更に備えている請求項１１の方法。
  16. 前記開口を形成することは前記第２のサブ層を通ってエッチングすることを備えている請求項１５の方法。
  17. 前記応力分配領域は誘電体材質から形成される請求項１１の方法。
  18. 半導体デバイスを形成する方法であって、
    複数のメタライゼーション層の上方に最終不動態化層を形成することと、
    コンタクトパッドの一部分を露出させるように前記最終不動態化層内に開口を形成することと、
    前記最終不動態化層から延び且つ前記コンタクトパッドに接続する金属ピラーを形成することと、
    概ね０．５以上であるべき前記最終不動態化層の厚みと前記金属ピラーの直径の比、及び概ね１．５以上であるべき前記金属ピラーの直径と前記開口の直径の比の少なくとも一方を制御することとを備えた方法。
  19. 前記最終不動態化層の厚みと前記金属ピラーの直径の比は概ね１．０以上であるように制御される請求項１８の方法。
  20. 前記金属ピラーの直径と前記開口の直径の比は概ね２．０以上であるように制御される請求項１８の方法。
JP2011533584A 2008-10-31 2009-10-21 金属ピラーのための低減された応力構造を含む半導体デバイス Pending JP2012507163A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102008054054A DE102008054054A1 (de) 2008-10-31 2008-10-31 Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE102008054054.4 2008-10-31
US12/575,618 US8039958B2 (en) 2008-10-31 2009-10-08 Semiconductor device including a reduced stress configuration for metal pillars
US12/575,618 2009-10-08
PCT/EP2009/007549 WO2010049087A2 (en) 2008-10-31 2009-10-21 A semiconductor device including a reduced stress configuration for metal pillars

Publications (1)

Publication Number Publication Date
JP2012507163A true JP2012507163A (ja) 2012-03-22

Family

ID=42096308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011533584A Pending JP2012507163A (ja) 2008-10-31 2009-10-21 金属ピラーのための低減された応力構造を含む半導体デバイス

Country Status (5)

Country Link
US (1) US8039958B2 (ja)
JP (1) JP2012507163A (ja)
KR (1) KR20110091730A (ja)
CN (1) CN102239555A (ja)
DE (1) DE102008054054A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431492B2 (en) 2010-02-02 2013-04-30 Sandisk 3D Llc Memory cell that includes a sidewall collar for pillar isolation and methods of forming the same
US9312230B2 (en) * 2010-02-08 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure for semiconductor substrate and method of manufacture
CN102064135B (zh) * 2010-10-21 2015-07-22 日月光半导体制造股份有限公司 具有金属柱的芯片及具有金属柱的芯片的封装结构
US9159638B2 (en) * 2011-05-26 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive via structure
FR2978296A1 (fr) * 2011-07-20 2013-01-25 St Microelectronics Crolles 2 Puce electronique comportant des piliers de connexion, et procede de fabrication
US8922006B2 (en) * 2012-03-29 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bumps in integrated circuit devices
CN104124213B (zh) * 2013-04-28 2017-10-10 无锡华润安盛科技有限公司 一种平衡dbc板上应力的方法及dbc板封装结构
US9136234B2 (en) 2013-07-09 2015-09-15 Globalfoundries Inc. Semiconductor device with improved metal pillar configuration
KR102574452B1 (ko) 2018-07-03 2023-09-04 삼성전자 주식회사 반도체 칩 및 이를 포함하는 반도체 패키지
US20210125948A1 (en) * 2019-10-28 2021-04-29 Nanya Technology Corporation Semiconductor device and method for fabricating the same
US11322458B2 (en) * 2020-04-27 2022-05-03 Nanya Technology Corporation Semiconductor structure including a first substrate and a second substrate and a buffer structure in the second substrate

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283412A (ja) * 1992-02-13 1993-10-29 Mitsubishi Electric Corp 半導体装置，およびその製造方法
JPH09139404A (ja) * 1995-11-16 1997-05-27 Toshiba Corp 半導体装置およびその製造方法
JPH09321048A (ja) * 1996-05-29 1997-12-12 Toshiba Corp バンプ構造体、バンプ構造体の製造方法、ベアチップおよびベアチップの実装方法
JP2003258014A (ja) * 2002-03-04 2003-09-12 Megic Corp 半導体表面上に金属バンプを形成する方法
JP2004119464A (ja) * 2002-09-24 2004-04-15 Kyocera Corp 半田バンプ付き配線基板およびその製造方法
JP2005064171A (ja) * 2003-08-11 2005-03-10 Renesas Technology Corp 半導体装置およびその製造方法
JP2008141020A (ja) * 2006-12-01 2008-06-19 Rohm Co Ltd 半導体装置及び半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031576A (ja) 2001-07-17 2003-01-31 Nec Corp 半導体素子及びその製造方法
JP3721175B2 (ja) 2003-06-03 2005-11-30 沖電気工業株式会社 半導体装置の製造方法
TWI221335B (en) * 2003-07-23 2004-09-21 Advanced Semiconductor Eng IC chip with improved pillar bumps
JP2005268454A (ja) * 2004-03-17 2005-09-29 Nec Electronics Corp 半導体装置およびその製造方法
US7642653B2 (en) * 2006-10-24 2010-01-05 Denso Corporation Semiconductor device, wiring of semiconductor device, and method of forming wiring
TWI343084B (en) 2006-12-28 2011-06-01 Siliconware Precision Industries Co Ltd Semiconductor device having conductive bumps and fabrication methodthereof
TW200836276A (en) * 2007-02-16 2008-09-01 Chipmos Technologies Inc Conductive structure for a semiconductor integrated circuit and method for forming the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283412A (ja) * 1992-02-13 1993-10-29 Mitsubishi Electric Corp 半導体装置，およびその製造方法
JPH09139404A (ja) * 1995-11-16 1997-05-27 Toshiba Corp 半導体装置およびその製造方法
JPH09321048A (ja) * 1996-05-29 1997-12-12 Toshiba Corp バンプ構造体、バンプ構造体の製造方法、ベアチップおよびベアチップの実装方法
JP2003258014A (ja) * 2002-03-04 2003-09-12 Megic Corp 半導体表面上に金属バンプを形成する方法
JP2004119464A (ja) * 2002-09-24 2004-04-15 Kyocera Corp 半田バンプ付き配線基板およびその製造方法
JP2005064171A (ja) * 2003-08-11 2005-03-10 Renesas Technology Corp 半導体装置およびその製造方法
JP2008141020A (ja) * 2006-12-01 2008-06-19 Rohm Co Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
DE102008054054A1 (de) 2010-05-12
US20100109158A1 (en) 2010-05-06
US8039958B2 (en) 2011-10-18
CN102239555A (zh) 2011-11-09
KR20110091730A (ko) 2011-08-12

Similar Documents

Publication Publication Date Title
US8039958B2 (en) Semiconductor device including a reduced stress configuration for metal pillars
US8450206B2 (en) Method of forming a semiconductor device including a stress buffer material formed above a low-k metallization system
US8994188B2 (en) Interconnect structures for substrate
TWI718722B (zh) 接合結構及其形成方法
US20100164098A1 (en) Semiconductor device including a cost-efficient chip-package connection based on metal pillars
US8482123B2 (en) Stress reduction in chip packaging by using a low-temperature chip-package connection regime
TWI421994B (zh) 用於半導體基板的導體柱結構以及製造方法
US9245860B2 (en) Metallization system of a semiconductor device including metal pillars having a reduced diameter at the bottom
TW202123413A (zh) 具有接合結構的裝置及封裝及形成接合結構的方法
JP2012501077A (ja) チップ・パッケージ相互作用安定性を高めるための応力緩和ギャップを含む半導体デバイス。
CN113517221B (zh) 半导体结构及其形成方法
US20220375793A1 (en) Semiconductor Device and Method
US8786088B2 (en) Semiconductor device including ultra low-K (ULK) metallization stacks with reduced chip-package interaction
US20140175643A1 (en) Apparatuses and methods to enhance passivation and ild reliability
US9136234B2 (en) Semiconductor device with improved metal pillar configuration
WO2010049087A2 (en) A semiconductor device including a reduced stress configuration for metal pillars
US8828888B2 (en) Protection of reactive metal surfaces of semiconductor devices during shipping by providing an additional protection layer
TWI822153B (zh) 封裝結構及其形成方法
CN110265304B (zh) 重布线层的制造方法、封装方法及半导体结构
CN114023718A (zh) 半导体器件及其形成方法
KR20110078186A (ko) 시스템 인 패키지 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140625