JPH09321048A - バンプ構造体、バンプ構造体の製造方法、ベアチップおよびベアチップの実装方法 - Google Patents

バンプ構造体、バンプ構造体の製造方法、ベアチップおよびベアチップの実装方法

Info

Publication number
JPH09321048A
JPH09321048A JP8135047A JP13504796A JPH09321048A JP H09321048 A JPH09321048 A JP H09321048A JP 8135047 A JP8135047 A JP 8135047A JP 13504796 A JP13504796 A JP 13504796A JP H09321048 A JPH09321048 A JP H09321048A
Authority
JP
Japan
Prior art keywords
bump
metal film
electrode pad
metal layer
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8135047A
Other languages
English (en)
Inventor
Tetsuo Komatsu
哲郎 小松
Naoyuki Tajima
尚之 田嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8135047A priority Critical patent/JPH09321048A/ja
Publication of JPH09321048A publication Critical patent/JPH09321048A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05559Shape in side view non conformal layer on a patterned surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】フリップチップ実装を行っても実装時のヒート
サイクルによる熱ストレスの発生を軽減でき、電極パッ
ド、バンプへのクラックの発生を防止できるバンプ構造
体およびバンプの形成方法を提供することにある。 【解決手段】ウエハ11上の電極パッド12にバリアメ
タル層14を介してバンプを形成したバンプ構造におい
て、前記バリアメタル層14の上面に該バリアメタル層
14より面積の大きい金属膜15を設け、この金属膜1
5の上面に横断面積が前記金属膜15より小さく、厚肉
のバンプ16を形成したことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、バンプ構造体、
バンプ構造体の製造方法、ベアチップおよびベアチップ
の実装方法に関する。
【0002】
【従来の技術】ベアチップ等の半導体チップの電極パッ
ドに形成されたバンプ構造は、図5に示すように構成さ
れている。すなわち、1はウエハであり、このウエハ1
の上面の一部にはアルミニウムあるいはアルミニウム合
金材料からなる電極パッド2が形成され、この金属パッ
ド2の周辺部に位置する前記ウエハ1の上面はパッシベ
ーション膜3によって被覆されている。
【0003】さらに、電極パッド2の上面にはパッシベ
ーション膜3の開口より大きいサイズのバリアメタル層
4が形成され、このバリアメタル層4の上面には金等の
バンプ5が形成されている。そして、前述のようにバン
プ5を有したベアチップ6は、図6に示すように、プリ
ント基板7の電極8に前記バンプ5を介してフリップチ
ップ実装されるようになっている。
【0004】ところで、前記バンプ5は、図7に示す方
法によって形成されている。すなわち、半導体装置など
の電子部品本体をなすウエハ1の上面の一部に電極パッ
ド2を形成した後、この電極パッド2の上面を含むパッ
シベーション膜3の全面にスパッタリング法等によって
バリアメタル層4を形成する。次に、バリアメタル層4
を含むウエハ1の上面に30μm以上の厚膜レジスト9
を塗布する。
【0005】次に、バリアメタル層4に対向する厚膜レ
ジスト9を露光した後に現像し、バリアメタル層4の上
部の厚膜レジスト9に開口部10を形成する。次に、ウ
エハ1を電気めっき槽に浸漬して電気めっき法によって
バリアメタル層4に金膜を成長させ、厚膜レジスト9に
囲まれた開口部10の内部にバンプ5を形成する。バン
プ5を形成した後、前記厚膜レジスト9を除去し、さら
に前記パッシベーション膜3の上面のバリアメタル層4
をエッチングによって除去する。
【0006】
【発明が解決しようとする課題】しかしながら、前述し
たバンプ形成方法によって得られた肉厚dが20μmの
バンプ5を持ったベアチップ6をバンプ5を介してプリ
ント基板7にフリップチップ実装を行うと、実装時のヒ
ートサイクルによる熱ストレスが発生する。
【0007】すなわち、プリント基板7のウエハ1との
熱膨張係数の差により、電極パッド2とバンプ5とにス
トレスがかかり、電極パッド2およびバンプ5にクラッ
クが発生し、結合部が破壊されることがある。
【0008】本発明者の実験によれば、バンプ5を20
μmよりも厚肉にし、横断面積をパッシベーション膜3
の開口部よりも小さくすると、バンプ5が全体として細
くなり変形しやすくなる結果、応力を吸収するため電極
パッド2にクラックが発生しにくくなる。特に、バンプ
5の肉厚を30μm以上にすると、クラックが発生しな
いことが実験的に確認されている。
【0009】ところが、肉厚が30μm以上の金バンプ
5を形成するために用いるレジストは、膜厚がバンプ5
の肉厚以上必要である。つまり、30μm以上の厚膜レ
ジスト9が必要であるが、厚膜レジスト9に露光によっ
て小さい開口部10を設けると、開口部10が深い穴と
なり、アルミニウムの腐食性を持つレジスト現像液が深
い穴に残り、これがバリアメタル層4をしみ通り、アル
ミニウムやアルミニウム系の合金で形成されている電極
パッド2を腐食し、パッド5と電極パッド2との断線が
発生する恐れがある。
【0010】さらに、バンプ5の横断面積が小さくなる
と、バンプ5と電極パッド2との密着力が小さくなると
共に、それに伴って電極パッド2上に被着しているパッ
シベーション膜3の開口サイズがさらに小さくなり、電
気抵抗が高くなるという問題も発生する。
【0011】この発明は、前記事情に着目してなされた
もので、その目的とするところは、厚肉で横断面積が小
さいバンプを形成することができ、フリップチップ実装
を行っても実装時のヒートサイクルによる熱ストレスの
発生を軽減でき、電極パッド、バンプへのクラックの発
生を防止でき、また、厚肉で横断面積の小さいバンプで
あっても、例えばアルミニウムやアルミニウム合金で形
成されている電極パッドの腐食を防止でき、電極パッド
の断線を防止できるバンプ構造体、バンプ構造体の製造
方法、ベアチップおよびベアチップの実装方法を提供す
ることにある。バンプの形成方法を提供することにあ
る。
【0012】
【課題を解決するための手段】この発明は前記目的を達
成するために、請求項1は、半導体ウエハと、この半導
体ウエハ上に設けられた電極パッドと、前記電極パッド
上に形成されたバンプと、前記電極パッドと前記バンプ
との間に介挿され前記電極パッドの金属の前記バンプ側
への拡散防止のためのバリアメタル層とを具備し、前記
バリアメタル層と前記バンプとの間には金属膜が介挿さ
れ、且つ、前記金属膜の前記バリアメタル層に対する接
触面は前記バリアメタル層の表面領域よりも大きく形成
されているとともに、前記バンプの前記金属膜に対する
接触面は前記金属膜の表面領域よりも小さく且つ前記バ
ンプの厚さは前記金属膜よりも厚肉に形成されているこ
とを特徴とするバンブ構造体にある。
【0013】請求項2は、請求項1のバンプの肉厚は、
30〜100μmであることを特徴とする。請求項3
は、請求項1の金属膜とバンプとは同一の材質で形成さ
れていることを特徴とする。
【0014】請求項4は、半導体ウエハと、この半導体
ウエハ上に設けられた電極パッドと、前記電極パッド上
に形成されたバンプと、前記電極パッドと前記バンプと
の間に介挿され前記電極パッドの金属の前記バンプ側へ
の拡散防止のためのバリアメタル層とを具備するバンブ
構造体の製造方法において、前記バリアメタル層上にめ
っきによって前記バリアメタル層を被覆する金属膜を形
成する第1の工程と、前記金属膜が形成された前記半導
体ウエハ上に少くとも前記バンプの厚さと等しい厚さの
レジストを塗布する第2の工程と、前記レジストのうち
少なくとも前記金属膜の上部を被覆している領域のレジ
ストを除去する第3の工程と、前記レジストが除去され
た前記金属膜上にこの金属膜の表面領域よりも接触面が
小さく且つ前記金属膜よりも厚肉のバンプを形成する第
4の工程とを具備することを特徴とするバンプ構造体の
製造方法にある。
【0015】請求項5は、基板と、この基板上に設けら
れた電極パッドと、前記電極パッド上に形成されたバン
プと、前記電極パッドと前記バンプとの間に介挿され前
記電極パッド側から前記バンプ側への金属の拡散防止の
ためのバリアメタル層とを具備し、前記バリアメタル層
と前記バンプとの間には金属膜が介挿され、且つ、前記
金属膜の前記バリアメタル層に対する接触面は前記バリ
アメタル層の表面領域よりも大きく形成されているとと
もに、前記バンプの前記金属膜に対する接触面は前記金
属膜の表面領域よりも小さく且つ前記バンプの厚さは前
記金属膜よりも厚肉に形成されていることを特徴とする
ベアチップにある。
【0016】請求項6は、基板と、この基板上に設けら
れた電極パッドと、前記電極パッド上に形成されたバン
プと、前記電極パッドと前記バンプとの間に介挿され前
記電極パッド側から前記バンプ側への金属の拡散防止の
ためのバリアメタル層とを具備し、前記バリアメタル層
と前記バンプとの間には金属膜が介挿されているとも
に、前記金属膜の前記バリアメタル層に対する接触面積
は前記バリアメタル層の表面領域よりも大きく形成さ
れ、且つ、前記バンプの前記金属膜に対する接触面積は
前記金属膜の表面領域よりも小さく且つ前記バンプの厚
さは前記金属膜よりも厚肉に形成されているベアチップ
を実装基板に実装する実装方法において、前記実装基板
の配線電極上に前記バンプを介して前記ベアチップを位
置決めする位置決め工程と、前記位置決め工程後に前記
バンプを溶融させ前記ベアチップを前記実装基板に実装
するリフローはんだ付け工程とを有することを特徴とす
るベアチップ実装方法にある。
【0017】
【発明の実施の形態】以下、この発明の実施の形態を図
面に基づいて説明する。図1は第1の実施形態のバンプ
構造体を示し、すなわち、11はLSIなどのベアチッ
プ部品の本体をなすウエハである。このウエハ11はシ
リコン製の円板であって、さらに、この円板には前工程
で半導体装置として必要な各種パターンが形成されてい
る。後工程で半導体チップに分割されるようになってい
る。このウエハ11の上面の一部にはアルミニウム材料
からなる電極パッド12が形成され、この電極パッド1
2の周辺部に位置する前記ウエハ11の上面は例えば窒
化シリコンなどのパッシベーション膜13によって被覆
され、かつ電極パッド12の表面の所定の領域が見える
ように開口部18が形成されている。
【0018】さらに、電極パッド12の上面にはパッシ
ベーション膜13の開口より大きいサイズの少なくとも
2層構造のバリアメタル層14が形成され、このバリア
メタル層14の上面には金属膜15を介して金、銅ある
いはニッケル等のバンプ16が形成されている。前記2
層構造のバリアメタル層14は肉厚が0.2〜1.0μ
mの薄膜によって形成され、前記金属膜15はバリアメ
タル層14の面積より大きく、肉厚は2.0〜3.0μ
mの薄膜である。
【0019】前記バリアメタル層14はバンプ16を成
長させるのに好適なようにTi(チタン)またはCr
(クロム)等の下側膜と、Cu(銅)、Pd(パラジウ
ム)、Ni(ニッケル)、Au(金)、W(タングステ
ン)等の上側膜とからなっている。また、バンプ16は
金属膜15より横断面積(図1の切断線A−A´で切断
したときの面積)が小さく、肉厚Dが30〜40μmで
ある。
【0020】このように構成されたバンプ構造体によれ
ば、プリント基板等にフリップチップ実装し、実装時の
ヒートサイクルによる熱影響を受けても、全体として細
まったバンプ16は変形しやすくなっており、その結果
として応力を軽減でき、電極パッド12、バンプ16へ
のクラックの発生を防止できる。
【0021】次に、前述したバンプ構造体の形成方法に
ついて説明する。図2に示すように、ウエハ11の上面
の一部に電極パッド12をリソグラフィ技術を用いて形
成した後、この電極パッド12を含むウエハ11の全面
にパッシベーション膜13が形成される。そして、この
パッシベーション膜13にフォトレジスト法により開口
部が形成される。さらに、この開口部から露出している
電極パッド12の上面を含むウエハ11の全面にスパッ
タリング法等によってバリアメタル層14を形成する。
フォトレジスト法により電極パッド12以外のバリアメ
タル層14を除去する。次に、電極パッド12上のバリ
アメタル層14を含むウエハ11の上面に少なくとも2
層で0.5〜1.0μmの薄膜レジスト17をスピンコ
ートにより塗布する。ここで、使用するレジストとして
は、例えば東京応化工業製のOFPR-800,OFPR-5000などの
ポジ型レジストやOMR-83などのネガ型レジストが好適で
ある。
【0022】次に、電極パッド12に対向する薄膜レジ
スト17のみに紫外線(UV)光を露光した後、現像
し、バリアメタル層14の上部の薄膜レジスト17に開
口部18を形成する。次に、ウエハ11を電気めっき槽
に浸漬して電気めっき法によって前記開口部18から前
記薄膜レジスト17の肉厚以下の金めっきを行い、バリ
アメタル層14に金属膜15を形成する。
【0023】金属膜15を形成した後、金属膜15の周
囲の薄膜レジスト17を現像処理により除去し、金属膜
15を含むバリアメタル層14の上面に30〜100μ
mの厚膜レジスト20を例えばスピンコート法により形
成する。ここで、使用する厚膜レジスト20としては、
例えばヘキストインダストリー製のAZ LP-10,AZ 4903,P
MER AR900 が好適である。
【0024】次に、金属膜15に対向する厚膜レジスト
20に紫外線(UV)光を露光した後に現像し、金属膜
15の上部の厚膜レジスト20に開口部21を形成す
る。次に、ウエハ11を再び電気めっき槽に浸漬して電
気めっき法によって前記開口部21から前記金属膜15
に肉厚が30〜40μmの金めっきを行い、金属膜15
に厚膜レジスト20によって囲まれたバンプ16を形成
する。
【0025】バンプ16を形成した後、前記厚膜レジス
ト20を現像処理により除去し、最後に前記バリアメタ
ル層14をエッチングによって除去することにより完成
する。
【0026】前述のように、半導体装置の製造で使用す
るフォトレジスト(例えばOFPR-800,OFPR-5000などのポ
ジ型レジストやOMR-83などのネガ型レジスト)を用いる
ことができ、現像液のアルミニウム腐食性がないもの、
あるいは腐食性の弱いものを使用できる。さらに、レジ
ストが薄膜(0.5〜1.0μm)であるため、洗浄効
果が高く、現像液の排除性がよい。よって、アルミニウ
ムやアルミニウム系の合金でできている電極パッド12
が腐食されることがなく、断線を防止できる。ここで、
使用するレジスト、現像液についてまとめると、表1の
通りである。
【0027】
【表1】
【0028】図3は、バンプ構造体の形成方法の第2の
実施形態を示し、第1の実施形態と同一部分には同一番
号を付して説明を省略する。本実施形態は、ウエハ11
を電気めっき槽に浸漬して電気めっき法によって開口部
18から前記薄膜レジスト17の肉厚以下の金めっきを
行い、バリアメタル層14に金属膜15を形成するまで
は同じである。
【0029】金属膜15を形成した後、金属膜15を含
むバリアメタル層14の上面に30〜100μmの厚膜
レジスト20を形成する。次に、金属膜15に対向する
厚膜レジスト20に露光した後、現像し、金属膜15の
真上位置にある厚膜レジスト20に開口部21を形成す
る。
【0030】次に、ウエハ11を再び電気めっき槽に浸
漬して電気めっき法によって前記開口部21から前記金
属膜15に肉厚が30〜40μmの金めっきを行い、金
属膜15に厚膜レジスト20によって囲まれたバンプ1
6を形成する。バンプ16を形成した後、前記厚膜レジ
スト20を除去し、最後に前記バリアメタル層14をエ
ッチングによって除去する。
【0031】本実施形態においても、第1の実施形態と
同様の効果が得られる。図4(a)は第3の実施形態の
ベアチップを示し、すなわち、ベアチップ21は半導体
ウエハに半導体装置として必要な各種パターンを形成し
た後に半導体チップに分割した基板22を有している。
この基板22の上面の一部にはアルミニウム材料からな
る電極パッド23が形成され、この電極パッド23の周
辺部に位置する前記基板22の上面は例えば窒化シリコ
ンなどのパッシベーション膜24によって被覆され、か
つ電極パッド23の表面の所定の領域が見えるように開
口部25が形成されている。
【0032】さらに、電極パッド23の上面にはパッシ
ベーション膜24の開口より大きいサイズの少なくとも
2層構造のバリアメタル層26が形成され、このバリア
メタル層26の上面には金属膜27を介して金、銅ある
いはニッケル等のバンプ28が形成されている。前記2
層構造のバリアメタル層26は肉厚が0.2〜1.0μ
mの膜によって形成され、前記金属膜27はバリアメタ
ル層26の面積より大きく、肉厚は2.0〜3.0μm
の膜である。
【0033】前記バリアメタル層26はバンプ28を成
長させるのに好適なようにTi(チタン)またはCr
(クロム)等の下側膜と、Cu(銅)、Pd(パラジウ
ム)、Ni(ニッケル)、Au(金)、W(タングステ
ン)等の上側膜とからなっている。また、バンプ28は
金属膜27より横断面積(図4の切断線B−B´で切断
したときの面積)が小さく、肉厚Dが30〜40μmで
ある。
【0034】このように構成されたベアチップ21によ
れば、実装基板29に実装し、実装時のヒートサイクル
による熱影響を受けても、全体として細まったバンプ2
8は変形しやすくなっており、その結果として応力を軽
減でき、電極パッド23、バンプ28へのクラックの発
生を防止できる。
【0035】また、ベアチップ21を実装基板29に実
装する方法は、図4(b)に示すように、前記実装基板
29の配線電極上に前記バンプ28を介して前記ベアチ
ップ21を位置決めした後、公知のリフローはんだ付け
工程によって前記バンプ28を溶融させ、前記ベアチッ
プ21を前記実装基板29に実装する。
【0036】
【発明の効果】この発明の請求項1〜3によれば、金属
膜がバンプの横断面積より大きいために、バリアメタル
層を大きくでき、同じサイズのバンプを形成する場合、
バンプの電極パッドに対する密着力が増加する。また、
バンプより大きな金属膜が電極パッド上にあることから
小さなサイズのバンプにしてもパッシベーション膜の開
口部を小さくする必要がなくなり、電気抵抗が高くなる
ことを防止できる。この結果、厚肉で横断面積が小さい
バンプを形成することができ、フリップチップ実装を行
っても実装時のヒートサイクルによる熱ストレスの発生
を軽減でき、電極パッド、バンプへのクラックの発生を
防止できる。
【0037】請求項4によれば、厚肉で横断面積の小さ
いバンプであっても、3μm以下の金属膜のめっき成膜
工程を経てバンプ形成を行うようにしているので、金属
膜の成膜工程にて金属パッドに対する現像液による腐食
性がないフォトレジストの使用可能となり、例えばアル
ミニウムやアルミニウム系の合金で形成されている電極
パッドの腐食を防止でき、電極パッドの断線を防止でき
る。
【0038】請求項5,6によれば、ベアチップにおい
ても、請求項1〜3の効果と同様に厚肉で横断面積が小
さいバンプを形成することができ、実装基板に実装を行
っても実装時のヒートサイクルによる熱ストレスの発生
を軽減でき、電極パッド、バンプへのクラックの発生を
防止できる。
【図面の簡単な説明】
【図1】この発明の第1の実施形態のバンプ構造の縦断
側面図。
【図2】同実施形態のバンプの形成方法を示す説明図。
【図3】この発明の第2の実施形態のバンプ形成方法を
示す説明図。
【図4】この発明の第3の実施形態のベアチップおよび
実装構造の縦断側面図。
【図5】従来のバンプ構造を示す縦断側面図。
【図6】従来のフリップチップ実装構造を示す側面図。
【図7】従来のバンプの形成方法を示す説明図。
【符号の説明】
11…ウエハ 12…電極パッド 14…薄膜レジスト 15…金属膜 16…バンプ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウエハと、この半導体ウエハ上に
    設けられた電極パッドと、前記電極パッド上に形成され
    たバンプと、前記電極パッドと前記バンプとの間に介挿
    され前記電極パッドの金属の前記バンプ側への拡散防止
    のためのバリアメタル層とを具備し、前記バリアメタル
    層と前記バンプとの間には金属膜が介挿され、且つ、前
    記金属膜の前記バリアメタル層に対する接触面は前記バ
    リアメタル層の表面領域よりも大きく形成されていると
    ともに、前記バンプの前記金属膜に対する接触面は前記
    金属膜の表面領域よりも小さく且つ前記バンプの厚さは
    前記金属膜よりも厚肉に形成されていることを特徴とす
    るバンブ構造体。
  2. 【請求項2】 バンプの肉厚は、30〜100μmであ
    ることを特徴とする請求項1記載のバンプ構造体。
  3. 【請求項3】 金属膜とバンプとは同一の材質で形成さ
    れていることを特徴とする請求項1記載のバンプ構造
    体。
  4. 【請求項4】 半導体ウエハと、この半導体ウエハ上に
    設けられた電極パッドと、前記電極パッド上に形成され
    たバンプと、前記電極パッドと前記バンプとの間に介挿
    され前記電極パッドの金属の前記バンプ側への拡散防止
    のためのバリアメタル層とを具備するバンブ構造体の製
    造方法において、前記バリアメタル層上にめっきによっ
    て前記バリアメタル層を被覆する金属膜を形成する第1
    の工程と、前記金属膜が形成された前記半導体ウエハ上
    に少くとも前記バンプの厚さと等しい厚さのレジストを
    塗布する第2の工程と、前記レジストのうち少なくとも
    前記金属膜の上部を被覆している領域のレジストを除去
    する第3の工程と、前記レジストが除去された前記金属
    膜上にこの金属膜の表面領域よりも接触面が小さく且つ
    前記金属膜よりも厚肉のバンプを形成する第4の工程と
    を具備することを特徴とするバンプ構造体の製造方法。
  5. 【請求項5】 基板と、この基板上に設けられた電極パ
    ッドと、前記電極パッド上に形成されたバンプと、前記
    電極パッドと前記バンプとの間に介挿され前記電極パッ
    ド側から前記バンプ側への金属の拡散防止のためのバリ
    アメタル層とを具備し、前記バリアメタル層と前記バン
    プとの間には金属膜が介挿され、且つ、前記金属膜の前
    記バリアメタル層に対する接触面は前記バリアメタル層
    の表面領域よりも大きく形成されているとともに、前記
    バンプの前記金属膜に対する接触面は前記金属膜の表面
    領域よりも小さく且つ前記バンプの厚さは前記金属膜よ
    りも厚肉に形成されていることを特徴とするベアチッ
    プ。
  6. 【請求項6】 基板と、この基板上に設けられた電極パ
    ッドと、前記電極パッド上に形成されたバンプと、前記
    電極パッドと前記バンプとの間に介挿され前記電極パッ
    ド側から前記バンプ側への金属の拡散防止のためのバリ
    アメタル層とを具備し、前記バリアメタル層と前記バン
    プとの間には金属膜が介挿されているともに、前記金属
    膜の前記バリアメタル層に対する接触面積は前記バリア
    メタル層の表面領域よりも大きく形成され、且つ、前記
    バンプの前記金属膜に対する接触面は前記金属膜の表面
    領域よりも小さく且つ前記バンプの厚さは前記金属膜よ
    りも厚肉に形成されているベアチップを実装基板に実装
    する実装方法において、前記実装基板の配線電極上に前
    記バンプを介して前記ベアチップを位置決めする位置決
    め工程と、前記位置決め工程後に前記バンプを溶融させ
    前記ベアチップを前記実装基板に実装するリフローはん
    だ付け工程とを有することを特徴とするベアチップ実装
    方法。
JP8135047A 1996-05-29 1996-05-29 バンプ構造体、バンプ構造体の製造方法、ベアチップおよびベアチップの実装方法 Pending JPH09321048A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8135047A JPH09321048A (ja) 1996-05-29 1996-05-29 バンプ構造体、バンプ構造体の製造方法、ベアチップおよびベアチップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8135047A JPH09321048A (ja) 1996-05-29 1996-05-29 バンプ構造体、バンプ構造体の製造方法、ベアチップおよびベアチップの実装方法

Publications (1)

Publication Number Publication Date
JPH09321048A true JPH09321048A (ja) 1997-12-12

Family

ID=15142700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8135047A Pending JPH09321048A (ja) 1996-05-29 1996-05-29 バンプ構造体、バンプ構造体の製造方法、ベアチップおよびベアチップの実装方法

Country Status (1)

Country Link
JP (1) JPH09321048A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102239555A (zh) * 2008-10-31 2011-11-09 先进微装置公司 包含降低金属柱应力之组构的半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102239555A (zh) * 2008-10-31 2011-11-09 先进微装置公司 包含降低金属柱应力之组构的半导体器件
JP2012507163A (ja) * 2008-10-31 2012-03-22 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 金属ピラーのための低減された応力構造を含む半導体デバイス

Similar Documents

Publication Publication Date Title
KR100712772B1 (ko) Ic 칩을 지지 기판에 본딩하는 방법
US6847117B2 (en) Semiconductor device including a passivation film to cover directly an interface of a bump and an intermediated layer
TW531873B (en) Barrier cap for under bump metal
JP2003007755A5 (ja)
TW477043B (en) Flip-chip type semiconductor device with stress-absorbing layer made of thermosetting resin and its manufacturing method
TW200832641A (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
JP2008502156A (ja) 接触抵抗が低減された半導体デバイス
US20020014705A1 (en) Semiconductor device and manufacturing method of same
TWI487044B (zh) 包含設計用於無鋁銲塊連接的晶粒區域之半導體裝置以及設計用於無鋁線接合之測試結構
JPH0322437A (ja) 半導体装置の製造方法
US20060017171A1 (en) Formation method and structure of conductive bumps
JP2000150518A (ja) 半導体装置の製造方法
JPH09321048A (ja) バンプ構造体、バンプ構造体の製造方法、ベアチップおよびベアチップの実装方法
JP4512772B2 (ja) 導電性ボール定置用マスクの製造方法
JPH09321049A (ja) バンプ構造体の製造方法
JP3116573B2 (ja) 半導体装置用バンプ電極及びその形成方法
JP3972211B2 (ja) 半導体装置及びその製造方法
JPH03101234A (ja) 半導体装置の製造方法
JPH11224890A (ja) 半導体装置およびその製造方法
JP3506686B2 (ja) 半導体装置の製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
JPS6336548A (ja) 半導体装置及びその製造方法
JP2003301293A (ja) 半導体装置の製造方法
JP2000232092A (ja) 半導体装置の製造方法および半導体装置