JPH0322437A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0322437A JPH0322437A JP15769289A JP15769289A JPH0322437A JP H0322437 A JPH0322437 A JP H0322437A JP 15769289 A JP15769289 A JP 15769289A JP 15769289 A JP15769289 A JP 15769289A JP H0322437 A JPH0322437 A JP H0322437A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- metallic layer
- solder
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910000679 solder Inorganic materials 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 238000007747 plating Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000007598 dipping method Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000001312 dry etching Methods 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 229920006015 heat resistant resin Polymers 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 239000011347 resin Substances 0.000 abstract 2
- 229920005989 resin Polymers 0.000 abstract 2
- 230000002950 deficient Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 34
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/1191—Forming a passivation layer after forming the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にはんだバン
プ電極を有する半導体装置の製造方法に関する。
プ電極を有する半導体装置の製造方法に関する。
従来、バンプ電極を有する半導体装置は、第２図に示す
ように、シリコン基板１の上にＡｆｆｌ電極３を設け、
Ａ．＆電極３の上に単層あるいは多層からなる障壁金属
層４を形成し、しかる後半球状のはんだ電極８を形成す
る。はんだ電極８のはんだ供給方法としては、めっき法
、蒸着法、はんだボール法、はんだディップ法が代表的
な方法として挙げられるが、所謂フリップチップにはめ
っき法が多用されている。
ように、シリコン基板１の上にＡｆｆｌ電極３を設け、
Ａ．＆電極３の上に単層あるいは多層からなる障壁金属
層４を形成し、しかる後半球状のはんだ電極８を形成す
る。はんだ電極８のはんだ供給方法としては、めっき法
、蒸着法、はんだボール法、はんだディップ法が代表的
な方法として挙げられるが、所謂フリップチップにはめ
っき法が多用されている。
近年、超音波を利用したディップ法によりＡｇ電極上に
直接はんだ電極を形成する方法が提案されているが、は
んだの均一な供給が困難であり、また十分なはんだ量の
供給が困難であるとされている。
直接はんだ電極を形成する方法が提案されているが、は
んだの均一な供給が困難であり、また十分なはんだ量の
供給が困難であるとされている。
上述した従来のはんだバンプ電極の形成方法は、はんだ
めっき法を用いた場合、はんだめっきを行なうための障
壁金属層をはんだめっき終了後にエッチング除去する際
、はんだを劣化させない様にエッチング液とエッチング
方法を工夫しなければならない。また、絶縁膜２を厚く
形威した上で障壁金属層を電極としたはんだめっきを行
なうことは、障壁金属層の段差切れが発生し実現が困難
である。一方、はんだを超音波はんだディップにより供
給する方法を行なった場合、はんだの供給量にばらつき
が発生し易く、これを制御することができない。また、
供給される半田量が少なく、電極の高さは３０μｍ前後
あるいはそれ以下となり、従来行なわれていたフリップ
チップと同様の実装を行なうことはできない。
めっき法を用いた場合、はんだめっきを行なうための障
壁金属層をはんだめっき終了後にエッチング除去する際
、はんだを劣化させない様にエッチング液とエッチング
方法を工夫しなければならない。また、絶縁膜２を厚く
形威した上で障壁金属層を電極としたはんだめっきを行
なうことは、障壁金属層の段差切れが発生し実現が困難
である。一方、はんだを超音波はんだディップにより供
給する方法を行なった場合、はんだの供給量にばらつき
が発生し易く、これを制御することができない。また、
供給される半田量が少なく、電極の高さは３０μｍ前後
あるいはそれ以下となり、従来行なわれていたフリップ
チップと同様の実装を行なうことはできない。
本発明の半導体装置の製造方法は、能動領域が形成され
ている半導体基板の前記能動領域に接触体を形成する工
程と、前記接触体に障壁金属層を形成する工程と、前記
接触体の情報に開口部を有するように前記障壁金属層上
にレジストのマスクを形成する工程と、前記マスクを利
用してめっき法により前記開口部を埋める金属層を形成
する工程と、前記レジストを除去して露出した前記障壁
金属層を除去する工程と、前記金属層の上面は薄くその
他の表面には前記金属層の厚さの半分程度の厚さに耐熱
性樹脂を被覆する工程と、ドライエッチングにより前記
金属層の上面及び上半分の側面を露出させる工程と、は
んだディップ法によりはんだバンプ電極を形成する工程
とを含んで楕或される。
ている半導体基板の前記能動領域に接触体を形成する工
程と、前記接触体に障壁金属層を形成する工程と、前記
接触体の情報に開口部を有するように前記障壁金属層上
にレジストのマスクを形成する工程と、前記マスクを利
用してめっき法により前記開口部を埋める金属層を形成
する工程と、前記レジストを除去して露出した前記障壁
金属層を除去する工程と、前記金属層の上面は薄くその
他の表面には前記金属層の厚さの半分程度の厚さに耐熱
性樹脂を被覆する工程と、ドライエッチングにより前記
金属層の上面及び上半分の側面を露出させる工程と、は
んだディップ法によりはんだバンプ電極を形成する工程
とを含んで楕或される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｆ）は本発明の一実施例を説明するた
めの工程順に示した断面図である。
めの工程順に示した断面図である。
まず、第１図（ａ）に示すように、シリコン基板１の上
にＡ．Ｒ電極３を設け、絶縁膜２で周囲を保護する。こ
のように形成されたウェーハ全面に障壁金属層４をスパ
ッタ法あるいは蒸着法により形成する。障壁金属層４は
単層あるいは多層からなり、Ｔｉ／Ｃｕ，Ｎ ｉＣｒ／
Ｃｕ等の構成により、例えばＴｉを０．１μｍ．Ｃｕを
１μｍの厚さに形成する。
にＡ．Ｒ電極３を設け、絶縁膜２で周囲を保護する。こ
のように形成されたウェーハ全面に障壁金属層４をスパ
ッタ法あるいは蒸着法により形成する。障壁金属層４は
単層あるいは多層からなり、Ｔｉ／Ｃｕ，Ｎ ｉＣｒ／
Ｃｕ等の構成により、例えばＴｉを０．１μｍ．Ｃｕを
１μｍの厚さに形成する。
次に、第１図（ｂ）に示すように、レジスト５を障壁金
属層４の上に形成し、露光現像してＡ１電極３上に開口
部を形成する。ここで、レジストとしてドライフィルム
レジストを使用すると容易に５０μｍ厚以上の膜厚を得
ることが可能である。次に、障壁金属層４を電極として
金属めっきを行なう。めっき材としてはＣｕ，Ｎｉなど
のはんだ濡れ性の良好な材料を使用し、電解めっきによ
り少なくとも１０μｍの厚い金属層を形成する。ここで
はＣｕ層６を形成するものとする。前述したドライフィ
ルムレジストを使用し、厚さを５０〜１００μｍにする
ことにより金層柱に近い金属層を得ることが可能である
。
属層４の上に形成し、露光現像してＡ１電極３上に開口
部を形成する。ここで、レジストとしてドライフィルム
レジストを使用すると容易に５０μｍ厚以上の膜厚を得
ることが可能である。次に、障壁金属層４を電極として
金属めっきを行なう。めっき材としてはＣｕ，Ｎｉなど
のはんだ濡れ性の良好な材料を使用し、電解めっきによ
り少なくとも１０μｍの厚い金属層を形成する。ここで
はＣｕ層６を形成するものとする。前述したドライフィ
ルムレジストを使用し、厚さを５０〜１００μｍにする
ことにより金層柱に近い金属層を得ることが可能である
。
次に、第１図（ｃ）に示すように、レジストを除去し、
電極周囲の障壁金属層４をエッチング除去する。障壁金
属層にＴ ｉ ／ Ｃ ｕを用い、Ｃｕをスパッタ法で
形成した場合、そのＣｕ層はめっきによるＣｕ層６に比
べて非常に薄いので、特にレジスト等による保護を行な
わなくとも、電極部のＣｕ層を残すことができる。Ｃｕ
エッチャントとしてはＨ２ＳＯ４とＨ２０２の水溶液が
、また、ＴｉのエッチャントとしてはＨＦの水溶液が適
用可能である。この様にして、ＡｊＩ電極３上にＣｕの
柱状電極を形成する。
電極周囲の障壁金属層４をエッチング除去する。障壁金
属層にＴ ｉ ／ Ｃ ｕを用い、Ｃｕをスパッタ法で
形成した場合、そのＣｕ層はめっきによるＣｕ層６に比
べて非常に薄いので、特にレジスト等による保護を行な
わなくとも、電極部のＣｕ層を残すことができる。Ｃｕ
エッチャントとしてはＨ２ＳＯ４とＨ２０２の水溶液が
、また、ＴｉのエッチャントとしてはＨＦの水溶液が適
用可能である。この様にして、ＡｊＩ電極３上にＣｕの
柱状電極を形成する。
次に、第１図（ｄ）に示すように、比較的粘度の低いポ
リイミド等の耐熱性樹脂を１０００ｒｐｍ以下の低速回
転でスピン塗布し、スムージングを行なってポリイミド
膜７を形成する。ポリイミド膜中はＣｕ層６の上では周
囲よりも薄く形成される。このように形威されたポリイ
ミド膜７をドライエッチングして、第１図（ｅ）に示す
ように、Ｃｕ層６表面のポリイミド膜は除去されるが、
Ｃｕ層６の周囲のポリイミド膜は残る条件に５ −６ て％浬して、柱状のＣｕ層６の下部周囲を覆う。
リイミド等の耐熱性樹脂を１０００ｒｐｍ以下の低速回
転でスピン塗布し、スムージングを行なってポリイミド
膜７を形成する。ポリイミド膜中はＣｕ層６の上では周
囲よりも薄く形成される。このように形威されたポリイ
ミド膜７をドライエッチングして、第１図（ｅ）に示す
ように、Ｃｕ層６表面のポリイミド膜は除去されるが、
Ｃｕ層６の周囲のポリイミド膜は残る条件に５ −６ て％浬して、柱状のＣｕ層６の下部周囲を覆う。
次に、第１図（ｆ）に示すように、はんだディップを行
なう事によりＣｕ層６上部にはんだ電極８を形成する。
なう事によりＣｕ層６上部にはんだ電極８を形成する。
以上説明したように、本発明によれば、充分な高さのは
んだバンプ電極が得られ、半導体素子と実装基板との間
の熱膨張係数差によって発生する応力を吸収し、オープ
ン不良を低減することができ、また、電極以外の半導体
素子表面は耐熱性樹脂により覆われているために、はん
だディップ後の工程において半導体素子表面が保護され
、不良の発生率が大幅に低減されているという効果があ
る。
んだバンプ電極が得られ、半導体素子と実装基板との間
の熱膨張係数差によって発生する応力を吸収し、オープ
ン不良を低減することができ、また、電極以外の半導体
素子表面は耐熱性樹脂により覆われているために、はん
だディップ後の工程において半導体素子表面が保護され
、不良の発生率が大幅に低減されているという効果があ
る。
１・・・シリコン基板、２・・・絶縁膜、３・・・ＡＪ
電極、４・・・障壁金属層、５・・・レジスト、６・・
・Ｃｕ層、７・・・ポリイミド膜、８・・・はんだ電極
。
電極、４・・・障壁金属層、５・・・レジスト、６・・
・Ｃｕ層、７・・・ポリイミド膜、８・・・はんだ電極
。
Claims (1)
- 能動領域が形成されている半導体基板の前記能動領域に
接触体を形成する工程と、前記接触体に障壁金属層を形
成する工程と、前記接触体の情報に開口部を有するよう
に前記障壁金属層上にレジストのマスクを形成する工程
と、前記マスクを利用してめっき法により前記開口部を
埋める金属層を形成する工程と、前記レジストを除去し
て露出した前記障壁金属層を除去する工程と、前記金属
層の上面は薄くその他の表面には前記金属層の厚さの半
分程度の厚さに耐熱性樹脂を被覆する工程と、ドライエ
ッチングにより前記金属層の上面及び上半分の側面を露
出させる工程と、はんだディップ法によりはんだバンプ
電極を形成する工程とを含むことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157692A JP2785338B2 (ja) | 1989-06-19 | 1989-06-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157692A JP2785338B2 (ja) | 1989-06-19 | 1989-06-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0322437A true JPH0322437A (ja) | 1991-01-30 |
| JP2785338B2 JP2785338B2 (ja) | 1998-08-13 |
Family
ID=15655299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157692A Expired - Lifetime JP2785338B2 (ja) | 1989-06-19 | 1989-06-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785338B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436198A (en) * | 1991-09-09 | 1995-07-25 | Rohm Co., Ltd. | Method of manufacturing semiconductor device having straight wall bump |
| WO1999036958A1 (en) * | 1998-01-20 | 1999-07-22 | Citizen Watch Co., Ltd. | Semiconductor device and method of production thereof and semiconductor mounting structure and method |
| KR100251677B1 (ko) * | 1996-03-21 | 2000-04-15 | 모리시타 요이찌 | 범프형성체 및 범프의 형성방법 |
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| EP0999588A3 (en) * | 1998-11-06 | 2003-01-08 | Sony Corporation | Semiconductor device and method for assembling the same |
| JP2003037128A (ja) * | 2001-07-25 | 2003-02-07 | Seiko Instruments Inc | 半田バンプ電極の製造方法 |
| US7135770B2 (en) | 2002-02-07 | 2006-11-14 | Nec Corporation | Semiconductor element with conductive columnar projection and a semiconductor device with conductive columnar projection |
| JP2009164442A (ja) * | 2008-01-09 | 2009-07-23 | Nec Electronics Corp | 半導体装置 |
| JP2010238886A (ja) * | 2009-03-31 | 2010-10-21 | Seiko Npc Corp | 半導体装置及びその製造方法 |
| FR3011120A1 (fr) * | 2013-09-24 | 2015-03-27 | St Microelectronics Crolles 2 | Puce de circuits integres montee sur un support |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642136B1 (en) | 2001-09-17 | 2003-11-04 | Megic Corporation | Method of making a low fabrication cost, high performance, high reliability chip scale package |
| US8021976B2 (en) | 2002-10-15 | 2011-09-20 | Megica Corporation | Method of wire bonding over active area of a semiconductor circuit |
| TWI313507B (en) | 2002-10-25 | 2009-08-11 | Megica Corporatio | Method for assembling chips |
| US6818545B2 (en) | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
| US8158508B2 (en) | 2001-03-05 | 2012-04-17 | Megica Corporation | Structure and manufacturing method of a chip scale package |
| US7099293B2 (en) | 2002-05-01 | 2006-08-29 | Stmicroelectronics, Inc. | Buffer-less de-skewing for symbol combination in a CDMA demodulator |
| TWI245402B (en) | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
| US8294279B2 (en) | 2005-01-25 | 2012-10-23 | Megica Corporation | Chip package with dam bar restricting flow of underfill |
-
1989
- 1989-06-19 JP JP1157692A patent/JP2785338B2/ja not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436198A (en) * | 1991-09-09 | 1995-07-25 | Rohm Co., Ltd. | Method of manufacturing semiconductor device having straight wall bump |
| KR100251677B1 (ko) * | 1996-03-21 | 2000-04-15 | 모리시타 요이찌 | 범프형성체 및 범프의 형성방법 |
| WO1999036958A1 (en) * | 1998-01-20 | 1999-07-22 | Citizen Watch Co., Ltd. | Semiconductor device and method of production thereof and semiconductor mounting structure and method |
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| EP0999588A3 (en) * | 1998-11-06 | 2003-01-08 | Sony Corporation | Semiconductor device and method for assembling the same |
| JP4688362B2 (ja) * | 2001-07-25 | 2011-05-25 | セイコーインスツル株式会社 | 半田バンプ電極およびその製造方法 |
| JP2003037128A (ja) * | 2001-07-25 | 2003-02-07 | Seiko Instruments Inc | 半田バンプ電極の製造方法 |
| US7135770B2 (en) | 2002-02-07 | 2006-11-14 | Nec Corporation | Semiconductor element with conductive columnar projection and a semiconductor device with conductive columnar projection |
| US7449406B2 (en) | 2002-02-07 | 2008-11-11 | Nec Corporation | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same |
| US7749888B2 (en) | 2002-02-07 | 2010-07-06 | Nec Corporation | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same |
| US7268438B2 (en) | 2002-02-07 | 2007-09-11 | Nec Corporation | Semiconductor element including a wet prevention film |
| JP2009164442A (ja) * | 2008-01-09 | 2009-07-23 | Nec Electronics Corp | 半導体装置 |
| JP2010238886A (ja) * | 2009-03-31 | 2010-10-21 | Seiko Npc Corp | 半導体装置及びその製造方法 |
| FR3011120A1 (fr) * | 2013-09-24 | 2015-03-27 | St Microelectronics Crolles 2 | Puce de circuits integres montee sur un support |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2785338B2 (ja) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0322437A (ja) | 半導体装置の製造方法 | |
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| JP2000243777A (ja) | Ｉｃチップを基板に接合する方法 | |
| JPS6149819B2 (ja) | ||
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPH11191541A (ja) | 半導体装置の構造およびその製造方法 | |
| JPS6112047A (ja) | 半導体装置の製造方法 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JPH09321049A (ja) | バンプ構造体の製造方法 | |
| JPH0252436A (ja) | ハンダバンプ製造方法 | |
| JP3598564B2 (ja) | バンプ形成方法 | |
| JPH0465832A (ja) | 半導体装置の製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JPH01187949A (ja) | 半導体装置の製造方法 | |
| KR960004093B1 (ko) | 반도체소자의 범프형성방법 | |
| JPH0422131A (ja) | 半導体装置の製造方法 | |
| JPS607139A (ja) | ボンデイング方法 | |
| KR100349374B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조 방법 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPH09306918A (ja) | はんだボールバンプ形成工程におけるバリアメタル形成方法 | |
| JPS62234352A (ja) | ハンダバンプ電極の形成方法 | |
| KR100385165B1 (ko) | 반도체 패키지와 이의 제조방법 | |
| JPS5815254A (ja) | 半導体素子の製造方法 | |
| KR20020030150A (ko) | 웨이퍼 레벨 패키지의 제조방법 |