CN102064135B - 具有金属柱的芯片及具有金属柱的芯片的封装结构 - Google Patents

具有金属柱的芯片及具有金属柱的芯片的封装结构 Download PDF

Info

Publication number
CN102064135B
CN102064135B CN201010527935.7A CN201010527935A CN102064135B CN 102064135 B CN102064135 B CN 102064135B CN 201010527935 A CN201010527935 A CN 201010527935A CN 102064135 B CN102064135 B CN 102064135B
Authority
CN
China
Prior art keywords
chip
metal column
opening
central shaft
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010527935.7A
Other languages
English (en)
Other versions
CN102064135A (zh
Inventor
施孟铠
李长祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201010527935.7A priority Critical patent/CN102064135B/zh
Publication of CN102064135A publication Critical patent/CN102064135A/zh
Application granted granted Critical
Publication of CN102064135B publication Critical patent/CN102064135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明关于一种具有金属柱的芯片及具有金属柱的芯片的封装结构。该芯片包括一芯片本体、一保护层及至少一金属柱。该保护层邻接于该芯片本体的表面，该保护层具有至少一开口，该开口具有一第一直径。该金属柱对应该开口，且具有一第二直径，其中第二直径/第一直径的比值大于或等于2。藉此，该金属柱的拉应力分布不会产生二个峰值的迭加，而可减少该金属柱外侧的拉应力的最大值。

Description

具有金属柱的芯片及具有金属柱的芯片的封装结构
技术领域
本发明关于一种芯片及具有芯片的封装结构，详言之，关于一种具有金属柱的芯片及具有金属柱的芯片的封装结构。
背景技术
参考图1，显示已知封装结构的剖面示意图。该封装结构1包括一基板12、至少一导接焊料13、一芯片10及一底胶(Underfill)14。该基板12为一有机基板，其具有一上表面121、至少一基板焊垫122及一防焊层123。该防焊层123具有开口以显露部分该基板焊垫122。该导接焊料13位于该焊垫122上。该芯片10覆晶接合于该基板12上，且包括一芯片本体11、一芯片焊垫115、一介电层112、一保护层113、至少一球下金属层(Under Ball Metal，UBM)114。
该芯片本体11具有一表面111且其材质为硅。该介电层112位于该芯片本体11的表面111。该介电层112通常被分类为：一般介电常数(Standard k)(4.5＜k＜10)、低介电常数(Low k)(k＜3.0)、极低介电常数(Ultra Low k，ULK)(2.0＜k＜2.5)及超低介电常数(Extreme Low k，ELK)(k＜2.0)。由于该芯片10上导线的宽度及电路的密度不断缩小，需要通过降低该介电层112的介电常数，来降低电路的漏电电流、导线之间的电容效应以及电路发热等问题，因而需要采用极低介电常数或超低介电常数的介电层112。常见作法是使该介电层112具有纳米等级空孔等微结构。
该保护层113的材质为聚亚酰胺(PI)，其位于该介电层112上。该保护层113具有至少一开口1131，以显露该芯片焊垫115。
该球下金属层(UBM)114位于该开口1131且覆盖部分该保护层113。该导接焊料13位于该球下金属层(UBM)114上，且对应该开口1131。该底胶(Underfill)14位于该基板12上表面121及该芯片本体11表面111之间，用以保护该导接焊料13。
然而传统采用该导接焊料13的结构中，基板焊垫122与芯片焊垫115之间需要保持一定的距离，避免该导接焊料13在回焊(Reflow)时产生短路的缺陷，而导致该封装结构1无法微小化。
因此，有必要提供一种封装结构以解决上述问题。
发明内容
本发明提供一种具有金属柱的芯片，其包括一芯片本体、一芯片焊垫、一保护层及至少一金属柱。该芯片本体具有一表面。该芯片焊垫位于该表面。该保护层邻接于该芯片本体的表面，该保护层具有至少一开口，该开口具有一第一直径并曝露出该芯片焊垫。该金属柱对应该保护层的开口且与该芯片焊垫电性连接，该金属柱具有一第二直径，其中该第二直径/第一直径的比值大于或等于2。
藉此，该金属柱的拉应力分布不会产生如已知技术二个峰值的迭加，而可减少该金属柱外侧的拉应力的最大值。
本发明另提供一种封装结构，其包括上述芯片。
本发明另提供一种具有金属柱的芯片，其包括一芯片本体、数个芯片焊垫、一保护层及数个金属柱。该芯片本体具有一表面。这些芯片焊垫位于该表面。该保护层邻接于该芯片本体的表面，该保护层具有数个开口，这些开口并曝露出这些芯片焊垫。这些金属柱对应这些开口，其中距离该芯片本体中央越远的金属柱的中心轴与其所对应的该开口的中心轴的偏移量越大，且该开口的中心轴位于该金属柱的中心轴与该芯片本体中央之间。
本发明另提供一种封装结构，其包括上述芯片。
附图说明
图1显示已知封装结构的剖面示意图；
图2显示本发明封装结构的第一实施例的剖面示意图；
图3显示本发明封装结构的第二实施例的剖面示意图；
图4显示本发明封装结构的第三实施例的剖面示意图；及
图5显示本发明封装结构的第四实施例的剖面示意图。
具体实施方式
参考图2，显示本发明封装结构的第一实施例的剖面示意图。该封装结构2包括一基板22、至少一电性连接体24(例如：导接焊料)、一芯片20及一底胶(Underfill)25。该基板22具有一上表面221、至少一基板焊垫222及一防焊层223。该防焊层223具有开口以显露部分该基板焊垫222。在本实施例中，该基板22较佳为一有机基板。该基板焊垫222及该电性连接体24邻接于该基板22的上表面221，且该电性连接体24位于该基板焊垫222上。
该芯片20位于该电性连接体24上。在本实施例中，该芯片20覆晶接合于该电性连接体24上。该芯片20包括一芯片本体21、一芯片焊垫23、一介电层212、一保护层213、至少一球下金属层(Under Ball Metal，UBM)214、至少一金属柱215及至少一表面处理层216。
该芯片本体21具有一表面211，且其材质为硅。该介电层212位于该芯片本体21的表面211，其具有纳米等级空孔等微结构。该介电层212通常被分类为：一般介电常数(Standard k)(4.5＜k＜10)、低介电常数(Low k)(k＜3.0)、极低介电常数(Ultra Low k，ULK)(2.0＜k＜2.5)及超低介电常数(Extreme Low k，ELK)(k＜2.0)。在本实施例中，该介电层212为一极低介电常数(ULK)介电层或一超低介电常数(ELK)介电层，其介电常数小于2.5。
该保护层213的材质较佳为聚亚酰胺(PI)或其它绝缘材料，其位于该介电层212上。该保护层213具有至少一开口2131，以显露该芯片焊垫23。该开口2131具有一第一直径D1。可以理解的是，如果该芯片20不具有该介电层212，则该保护层213邻接于该芯片本体21的表面211。
该球下金属层(UBM)214位于该开口2131且覆盖部分该保护层213。在本实施例中，该球下金属层(UBM)214的材质较佳为钛铜(TiCu)合金。该金属柱215位于该球下金属层(UBM)214上，且对应该开口2131。在本实施例中，该金属柱215较佳为一铜柱(Copper Pillar)，具有一第二直径D2。
由于具有纳米等级空孔等微结构的介电层212非常脆弱，故在设计上需要特别考虑应力集中的问题。由于该基板22与该芯片本体21的热膨胀系数(CTE)有差距，加上该介电层212的存在，因此在回焊(Reflow)或热循环工艺后，会在该金属柱215的外侧(远离该芯片本体21中心轴217的一侧)产生拉应力，而且距离该芯片本体21中心轴217越远的金属柱215的拉应力越大。以金属柱215为例，该拉应力的分布在区域A及区域B各有一个峰值，而且该区域A及区域B的拉应力因距离接近而容易产生迭加作用而形成更大的峰值，如此会导致该介电层212的破坏或脱层。经由该第二直径/第一直径(D2/D1)的比值大于或等于2，该金属柱215的拉应力分布不会产生二个峰值的迭加，而可减少该金属柱215外侧的拉应力的最大值。如此该介电层212所承受的拉应力可以减少约42％以上，而可避免其破坏或脱层。
可以理解的是，如果该芯片20不具有该球下金属层(UBM)214，则该金属柱215位于该开口2131且覆盖部分该保护层213。
该表面处理层216的材质较佳为镍(Ni)，位于该金属柱215的一端面，且电性连接该电性连接体24。该电性连接体24的融点较该金属柱215为低。该底胶(Underfill)25位于该基板22上表面221及该芯片本体21表面211之间，用以保护该电性连接体24及该金属柱215。
参考图3，显示本发明封装结构的第二实施例的剖面示意图。本实施例的封装结构3与第一实施例的封装结构2(图2)大致相同，其中相同的组件赋予相同的编号。本实施例与第一实施例不同处在于，该芯片20更包括一内填焊料27，位于该金属柱215的一开口内。亦即，先于该金属柱215的一端开设该开口，之后再填入该内填焊料27。经由该内填焊料27较该金属柱215软的特性，也可以改善应力集中的问题。
参考图4，显示本发明封装结构的第三实施例的剖面示意图。本实施例的封装结构4与第一实施例的封装结构2(图2)大致相同，其中相同的组件赋予相同的编号。该封装结构4包括一基板22、至少一电性连接体24(例如：导接焊料)、一芯片30及一底胶(Underfill)25。
该芯片30包括一芯片本体31、数个芯片焊垫(第一芯片焊垫33及第二芯片焊垫33a)、一介电层312、一保护层313、数个球下金属层(UBM)314、数个金属柱(第一金属柱315及第二金属柱315a)及数个表面处理层316。
该芯片本体31具有一表面311，且其材质为硅。该介电层312位于该芯片本体31的表面311，其具有纳米等级空孔等微结构。在本实施例中，该介电层312为一极低介电常数(ULK)介电层或一超低介电常数(ELK)介电层。
该保护层313的材质较佳为聚亚酰胺(PI)或其它绝缘材料，其位于该介电层312上。该保护层313具有数个开口(第一开口3131及第二开口3131a)，以显露这些芯片焊垫(第一芯片焊垫33及第二芯片焊垫33a)。可以理解的是，如果该芯片30不具有该介电层312，则该保护层313邻接于该芯片本体31的表面311。
这些球下金属层(UBM)314位于这些开口(第一开口3131及第二开口3131a)且覆盖部分该保护层313。在本实施例中，这些球下金属层(UBM)314的材质较佳为钛铜(TiCu)合金，且这些金属柱较佳为铜柱(Copper Pillar)。这些金属柱(第一金属柱315及第二金属柱315a)位于这些球下金属层(UBM)314上，且对应这些开口(第一开口3131及第二开口3131a)，其中距离该芯片本体中央越远的金属柱的中心轴与其所对应的该开口的中心轴的偏移量越大，且该开口的中心轴位于该金属柱的中心轴与该芯片本体中央之间。举例而言，该第一金属柱315对应该第一开口3131，该第二金属柱315a对应该第二开口3131a，第一金属柱315的中心轴317与该第一开口3131的中心轴318间具有一第一偏移量P1，第二金属柱315a的中心轴317a与该第二开口3131a的中心轴318a间具有一第二偏移量P2。该第二金属柱315a位于该第一金属柱315与该芯片本体31中心轴319之间，且该第一偏移量P1大于第二偏移量P2。
较佳地，该第一开口3131及该第二开口3131a具有第一直径，该第一金属柱315及该第二金属柱315a具有第二直径，且该第二直径/第一直径的比值大于或等于2。
这些表面处理层316位于这些金属柱(第一金属柱315及第二金属柱315a)的端面，且电性连接该电性连接体24。该底胶(Underfill)25位于该基板22上表面221及该芯片本体31表面311之间，用以保护该电性连接体24及这些金属柱(第一金属柱315及第二金属柱315a)。
在该封装结构4中，由于该第一偏移量P1及该第二偏移量P2的作用，这些金属柱(第一金属柱315及第二金属柱315a)的拉应力分布不会产生如已知技术二个峰值的迭加，而可减少这些金属柱(第一金属柱315及第二金属柱315a)外侧的拉应力的最大值。如此该介电层312所承受的拉应力可以减少约8％以上，而可避免其破坏或脱层。
参考图5，显示本发明封装结构的第四实施例的剖面示意图。本实施例的封装结构5与第三实施例的封装结构4(图4)大致相同，其中相同的组件赋予相同的编号。本实施例与第一实施例不同处在于，该芯片30更包括数个内填焊料27，位于这些金属柱(第一金属柱315及第二金属柱315a)的开口内。亦即，先于这些金属柱(第一金属柱315及第二金属柱315a)的一端开设该开口，之后再填入该内填焊料27。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。

Claims (11)

1.一种具有金属柱的芯片，包括：
一芯片本体，具有一表面；
数个芯片焊垫，位于该表面；
一保护层，邻接于该芯片本体的表面，该保护层具有数个开口，这些开口并曝露出这些芯片焊垫；
一介电层，位于该芯片本体的表面及该保护层之间；
数个球下金属层，位于这些开口；及
数个金属柱，对应这些开口且位于这些球下金属层上，其中距离该芯片本体中央越远的金属柱的中心轴与其所对应的该开口的中心轴的偏移量越大，且该开口的中心轴位于该金属柱的的中心轴与该芯片本体中央之间，以减少这些金属柱外侧的拉应力的最大值，而避免该介电层破坏或脱层。
2.如权利要求1的芯片，其中该介电层的介电常数小于2.5。
3.如权利要求2的芯片，其中该介电层具有纳米等级空孔的微结构。
4.如权利要求1的芯片，更包括数个内填焊料，位于每一金属柱的一开口内。
5.如权利要求1的芯片，其中这些开口包括一第一开口及一第二开口，这些金属柱包括一第一金属柱及一第二金属柱，该第一金属柱对应该第一开口，该第二金属柱对应该第二开口，第一金属柱的中心轴与该第一开口的中心轴间具有一第一偏移量，第二金属柱的中心轴与该第二开口的中心轴间具有一第二偏移量，该第二金属柱位于该第一金属柱与该芯片本体中央之间，且该第一偏移量大于第二偏移量。
6.如权利要求1的芯片，其中每一开口具有一第一直径，每一金属柱具有一第二直径，且该第二直径／第一直径的比值大于或等于2。
7.一种具有金属柱的芯片的封装结构，包括：
一基板，具有一上表面及一基板焊垫邻接于该基板的上表面；
数个导接焊料，邻接于该基板的上表面；及
一芯片，位于这些导接焊料上，该芯片包括：
一芯片本体，具有一表面；
数个芯片焊垫，位于该表面；
一保护层，邻接于该芯片本体的表面，该保护层具有数个开口并曝露出这些芯片焊垫；
一介电层，位于该芯片本体的表面及该保护层之间；
数个球下金属层，位于这些开口；及
数个金属柱，对应这些开口且位于这些球下金属层上且电性连接这些导接焊料及这些芯片焊垫，其中距离该芯片本体中央越远的金属柱的中心轴与其所对应的该开口的中心轴的偏移量越大，且该开口的中心轴位于该金属柱的中心轴与该芯片本体中央之间，以减少这些金属柱外侧的拉应力的最大值，而避免该介电层破坏或脱层。
8.如权利要求7的封装结构，其中该介电层的介电常数小于2.5。
9.如权利要求8的封装结构，其中该介电层具有纳米等级空孔的微结构。
10.如权利要求8的封装结构，其中这些开口包括一第一开口及一第二开口，这些金属柱包括一第一金属柱及一第二金属柱，该第一金属柱对应该第一开口，该第二金属柱对应该第二开口，第一金属柱的中心轴与该第一开口的中心轴间具有一第一偏移量，第二金属柱的中心轴与该第二开口的中心轴间具有一第二偏移量，该 第二金属柱位于该第一金属柱与该芯片本体中央之间，且该第一偏移量大于第二偏移量。
11.如权利要求8的封装结构，其中每一开口具有一第一直径，每一金属柱具有一第二直径，且该第二直径／第一直径的比值大于或等于2。
CN201010527935.7A 2010-10-21 2010-10-21 具有金属柱的芯片及具有金属柱的芯片的封装结构 Active CN102064135B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010527935.7A CN102064135B (zh) 2010-10-21 2010-10-21 具有金属柱的芯片及具有金属柱的芯片的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010527935.7A CN102064135B (zh) 2010-10-21 2010-10-21 具有金属柱的芯片及具有金属柱的芯片的封装结构

Publications (2)

Publication Number Publication Date
CN102064135A CN102064135A (zh) 2011-05-18
CN102064135B true CN102064135B (zh) 2015-07-22

Family

ID=43999350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010527935.7A Active CN102064135B (zh) 2010-10-21 2010-10-21 具有金属柱的芯片及具有金属柱的芯片的封装结构

Country Status (1)

Country Link
CN (1) CN102064135B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075290A (en) * 1998-02-26 2000-06-13 National Semiconductor Corporation Surface mount die: wafer level chip-scale package and process for making the same
US6462426B1 (en) * 2000-12-14 2002-10-08 National Semiconductor Corporation Barrier pad for wafer level chip scale packages
CN1391278A (zh) * 2001-06-13 2003-01-15 松下电器产业株式会社 半导体装置及其制造方法
CN1835218A (zh) * 2005-03-17 2006-09-20 台湾积体电路制造股份有限公司 封装体
CN1866504A (zh) * 2005-05-17 2006-11-22 矽品精密工业股份有限公司 半导体装置及其制法
CN101123234A (zh) * 2006-08-11 2008-02-13 日月光半导体制造股份有限公司 封装结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010007373A1 (en) * 2000-01-12 2001-07-12 Yoshinori Kadota Tape carrier for semiconductor device and method of producing same
KR101134168B1 (ko) * 2005-08-24 2012-04-09 삼성전자주식회사 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법
DE102008054054A1 (de) * 2008-10-31 2010-05-12 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075290A (en) * 1998-02-26 2000-06-13 National Semiconductor Corporation Surface mount die: wafer level chip-scale package and process for making the same
US6462426B1 (en) * 2000-12-14 2002-10-08 National Semiconductor Corporation Barrier pad for wafer level chip scale packages
CN1391278A (zh) * 2001-06-13 2003-01-15 松下电器产业株式会社 半导体装置及其制造方法
CN1835218A (zh) * 2005-03-17 2006-09-20 台湾积体电路制造股份有限公司 封装体
CN1866504A (zh) * 2005-05-17 2006-11-22 矽品精密工业股份有限公司 半导体装置及其制法
CN101123234A (zh) * 2006-08-11 2008-02-13 日月光半导体制造股份有限公司 封装结构及其制造方法

Also Published As

Publication number Publication date
CN102064135A (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
TWI478303B (zh) 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
US10083928B2 (en) Metal bump joint structure
US8957524B2 (en) Pillar structure for use in packaging integrated circuit products and methods of making such a pillar structure
US8552553B2 (en) Semiconductor device
TW200924090A (en) Protected solder ball joints in wafer level chip-scale packaging
US9293432B2 (en) Metal contact for chip packaging structure
US8431478B2 (en) Solder cap bump in semiconductor package and method of manufacturing the same
JP2007013063A (ja) 半導体装置
JP4120133B2 (ja) 半導体装置及びその製造方法
US20160300779A1 (en) Semiconductor package and manufacturing method thereof
JP2009064812A (ja) 半導体装置の電極構造およびその関連技術
JP2014116367A (ja) 電子部品、電子装置の製造方法及び電子装置
JP2007049103A (ja) 半導体チップおよびその製造方法、ならびに半導体装置
US8697566B2 (en) Bump structure and manufacturing method thereof
CN105938827A (zh) 半导体装置及用于制造半导体装置的方法
CN106463427A (zh) 半导体装置及其制造方法
US9355974B2 (en) Semiconductor device and manufacturing method therefor
US20110049708A1 (en) Semiconductor Chip Interconnection Structure and Semiconductor Package Formed Using the Same
CN102064135B (zh) 具有金属柱的芯片及具有金属柱的芯片的封装结构
US9589815B2 (en) Semiconductor IC packaging methods and structures
TWI500129B (zh) 半導體覆晶接合結構及方法
JP4774075B2 (ja) 半導体装置に配設される中継部材及び半導体装置
CN102543926B (zh) 半导体元件及其制造方法及半导体封装结构
CN102800641B (zh) 半导体覆晶接合结构及方法
CN105990292A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant