CN102800641B - 半导体覆晶接合结构及方法 - Google Patents

半导体覆晶接合结构及方法 Download PDF

Info

Publication number
CN102800641B
CN102800641B CN201210278913.0A CN201210278913A CN102800641B CN 102800641 B CN102800641 B CN 102800641B CN 201210278913 A CN201210278913 A CN 201210278913A CN 102800641 B CN102800641 B CN 102800641B
Authority
CN
China
Prior art keywords
jie
metallic compound
layer
metal column
connection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210278913.0A
Other languages
English (en)
Other versions
CN102800641A (zh
Inventor
萧友享
高金利
邱盈达
林光隆
李秋雯
杨秉丰
李长祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201210278913.0A priority Critical patent/CN102800641B/zh
Publication of CN102800641A publication Critical patent/CN102800641A/zh
Application granted granted Critical
Publication of CN102800641B publication Critical patent/CN102800641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明关于一种半导体覆晶接合结构及方法。该半导体覆晶接合结构包括一第一半导体元件、一第一介金属化合物、一第二半导体元件、一第二介金属化合物及一焊料层。该第一介金属化合物邻接于该第一半导体元件的金属柱。该第二介金属化合物邻接于该第二半导体元件的电性接点。该焊料层位于该第一介金属化合物及该第二介金属化合物之间。藉此，可有效提高可靠度。

Description

半导体覆晶接合结构及方法
技术领域
本发明关于一种半导体覆晶接合结构及方法，详言之，关于一种可减少介金属化合物的生成的半导体覆晶接合结构及方法。
背景技术
已知半导体覆晶接合方法中，会在上芯片的金属柱(Metal Pillar)上镀上一层镍层以作为障蔽层(Barrier Layer)，之后再将焊料形成于该镍层上。接着，将该上芯片置放于一下芯片或一基板上，使得该金属柱上的焊料接触该下芯片或该基板上的焊垫上的表面处理层。接着，进行回焊工艺，使得该焊料融化而接合于该焊垫上，以形成一覆晶接合结构。
该已知方法中，该表面处理层的材质为镍钯金，且该焊料的材质为锡及银。因此，在回焊后，该覆晶接合结构会具有三种介金属化合物(Intermetallic Compound，IMC)：(Cu，Ni)6Sn5、(Cu，Ni)3Sn4及(Pd，Ni)Sn4，其中该(Cu，Ni)6Sn5介金属化合物位于该镍层上，该(Cu，Ni)3Sn4介金属化合物位于该焊垫的表面处理层上，该(Pd，Ni)Sn4介金属化合物则位于该(Cu，Ni)6Sn5介金属化合物及该(Cu，Ni)3Sn4介金属化合物间的焊料层中。
该(Pd，Ni)Sn4介金属化合物会降低该覆晶接合结构的剪力强度(ShearStrength)。此外，在通电一段时间后该(Pd，Ni)Sn4介金属化合物会转换为(Ni，Pd)3Sn4介金属化合物，且会形成孔隙于两介金属化合物之间，因此会降低该覆晶接合结构的使用寿命。
因此，有必要提供一种半导体覆晶接合结构及方法，以解决上述问题。
发明内容
本揭露的一方面关于一种半导体覆晶接合结构。在一实施例中，该半导体覆晶接合结构包括一第一半导体元件、一第一介金属化合物(Intermetallic Compound，IMC)、一第二半导体元件、一第二介金属化合物及一焊料层。该第一半导体元件具有一金属柱。该第一介金属化合物直接位于该金属柱上。该第二半导体元件具有一电性接点。该第二介金属化合物邻接于该电性接点。该焊料层位于该第一介金属化合物及该第二介金属化合物之间。
本揭露的另一方面关于一种半导体覆晶接合结构。在一实施例中，该半导体覆晶接合结构包括一第一半导体元件、一第一介金属化合物、一第二半导体元件、一第二介金属化合物及一焊料层。该第一半导体元件具有一金属柱、一障蔽层(Barrier Layer)及一镀层，该障蔽层位于该金属柱的一末端上，该镀层位于该障蔽层上。该第一介金属化合物直接位于该镀层上。该第二半导体元件具有一电性接点。该第二介金属化合物邻接于该电性接点。该焊料层位于该第一介金属化合物及该第二介金属化合物之间。
本揭露的另一方面关于一种半导体覆晶接合方法。在一实施例中，该半导体覆晶接合方法包括以下步骤：(a)提供一第一半导体元件，该第一半导体元件具有一金属柱；(b)形成一焊料于该金属柱的一末端；(c)将该第一半导体元件置放于一第二半导体元件上，使得该金属柱上的焊料接触该第二半导体元件的一电性接点；及(d)进行回焊，以形成一第一介金属化合物及一第二介金属化合物，其中该第一介金属化合物邻接于该金属柱，且该第二介金属化合物邻接于该电性接点。
附图说明
图1显示本发明半导体封装结构的一实施例的剖视示意图；
图2显示图1的半导体封装结构中该中介基板及该上芯片间的覆晶接合结构的一实施例的区域A的放大示意图；
图3显示本发明覆晶接合结构的另一实施例的示意图：
图4显示本发明覆晶接合结构的另一实施例的示意图；
图5显示本发明覆晶接合结构的另一实施例的示意图；
图6至图8显示本发明半导体覆晶接合方法的一实施例的示意图；
图9显示本发明半导体覆晶接合方法的另一实施例的示意图；
图10显示本发明半导体覆晶接合方法的另一实施例的示意图；
图11显示本发明半导体覆晶接合方法的另一实施例的示意图；及
图12显示本发明覆晶接合结构的一实施例与已知覆晶接合结构的电迁移测试(EM-Testing)的比较图。
具体实施方式
参考图1，显示本发明半导体封装结构的一实施例的剖视示意图。该半导体封装结构1包括一基材10、数个外接焊球36、一中介基板38、一第一底胶40、一上芯片42、数个焊料层44、一第二底胶46及一封胶材料48。
该基材10为一硅基材、一晶圆或一玻璃基材，其具有一上表面101、一下表面102、一上电路层20、一下电路层30、一上保护层32及一下保护层34。该上电路层20位于该基材10的上表面101，且该下电路层30位于该基材10的下表面102。该上保护层32覆盖该上电路层20及该基材10的上表面101，且具有数个开口321以显露部分该上电路层20。该下保护层34覆盖该下电路层34及该基材10的下表面102，且具有数个开口341以显露部分该下电路层34。在本实施例中，该上电路层20、该下电路层30的材质为铜，且该上保护层32及该下保护层34为防焊层，其材质例如聚酰亚胺(Polyimide，PI)。该等外接焊球36位于该显露的下电路层30上，以供外界连接之用。该等外接焊球36位于该显露的第三下线路层30上，以供外界连接之用。
该中介基板38为一硅基材、一晶圆或一玻璃基材，且具有一上表面381、一下表面382、一上布线层383、一下布线层384、数个导通柱385、一下保护层387及数个焊球388。该上布线层383及该下布线层384分别位于该中介基板38的上表面381及下表面382。该等导通柱385贯穿该中介基板38，且接触及电性连接该上布线层383及该下布线层384。该下保护层387覆盖该下布线层384及该中介基板38的下表面382，且具有数个开口以显露部分该下布线层384。该等焊球388接触且电性连接该显露的下布线层384及该显露的上线路层20。该第一底胶40位于该中介基板38及该基材10之间以保护该等焊球388。在本实施例中，该下保护层387为防焊层，其材质例如聚酰亚胺(Polyimide，PI)。
该上芯片42接合于该中介基板38上，且具有数个金属柱424。每一该等焊料层44位于该每一该等金属柱424及该显露部分该上布线层383之间，用以将该等金属柱424接合于该上布线层383上。该第二底胶46位于该上芯片42及该中介基板38之间以保护该等金属柱424及该等焊料层44。
该封胶材料48位于该基材10的上表面101上，以包覆该中介基板38、该第一底胶40、该上芯片42及该第二底胶46。可以理解的是，该第一底胶40及该第二底胶46也可以省略。
参考图2，显示图1的半导体封装结构中该中介基板及该上芯片间的覆晶接合结构的一实施例的区域A的放大示意图。在本实施例中，该覆晶接合结构包括一第一半导体元件(例如该上芯片42)、一第一介金属化合物(Intermetallic Compound，IMC)50、一第二半导体元件(例如该中介基板38)、一第二介金属化合物52及一焊料层44。
该第一半导体元件(例如该上芯片42)具有一主动面421、一金属线路层422、一晶种层423、该等金属柱424及一保护层425。该金属线路层422位于该主动面421上。在本实施例中，该金属线路层422包括数个条电性绝缘的线段，其材质为铝、铜或铝铜。该保护层425覆盖该主动面421及该金属线路层422，且具有数个开口4251以显露部分该金属线路层422。在本实施例中，该保护层425为一钝化层，其材质为金属氧化物。该等金属柱424邻接于该金属线路层422上，且电性连接至该金属线路层422。在本实施例中，该晶种层423位于每一该等开口4251中的金属线路层422上，且每一该等金属柱424位于每一该等晶种层423上。亦即，每一该等晶种层423位于每一该等金属柱424及该金属线路层422之间。然而，可以理解的是，该等晶种层423也可以省略，且每一该等金属柱424直接位于该金属线路层422上。在本实施例中，该等金属柱424的材质为铜，且该等晶种层423的材质为钛铜。
该第二半导体元件(例如该中介基板38)具有一电性接点，用以电性连接该第一半导体元件(例如该上芯片42)。在本实施例中，该第二半导体元件(例如该中介基板38)的部分上布线层383形成焊垫3831。该焊垫3831即为该电性接点。在本实施例中，该第二半导体元件(例如该中介基板38)更具有一表面处理层39，其位于该焊垫3831上。该表面处理层39的材质为镍、镍锡、镍金、镍钯或镍钯金，且该焊垫3831的材质为铜。
该第一介金属化合物50直接位于该金属柱424的末端上。亦即，该第一介金属化合物50与该铜金属柱424之间没有任何障蔽层(Barrier Layer)，因此该第一介金属化合物50直接接触该铜金属柱424。该第二介金属化合物52邻接于该第二半导体元件的电性接点(即焊垫3831)。在本实施例中，该第二介金属化合物52直接位于该表面处理层39上，且直接接触该表面处理层39。该第一介金属化合物50的材质与该第二介金属化合物52的材质相同，其皆为(Cu，Ni)xSny，例如：(Cu，Ni)6Sn5。该焊料层44位于该第一介金属化合物50及该第二介金属化合物52之间，其材质为锡或锡银。
在本实施例中，该铜金属柱424的末端上没有镀上任何障蔽层(BarrierLayer)(例如镍层)，因此，在进行回焊工艺时，该铜金属柱424的铜及该表面处理层39的镍会很快地进入该焊料层44，而形成该第一介金属化合物50(其材质为(Cu，Ni)6Sn5)及该第二介金属化合物52(其材质为(Cu，Ni)6Sn5)。根据吉布斯能量(GibbEnergy)公式，当形成能量不同时，形成能量小且稳定性高的介金属化合物会先形成。由于(Cu，Ni)6Sn5的形成能量比(Pd，Ni)Sn4以及(Ni，Cu)3Sn4两者的形成能量小，并更为稳定，因此，该第一介金属化合物50(其材质为(Cu，Ni)6Sn5)及该第二介金属化合物52(其材质为(Cu，Ni)6Sn5)会先形成，且形成后会抑制(Pd，Ni)Sn4以及(Ni，Cu)3Sn4二种介金属化合物的形成。亦即，在本实施例中，大部分生成(Cu，Ni)6Sn5，仅少量生成(Pd，Ni)Sn4以及(Ni，Cu)3Sn4二种介金属化合物。
在本实施例中，该第一介金属化合物50及该第二介金属化合物52的厚度皆约为2μm，且该焊料层44的厚度约为15至16μm。当该覆晶接合结构通电一段时间后，该第一介金属化合物50及该第二介金属化合物52的厚度会成长至约为3.5μm，且该焊料层44的厚度会减少至约为13μm。因此，该第一介金属化合物50及该第二介金属化合物52不会完全取代该焊料层44。同时，由于该焊料层44中不会有孔隙的生成，因而可增加该覆晶接合结构的使用寿命。
参考图3，显示本发明覆晶接合结构的另一实施例的示意图。本实施例的覆晶接合结构与图2所示的覆晶接合结构大致相同，其中相同的元件赋予相同的编号。本实施例的覆晶接合结构与图2所示的覆晶接合结构不同处如下所述，在本实施例中，该金属柱424更具有一外围保护层54，位于该金属柱424的侧壁，且包围该金属柱424。在本实施例中，该外围保护层54的材质为金属氧化物。该外围保护层54的形成方式如下，首先将一遮蔽层盖住该金属柱424末端底面，接着将该该金属柱424连同该遮蔽层放在一氧化气体中以形成该外围保护层54于该金属柱424的侧壁。移除该遮蔽层之后，再形成该焊料层44于该金属柱424末端。
参考图4，显示本发明覆晶接合结构的另一实施例的示意图。本实施例的覆晶接合结构与图2所示的覆晶接合结构大致相同，其中相同的元件赋予相同的编号。本实施例的覆晶接合结构与图2所示的覆晶接合结构不同处如下所述，在本实施例中，该第一半导体元件(例如该上芯片42)更具有一障蔽层(Barrier Layer)426及一镀层427。该障蔽层426的材质为镍，且位于该金属柱424的一末端上。该镀层427位于该障蔽层426上。在本实施例中，该镀层427的材质与该金属柱424的材质相同，其皆为铜。因此，该第一介金属化合物50直接位于且直接接触该镀层427。该第一介金属化合物50的材质与该第二介金属化合物52的材质相同，其皆为(Cu，Ni)6Sn5。此外，本实施例的该第一半导体元件的该金属柱424也可以具有该外围保护层54。
参考图5，显示本发明覆晶接合结构的另一实施例的示意图。本实施例的覆晶接合结构与图4所示的覆晶接合结构大致相同，其中相同的元件赋予相同的编号。本实施例的覆晶接合结构与图4所示的覆晶接合结构不同处如下所述，在本实施例中，该第一半导体元件(例如该上芯片42)仅具有该障蔽层426，而不具有该镀层427。因此，本实施例的第一介金属化合物50a直接位于且直接接触该障蔽层426与该焊料层44，第二介金属化合物52a直接位于且直接接触该表面处理层39与该焊料层44。此外，在本实施例中，该金属柱424的铜因为该障蔽层426的作用，故不会进入该焊料层44，因此，该第一介金属化合物50a的材质与第二介金属化合物52a的材质相同，其皆为Ni3Sn4。
参考图6至图8，显示本发明半导体覆晶接合方法的一实施例的示意图。本实施例用以制得如图2所示的覆晶接合结构。
参考图6，提供一第一半导体元件。在本实施例中，该第一半导体元件为该上芯片42，其具有该主动面421、该金属线路层422、该晶种层423、该等金属柱424及该保护层425。该金属线路层422位于该主动面421上。在本实施例中，该金属线路层422包括数个条电性绝缘的线段，其材质为铝、铜或铝铜。该保护层425覆盖该主动面421及该金属线路层422，且具有数个开口4251以显露部分该金属线路层422。在本实施例中，该保护层425为一钝化层，其材质为金属氧化物。该等金属柱424邻接于该金属线路层422上，且电性连接至该金属线路层422。在本实施例中，该晶种层423位于每一该等开口4251中的金属线路层422上，且每一该等金属柱424位于每一该等晶种层423上。亦即，每一该等晶种层423位于每一该等金属柱424及该金属线路层422之间。然而，可以理解的是，该等晶种层423也可以省略，且每一该等金属柱424直接位于该金属线路层422上。在本实施例中，该等金属柱424的材质为铜，且该等晶种层423的材质为钛铜。
参考图7，形成一焊料44a于该金属柱424的末端。亦即，该金属柱424的末端不具有任何障蔽层(Barrier Layer)(例如镍层)，使得该焊料44a直接接触该铜金属柱424的末端上。该焊料44a的材质为锡或锡银。接着，提供一第二半导体元件。在本实施例中，该第二半导体元件为该中介基板38，其具有一电性接点，用以电性连接该第一半导体元件(该上芯片42)。该第二半导体元件(该中介基板38)的部分上布线层383形成焊垫3831。在本实施例中，该第二半导体元件(该中介基板38)更具有一表面处理层39，其位于该焊垫3831上。该表面处理层39的材质为镍、镍金、镍钯或镍钯金，且该焊垫3831的材质为铜。
参考图8，将该第一半导体元件(该上芯片42)置放于一第二半导体元件(该中介基板38)上，使得该金属柱424上的焊料44a接触该第二半导体元件(该中介基板38)的一电性接点(即该焊垫3831)。接着，进行回焊工艺，以形成该第一介金属化合物50及该第二介金属化合物52，而制得如图2所示的覆晶接合结构，其中该第一介金属化合物50邻接于该金属柱424，且该第二介金属化合物52邻接于该电性接点(即该焊垫3831)。该第一介金属化合物50直接位于且直接接触该金属柱424的末端。在本实施例中，该第二介金属化合物52直接位于且直接接触该表面处理层39。
在本实施例中，该铜金属柱424的末端上没有镀上任何障蔽层(BarrierLayer)(例如镍层)，因此，在进行回焊工艺时，该铜金属柱424的铜会很快地进入该焊料44a，而形成该第一介金属化合物50(其材质为(Cu，Ni)6Sn5)，同时，该表面处理层39的镍亦很快地进入该焊料44a，而形成该第二介金属化合物52(其材质为(Cu，Ni)6Sn5)。如此，会抑制(Pd，Ni)Sn4以及(Ni，Cu)3Sn4二种介金属化合物的形成。亦即，在本实施例中，会生成大量的(Cu，Ni)6Sn5，而仅生成少量的(Pd，Ni)Sn4以及(Ni，Cu)3Sn4。
参考图9，显示本发明半导体覆晶接合方法的另一实施例的示意图。本实施例用以制得如图4所示的覆晶接合结构。本实施例的覆晶接合方法与图6至图8所示的覆晶接合方法大致相同，其中相同的元件赋予相同的编号。本实施例的覆晶接合方法与图6至图8所示的覆晶接合方法不同处如下所述。该第一半导体元件(例如该上芯片42)更具有该障蔽层426及该镀层427。该障蔽层426的材质为镍，且位于该金属柱424的一末端上。该镀层427位于该障蔽层426上，且其厚度约为2至8μm。在本实施例中，该镀层427的材质与该金属柱424的材质相同，其皆为铜。该焊料44a位于该镀层427上。
接着，将该第一半导体元件(该上芯片42)置放于一第二半导体元件(该中介基板38)上，使得该焊料44a接触该第二半导体元件(该中介基板38)的电性接点(即该该焊垫3831)上的该表面处理层39。接着，进行回焊工艺，以形成该第一介金属化合物50及该第二介金属化合物52，而制得如图4所示的覆晶接合结构。
参考图10，显示本发明半导体覆晶接合方法的另一实施例的示意图，本实施例用以制得如图4所示的覆晶接合结构。本实施例的覆晶接合方法与图9所示的覆晶接合方法大致相同，其中相同的元件赋予相同的编号。本实施例的覆晶接合方法与图9所示的覆晶接合方法不同处如下所述。该第二半导体元件的该表面处理层39上更具有焊料44b。接着，将该第一半导体元件置放于一第二半导体元件上，使得该焊料44a接触该表面处理层39上的该焊料44b。接着，进行回焊工艺，而制得如图4所示的覆晶接合结构。
参考图11，显示本发明半导体覆晶接合方法的另一实施例的示意图。本实施例用以制得如图5所示的覆晶接合结构。本实施例的覆晶接合方法与图10所示的覆晶接合方法大致相同，其中相同的元件赋予相同的编号。本实施例的覆晶接合方法与图10所示的覆晶接合方法不同处如下所述。在本实施例中，该第一半导体元件(例如该上芯片42)仅具有该障蔽层426，而不具有该镀层427。因此，该焊料44a直接位于该障蔽层426上。接着，将该第一半导体元件置放于一第二半导体元件上，使得该焊料44a接触该表面处理层39上的该焊料44b。接着，进行回焊工艺，而制得如图5所示的覆晶接合结构。
参考图12，显示本发明覆晶接合结构的一实施例与已知覆晶接合结构的电迁移测试(EM-Testing)的比较图。图中··代表本发明覆晶接合结构的该实施例(如图2所示)，其材质如下：金属柱424为铜，焊料层44为锡银，表面处理层39为镍钯金。图中■代表已知覆晶接合结构，其材质如下：金属柱为铜且镀上一层镍层做为障蔽层，焊料层为锡银，表面处理层为镍钯金。本测试的条件如下：直流电的电流密度为1.81*104A/cm2，通电时间为160小时，环境温度为100··，焊料层温度为170至180··。由图中可看出，在已知覆晶接合结构中所生成的介金属化合物的厚度总和会大于本发明覆晶接合结构的该实施例中所生成的介金属化合物的厚度总和，而且此现象在通电时间越久越明显。因此，实验结果得知，本发明覆晶接合结构的该实施例的电迁移寿命(EM-Lifetime)为635小时，而该已知覆晶接合结构的电迁移寿命为557小时，因此，本发明覆晶接合结构的该实施例于严苛电迁移测试下寿命比该已知覆晶接合结构的电迁移寿命增加至少14％。若于一般电迁移测试环境，本发明的电迁移寿命优势会更显著。
此外，在上述已知覆晶接合结构中，钯会与焊料生成PdSn4，而降低剪力强度(Shear Strength)；而在本发明覆晶接合结构的该实施例中，铜会抑制(Pd，Ni)Sn4的生成，而提高剪力强度。根据文献显示，当钯在焊料中占0.2wt％时，因PdSn4的生成而造成已知覆晶接合结构的剪力强度约为1250g，而本发明覆晶接合结构的该实施例由于其介金属化合物为(Cu，Ni)6Sn5，因此其剪力强度约为1900g。相较之下，本发明覆晶接合结构的该实施例的剪力强度比该已知覆晶接合结构的剪力强度增加约50％。因此，本发明覆晶接合结构的该实施例的可靠度优于该已知覆晶接合结构。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。

Claims (16)

1.一种半导体覆晶接合结构，包括：
一第一半导体元件，具有一金属柱；
一第一介金属化合物，直接位于该金属柱上；
一第二半导体元件，具有一电性接点；
一第二介金属化合物，邻接于该电性接点；及
一焊料层，位于该第一介金属化合物及该第二介金属化合物之间，
其中该金属柱的材质为铜，该第一介金属化合物直接接触该铜金属柱，且该第一介金属化合物的材质与该第二介金属化合物的材质相同，及其中该第一介金属化合物的材质与该第二介金属化合物的材质皆为(Cu,Ni)6Sn5。
2.如权利要求1的半导体覆晶接合结构，其中该第一介金属化合物的材质与该第二介金属化合物的材质更包括(Pd,Ni)Sn4以及(Ni,Cu)3Sn4及其他金属化合物。
3.如权利要求1的半导体覆晶接合结构，其中该电性接点为一焊垫，该第二半导体元件更具有一表面处理层，位于该焊垫上，且该第二介金属化合物直接位于该表面处理层上。
4.如权利要求3的半导体覆晶接合结构，其中该表面处理层的材质为镍、镍锡、镍金、镍钯或镍钯金。
5.如权利要求1的半导体覆晶接合结构，其中该金属柱具有一外围保护层，位于该金属柱的侧壁，且包围该金属柱。
6.如权利要求1的半导体覆晶接合结构，其中该第一介金属化合物及该第二介金属化合物的厚度皆约为2μm，且该焊料层的厚度约为15至16μm。
7.如权利要求1的半导体覆晶接合结构，其中当该半导体覆晶接合结构通电一段时间后，该第一介金属化合物及该第二介金属化合物的厚度会成长至约为3.5μm，且该焊料层的厚度会减少至约为13μm。
8.一种半导体覆晶接合结构，包括：
一第一半导体元件，具有一金属柱、一障蔽层及一镀层，该障蔽层位于该金属柱的一末端上，该镀层位于该障蔽层上；
一第一介金属化合物，直接位于该镀层上；
一第二半导体元件，具有一电性接点；
一第二介金属化合物，邻接于该电性接点；及
一焊料层，位于该第一介金属化合物及该第二介金属化合物之间，
其中该镀层的材质与该金属柱的材质相同，及其中该镀层与该金属柱的材质为铜，该第一介金属化合物直接接触该铜镀层，且该第一介金属化合物的材质与该第二介金属化合物的材质相同，其皆为(Cu,Ni)6Sn5。
9.如权利要求8的半导体覆晶接合结构，其中该第一介金属化合物的材质与该第二介金属化合物的材质更包括(Ni,Cu)3Sn4及其他介金属化合物。
10.如权利要求8的半导体覆晶接合结构，其中该第一半导体元件更具有一金属线路层，该金属柱邻接于该金属线路层上，且电性连接该金属线路层。
11.如权利要求8的半导体覆晶接合结构，其中该电性接点为一焊垫，该第二半导体元件更具有一表面处理层，位于该焊垫上，且该第二介金属化合物直接位于该表面处理层上。
12.如权利要求11的半导体覆晶接合结构，其中该表面处理层的材质为镍、镍锡、镍金、镍钯或镍钯金。
13.如权利要求8的半导体覆晶接合结构，其中该金属柱具有一外围保护层，位于该金属柱的侧壁，且包围该金属柱。
14.一种半导体覆晶接合方法，包括：
(a)提供一第一半导体元件，该第一半导体元件具有一金属柱，其中该金属柱的材质为铜；
(b)形成一焊料于该金属柱的一末端；
(c)将该第一半导体元件置放于一第二半导体元件上，使得该金属柱上的焊料接触该第二半导体元件的一电性接点；及
(d)进行回焊，以形成一第一介金属化合物及一第二介金属化合物，且该第二介金属化合物邻接于该电性接点，该第一介金属化合物直接接触该铜金属柱，且该第一介金属化合物的材质与该第二介金属化合物的材质相同，其该第一介金属化合物的材质与该第二介金属化合物的材质皆为(Cu,Ni)6Sn5。
15.如权利要求14的半导体覆晶接合方法，其中该步骤(a)中，第一半导体元件更具有一障蔽层及一镀层，该障蔽层位于该金属柱的一末端上，该镀层位于该障蔽层上，该镀层的材质为铜，且该步骤(b)中，该焊料直接接触该铜镀层。
16.如权利要求14的半导体覆晶接合方法，其中该步骤(c)中，该电性接点为一焊垫，该第二半导体元件更具有一表面处理层，位于该电性接点上，且该步骤(d)中，该第二介金属化合物直接位于该表面处理层上。
CN201210278913.0A 2012-08-07 2012-08-07 半导体覆晶接合结构及方法 Active CN102800641B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210278913.0A CN102800641B (zh) 2012-08-07 2012-08-07 半导体覆晶接合结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210278913.0A CN102800641B (zh) 2012-08-07 2012-08-07 半导体覆晶接合结构及方法

Publications (2)

Publication Number Publication Date
CN102800641A CN102800641A (zh) 2012-11-28
CN102800641B true CN102800641B (zh) 2015-10-28

Family

ID=47199706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210278913.0A Active CN102800641B (zh) 2012-08-07 2012-08-07 半导体覆晶接合结构及方法

Country Status (1)

Country Link
CN (1) CN102800641B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443813B1 (en) 2015-03-05 2016-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3885638B2 (ja) * 2001-07-04 2007-02-21 株式会社デンソー プレス工法およびプレス用部材の作製方法
US8143722B2 (en) * 2006-10-05 2012-03-27 Flipchip International, Llc Wafer-level interconnect for high mechanical reliability applications
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件

Also Published As

Publication number Publication date
CN102800641A (zh) 2012-11-28

Similar Documents

Publication Publication Date Title
JP6667765B2 (ja) 電極接続方法及び電極接続構造
KR101477596B1 (ko) 반도체칩 및 그 제조 방법
US9412715B2 (en) Semiconductor device, electronic device, and semiconductor device manufacturing method
TW447055B (en) Lead frame and method for plating the same
JP2014116367A (ja) 電子部品、電子装置の製造方法及び電子装置
JP2008042104A (ja) 電子装置及びその製造方法
Orii et al. Electromigration analysis of peripheral ultra fine pitch C2 flip chip interconnection with solder capped Cu pillar bump
KR20100080352A (ko) 금속 범프를 가진 반도체 패키지 기판
TWI500129B (zh) 半導體覆晶接合結構及方法
JP2013135014A (ja) 電子部品及び電子機器
CN102800641B (zh) 半导体覆晶接合结构及方法
JP2004047510A (ja) 電極構造体およびその形成方法
JP5476926B2 (ja) 半導体装置の製造方法
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
RU2671383C1 (ru) Способ формирования шариковых выводов на алюминиевой металлизации контактных площадок кристалла
JP2021034600A (ja) 半導体装置
US20160233181A1 (en) Electronic device and method for manufacturing the same
TW545098B (en) Fine pad pitch organic circuit board with plating solder and method for fabricating the same
TWI605740B (zh) 基體之接合方法
TWI412111B (zh) 電路板之電性連接結構及電路板裝置
JP2011243746A (ja) 半導体装置の製造方法
JP2014110355A (ja) 半導体装置
Orii et al. Effect of preformed IMC layer on Electromigration of Solder Capped Cu Pillar Bump Interconnection on an organic substrate
WO2009145196A1 (ja) 半導体チップ、中間基板および半導体装置
JP2013243318A (ja) 電子部品の実装構造体およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant