CN102543926B - 半导体元件及其制造方法及半导体封装结构 - Google Patents

半导体元件及其制造方法及半导体封装结构 Download PDF

Info

Publication number
CN102543926B
CN102543926B CN201210064732.8A CN201210064732A CN102543926B CN 102543926 B CN102543926 B CN 102543926B CN 201210064732 A CN201210064732 A CN 201210064732A CN 102543926 B CN102543926 B CN 102543926B
Authority
CN
China
Prior art keywords
layer
semiconductor substrate
semiconductor
semiconductor element
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210064732.8A
Other languages
English (en)
Other versions
CN102543926A (zh
Inventor
郑斌宏
洪志斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201210064732.8A priority Critical patent/CN102543926B/zh
Publication of CN102543926A publication Critical patent/CN102543926A/zh
Application granted granted Critical
Publication of CN102543926B publication Critical patent/CN102543926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明关于一种半导体元件及其制造方法及半导体封装结构。该半导体元件包括一半导体基板、至少一金属柱、一第一聚合物层及一第二聚合物层。该第一聚合物层包覆这些该金属柱的下半部，因此可降低这些该金属柱断裂及倒塌的风险。此外，该第一聚合物层及该第二聚合物层分别位于该半导体基板的二侧，可避免该半导体基板发生翘曲。

Description

半导体元件及其制造方法及半导体封装结构
技术领域
本发明关于一种半导体元件及其制造方法，以及一种具有该半导体元件的半导体封装结构，详言之，关于一种具有二层聚合物层的半导体元件及其制造方法，以及一种具有该半导体元件的半导体封装结构。
背景技术
已知半导体元件包含一硅基材、一布线层、数个铜柱(Copper Pillar)及一聚合物层。该硅基材具有一主动面及一背面。该布线层位于该硅基材的主动面，且具有数个焊垫。这些铜柱位于焊垫上。由于这些铜柱具有高的高宽比(High AspectRatio)，因此会有容易断裂及倒塌的风险。此外，该聚合物层位于该硅基材的背面，由于该聚合物层与该硅基材的热膨胀系数(CTE)并不匹配，因此容易形成翘曲。
发明内容
本发明提供一半导体元件，其包括一半导体基板、一布线层、至少一导通柱(Conductive Via)、一钝化层(Passivation Layer)、至少一金属柱(Metal Pillar)、一第一聚合物层(Polymer Layer)及一第二聚合物层。该半导体基板具有一第一表面及一第二表面。该布线层位于该半导体基板的第一表面。该导通柱贯穿该半导体基板，且电性连接至该布线层。该钝化层覆盖该布线层且显露部分该布线层。该金属柱邻接该半导体基板的第一表面，且电性连接至该显露的部分该布线层。该第一聚合物层覆盖该钝化层，且该至少一金属柱凸出于该第一聚合物层之外。该第二聚合物层邻接该半导体基板的第二表面。
在本发明中，该第一聚合物层包覆这些该金属柱的下半部，因此可以支撑这些该金属柱，降低这些该金属柱断裂及倒塌的风险。此外，该第一聚合物层及该第二聚合物层分别位于该半导体基板的二侧，其热膨胀时会互相抵销，因此可避免该半导体基板发生翘曲。
本发明另提供一种半导体元件的制造方法，其包括以下步骤：(a)提供一晶圆，该晶圆包括一半导体基板、一布线层、至少一导通柱(Conductive Via)及一钝化层(Passivation Layer)，该半导体基板具有一第一表面及一第二表面，该布线层位于该半导体基板的第一表面，该至少一导通柱位于该半导体基板内，且电性连接至该布线层，该钝化层覆盖该布线层且显露部分该布线层；(b)形成至少一金属柱，其中该至少一金属柱邻接该半导体基板的第一表面，且电性连接至该显露的部分该布线层；(c)形成一第一聚合物层(Polymer Layer)以覆盖该钝化层，其中该至少一金属柱凸出于该第一聚合物层之外；及(d)形成一第二聚合物层于该半导体基板的第二表面。
本发明另提供一种半导体封装结构，其包括一下基板、一半导体元件、一上半导体元件及一封胶材料。该半导体元件与上述的该半导体元件相同，且位于该下基板上。该半导体元件的金属柱电性连接至该下基板。该上半导体元件位于该半导体元件上，且电性连接至该至少一导通柱。该封胶材料包覆该下基板、该半导体元件及该上半导体元件。
附图说明
图1显示本发明半导体元件的一实施例的示意图；
图2至图15显示本发明半导体元件的制造方法的一实施例的示意图；
图16显示本发明半导体封装结构的一实施例的示意图；
图17至图19显示本发明半导体封装结构的制造方法的一实施例的示意图；
图20显示本发明半导体元件的另一实施例的示意图；
图21至图25显示本发明半导体元件的制造方法的另一实施例的示意图；
图26显示本发明半导体元件的另一实施例的示意图；及
图27显示本发明半导体封装结构元件的另一实施例的示意图。
具体实施方式
参考图1，显示本发明半导体元件的一实施例的示意图。该半导体元件1包括一半导体基板11、一布线层12、至少一导通柱(Conductive Via)13、至少一阻绝层(Liner)131、一钝化层(Passivation Layer)14、至少一金属柱(Metal Pillar)15、一第一聚合物层(Polymer Layer)16、一第二聚合物层17及一保护盖(Protection Cap)2。
该半导体基板11具有一第一表面111及一第二表面112。在本实施例中，该半导体基板11为一硅基材。该布线层12位于该半导体基板11的第一表面111。该布线层12包括至少一介电层(未绘示)、至少一导线(未绘示)及至少一焊垫121。该导线位于该介电层内。该导线可为铜、铜合金或其他导电金属所制成，且可使用广为人知的镶嵌工艺(Damascene Process)制成。此外，该布线层12可包括俗称的层间介电层(Inter-layer Dielectric,ILD)及金属间介电层(Inter-metal Dielectric,IMD)。
该导通柱13贯穿该半导体基板11，且电性连接至该布线层12。在本实施例中，该导通柱13接触该布线层12。该阻绝层131围绕该导通柱13。较佳地，该阻绝层131包括一层或多层的氮化硅、氧化物、高分子或相似物，且该导通柱13包括铜、钨、铝、银及其组合物或相似物。其他材料，包括导电扩散阻隔层，例如氮化钽、钽、氮化钛、钛、钨化钴或相似物，亦可被使用。
该钝化层14覆盖该布线层12且显露部分该布线层12(即该焊垫121)。在本实施例中，该钝化层14的材质为氮化物或氧化物。该金属柱15邻接该半导体基板11的第一表面111，且电性连接至该显露的部分该布线层12。在本实施例中，该金属柱15位于该焊垫121上。较佳地，该半导体元件1更包括一第一晶种层151、一阻隔层(Barrier Layer)152及一焊料153。该第一晶种层151位于该焊垫121上，且该金属柱15位于该第一晶种层151上。该阻隔层152位于该金属柱15上，且该焊料153位于该阻隔层152上。在本实施例中，该第一晶种层151的材质为钛铜(TiCu)或钛钨(TiW)，该金属柱15的材质为铜，该阻隔层152的材质为镍。
该第一聚合物层16覆盖且直接接触该钝化层14，且该金属柱15凸出于该第一聚合物层16之外。该第二聚合物层17邻接该半导体基板11的第二表面112，且该导通柱13及该阻绝层131凸出于该第二聚合物层17之外。在本实施例中，该导通柱13的顶面与该阻绝层131的顶面共平面。该第一聚合物层16及该第二聚合物层17的材质为非感光性高分子聚合物，例如：苯环丁烯(Benzocyclobutene,BCB)、聚酰亚胺(polyimide，PI)或环氧树脂(epoxy)。
该保护盖2覆盖该导通柱13的一顶面及该阻绝层131的凸出部分。如果仅有该导通柱13凸出于该第二聚合物层17之外，则该保护盖2直接覆盖该导通柱13的凸出部分。在本实施例中，该保护盖2具有一第二晶种层21及一第一球下金属层(UnderBall Metal,UBM)22。该第二晶种层21覆盖该凸出的导通柱13及阻绝层131以及部分该第二聚合物层17。该第一球下金属层22位于该第二晶种层21上。该第二晶种层21的材质为钛铜(TiCu)。
该第一球下金属层22的顶部宽于该第一球下金属层22的底部。在本实施例中，该第一球下金属层22包括一第一层23、一第二层24、一第三层25及一第四层26。该第一层23位于该第二晶种层21上，该第二层24位于该第一层23上，该第三层25位于该第二层24上，且该第四层26位于该第三层25上。该第一层23为铜，该第二层24为镍，该第三层25为钯，且该第四层26为金。然而，在其他实施例中，这些第一球下金属层22包括一第一层、一第二层及一第三层。该第一层为铜，该第二层为镍，且该第三层为锡/银合金。
参考图2至图15，显示本发明半导体元件的制造方法的一实施例的示意图。参考图2，提供一半导体晶圆10。该晶圆10包括一半导体基板11、一布线层12、至少一导通柱(Conductive Via)13、至少一阻绝层(Liner)131及一钝化层(PassivationLayer)14。
该半导体基板11具有一第一表面111及一第二表面112。该布线层12位于该半导体基板11的第一表面111。该布线层12包括至少一介电层(未绘示)、至少一导线(未绘示)及至少一焊垫121。该导线位于该介电层内。该导线可为铜、铜合金或其他导电金属所制成，且可使用广为人知的镶嵌工艺(Damascene Process)制成。此外，该布线层12可包括俗称的层间介电层(Inter-layer Dielectric,ILD)及金属间介电层(Inter-metal Dielectric,IMD)。
该导通柱13位于该半导体基板11内，且电性连接至该布线层12。在本实施例中，该导通柱13接触该布线层12。该阻绝层131围绕该导通柱13。该导通柱13及该阻绝层131可以任何适当的方法形成。例如，在形成该布线层12之前或之后，经由，例如，一次或多次的蚀刻工艺、铣削(Milling)、激光技术或其他相似方法形成开口，使其延伸至该半导体基板11内。较佳地，该阻绝层131包括一层或多层的氮化硅、氧化物、高分子或相似物，且该导通柱13包括铜、钨、铝、银及其组合物或相似物。其他材料，包括导电扩散阻隔层，例如氮化钽、钽、氮化钛、钛、钨化钴或相似物，亦可被使用。
该钝化层14覆盖并直接接触该布线层12且显露部分该布线层12(即该焊垫121)。在本实施例中，该钝化层14的材质为氮化物或氧化物。
参考图3，形成一第一晶种层151以覆盖该钝化层14及显露的部分该布线层12(即该焊垫121)。在本实施例中，该第一晶种层151的材质为钛铜(TiCu)或钛钨(TiW)并以溅镀(sputtering)的方式覆盖于该钝化层14及该显露的部分该布线层12(即该焊垫121)上。
参考图4，形成一光阻层3于该第一晶种层151上，其中该光阻层3具有至少一光阻开口31，以显露部分该第一晶种层151。该光阻开口31的位置对应该显露的部分该布线层12(即该焊垫121)。
参考图5，形成一金属柱15于该光阻开口31内，使得该金属柱15邻接该半导体基板11的第一表面111，且电性连接至该显露的部分该布线层12(即该焊垫121)。在本实施例中，该金属柱15直接位于该显露的部分该布线层12(即该焊垫121)上。接着，形成一阻隔层152于该金属柱15上。接着，形成一焊料153于该阻隔层152上。在本实施例中，该金属柱15的材质为铜，该阻隔层152的材质为镍，皆以电镀的方式形成于该光阻开口31内。
参考图6，移除该光阻层3。接着，利用蚀刻方式移除未被该至金属柱15盖住的部分第一晶种层151。接着，形成一第一聚合物层(Polymer Layer)16以覆盖该钝化层14，其中该金属柱15凸出于该第一聚合物层16之外。在本实施例中，该第一聚合物层16材质为苯环丁烯(Benzocyclobutene,BCB)、聚酰亚胺(polyimide，PI)或环氧树脂(epoxy)。接着，加热该焊料153使其形成半球状。
参考图7，提供一第一载体32。该半导体基板11的第一表面111利用一第一黏接层33附着于该第一载体32。
参考图8，从该半导体基板11的第二表面112薄化该半导体基板11，以显露出该导通柱13的顶端。该薄化工艺包括一研磨或化学机械研磨(Chemical MechanicalPolishing,CMP)的步骤及/或一接续的蚀刻步骤。应注意的是，在该薄化工艺中，仅移除该阻绝层131的顶部，因此该导通柱13的一顶面被显露，且大致与该阻绝层131的剩余部分的一顶面共平面。
参考图9，一第二聚合物层17，例如，苯环丁烯(Benzocyclobutene,BCB)、聚酰亚胺(polyimide，PI)或环氧树脂(epoxy)，形成于该第二表面112上，且覆盖该导通柱13及该阻绝层131的显露部分。在本实施例中，该第二聚合物层17与该第一聚合物层16较佳为同一种高分子材料。在其他实施例中，该第二聚合物层17与该第一聚合物层16可不同高分子材料的搭配。
参考图10，移除(例如，经由显影或蚀刻)部分该第二聚合物层17，因此该导通柱13及该阻绝层131的末端部分凸出于该第二聚合物层17之外。应注意的是，该阻绝层131的末端部分并未被移除，且该导通柱13的顶面大致与该阻绝层131的顶面共平面。
参考图11，形成数个保护盖2于该导通柱13的顶面及该阻绝层131的凸出部分上。在本实施例中，形成该保护盖2的方法如下所述。
参考图12，显示图10的局部放大图。参考图13，溅镀一第二晶种层21于该第二聚合物层17、该导通柱13及该阻绝层131上。
参考图14，形成一光阻层34于该第二晶种层21上，且形成数个开口341于该光阻层34。这些开口341的位置对应这些导通柱13，且每一这些开口341的顶部宽于每一这些开口341的底部。
参考图15，形成数个第一球下金属层(Under Ball Metal,UBM)22于这些开口341内。在本实施例中，该第一球下金属层22包括一第一层23、一第二层24、一第三层25及一第四层26。该第一层23为铜，该第二层24为镍，该第三层25为钯，且该第四层26为金。然而，在其他实施例中，该第一球下金属层22包括一第一层、一第二层及一第三层。该第一层为铜，该第二层为镍，且该第三层为锡/银合金。接着，移除该光阻层34，并移除位于这些第一球下金属层22以外的部分该第二晶种层21，以形成这些保护盖2。
接着，移除该第一载体32，并切割该半导体晶圆10，以形成数个如图1所示的半导体元件1。
在该半导体元件1中，该第一聚合物层16包覆这些该金属柱15的下半部，因此可以支撑这些该金属柱15，降低这些该金属柱15断裂及倒塌的风险。此外，该第一聚合物层16及该第二聚合物层17分别位于该半导体基板11的二侧，其因温度影响所产生的形变会互相抵销，因此可避免该半导体基板11发生翘曲。
参考图16，显示本发明半导体封装结构的一实施例的示意图。该半导体封装结构4包括一下基板41、一半导体元件1、一上半导体元件42及一封胶材料43。该下基板41为，例如，一有机基板。该半导体元件1与图1的半导体元件1相同，且位于该下基板41上。该半导体元件1利用该金属柱15及该焊料153电性连接至该下基板41。
该上半导体元件42位于该半导体元件1上，且利用该保护盖2电性连接至该导通柱13。该封胶材料43包覆该下基板41、该半导体元件1及该上半导体元件42。
较佳地，该半导体封装结构4更包括一第一底胶44、一第二底胶45及数个焊球46。该第一底胶44位于该半导体元件1及该下基板41之间，以保护这些金属柱15及这些焊料153。该第二底胶45位于该上半导体元件42及该半导体元件1之间。这些焊球46位于该下基板41的底面。
参考图17至图19，显示本发明半导体封装结构的制造方法的一实施例的示意图。参考图17，于切割步骤后，该半导体元件1被设置于一胶带36上，其中该半导体基板11的第二表面112面对该胶带36。
参考图18，提供一第二载体51及一下基板41。该下基板41利用一第二黏接层52附着于该第二载体51。接着，将该半导体元件1连结至该下基板41。一第一底胶44形成于该半导体元件1及该下基板41之间，以保护这些金属柱15及这些焊料153。接着，移除该胶带36。
参考图19，形成一第二底胶45于该第二聚化物层17上，且一上半导体元件42堆迭于该半导体元件1上。同时，该保护盖2接触且电性连接该上半导体元件42。接着，形成一封胶材料43，以包覆该下基板41、该半导体元件1及该上半导体元件42。
接着，移除该第二载体51及该第二黏接层52，且形成数个焊球46于该下基板41的底面，以制得如图16所示的半导体封装结构4。
参考图20，显示本发明半导体元件的另一实施例的示意图。本实施例的半导体元件1a与图1的半导体元件1大致相同，其中相同的元件赋予相同的编号，且其差异如下所述。该半导体元件1a更包括一第一重布层(Redistribution Layer,RDL)18，其位于该钝化层14上，且电性连接至该显露的部分该布线层12(即该焊垫121)。该金属柱15位于该第一重布层18上，且该第一聚合物层16覆盖该钝化层14及该第一重布层18。
参考图21至图25，显示本发明半导体元件的制造方法的另一实施例的示意图。参考图21，提供一半导体晶圆10。该晶圆10与图2的晶圆10相同。接着，形成一第一重布层18于该钝化层14上，其中该第一重布层18电性连接至该显露的部分该布线层12(即该焊垫121)。
参考图22，形成一第一晶种层151以覆盖该钝化层14及该第一重布层18。
参考图23，形成一光阻层3于该第一晶种层151上，其中该光阻层3具有至少一光阻开口31，以显露部分该第一晶种层151。该光阻开口31的位置对应该第一重布层18。
参考图24，依序形成一金属柱15、一阻隔层152及一焊料153于该光阻开口31内，使得该金属柱15位于位于该第一重布层18上。
参考图25，移除该光阻层3。接着，加热该焊料153使其形成半球状。接着，利用蚀刻方式移除未被该至金属柱15盖住的部分第一晶种层151。接着，形成一第一聚合物层(Polymer Layer)16以覆盖该钝化层14及该第一重布层18，其中该金属柱15凸出于该第一聚合物层16之外。
接着，该保护盖2的制造方法如图7至图15所示，以制得如图21所示的半导体元件1a。
可以理解的是，图16的半导体封装结构4中的半导体元件1可以被图21所示的半导体元件1a所取代。
参考图26，显示本发明半导体元件的另一实施例的示意图。本实施例的半导体元件1b与图20的半导体元件1a大致相同，其中相同的元件赋予相同的编号，且其差异如下所述。该半导体元件1b包括一第二重布层28、数个阻隔层152、数个焊料153及数个第二球下金属层(Under Ball Metal,UBM)29。该半导体元件1b的数个(图26绘示2个)这些导通柱13彼此之间通过该第二晶种层21及该第二重布层28电性连接。这些阻隔层152及这些焊料153形成于该第二重布层28上，且这些阻隔层152位于第二重布层28及这些焊料153之间。该第一聚合物层16具有数个开口161以显露部分该第一重布层18。这些第二球下金属层29位于这些开口161中显露的部分该第一重布层18上，在本实施例中，该第二球下金属层29包含一镍(Ni)金属层(未绘示)、一钯(Pd)金属层(未绘示)及一金(Au)金属层(未绘示)。
参考图27，显示本发明半导体封装结构的另一实施例的示意图。本实施例的半导体封装结构4a与图16的半导体封装结构4大致相同，其中相同的元件赋予相同的编号，且其差异如下所述。在半导体封装结构4a中，该下基板41及该上半导体元件42之间夹设图26的该半导体元件1b。该半导体元件1b利用这些焊料153电性连接至该下基板41。该上半导体元件42位于该半导体元件1b上，且利用该第二球下金属层29及该第一重布层18电性连接至该导通柱13。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。

Claims (17)

1.一种半导体元件，包括：
一半导体基板，具有一第一表面及一第二表面；
一布线层，位于该半导体基板的第一表面；
至少一导通柱，贯穿该半导体基板，且电性连接至该布线层；
一钝化层，覆盖并直接接触该布线层且显露部分该布线层；
至少一金属柱，邻接该半导体基板的第一表面，且电性连接至该显露的部分该布线层；
一第一聚合物层，覆盖且直接接触该钝化层，且该至少一金属柱凸出于该第一聚合物层之外；及
一第二聚合物层，邻接该半导体基板的第二表面。
2.如权利要求1的半导体元件，其中该至少一导通柱凸出于该第二聚合物层之外。
3.如权利要求2的半导体元件，更包括至少一保护盖，覆盖该导通柱的凸出部分。
4.如权利要求3的半导体元件，其中该保护盖包括一第二晶种层及一第一球下金属层，该第一球下金属层包括一铜层、一镍层、一钯层及一金层，该铜层位于该第二晶种层上，该镍层位于该铜层上，该钯层位于该镍层上，该金层位于该钯层上。
5.如权利要求1的半导体元件，其中该布线层包括至少一焊垫，该钝化层显露该至少一焊垫，该至少一金属柱位于该至少一焊垫上。
6.如权利要求1的半导体元件，更包括一第一重布层，位于该钝化层上，且电性连接至该显露的部分该布线层，该至少一金属柱位于该第一重布层上，且该第一聚合物层覆盖该钝化层及该第一重布层。
7.如权利要求1的半导体元件，更包括至少一焊料，位于该至少一金属柱上及至少一阻隔层，位于该至少一焊料及该至少一金属柱之间。
8.如权利要求1的半导体元件，更包括一第二重布层、数个阻隔层、数个焊料及数个第二球下金属层，该至少一导通柱彼此之间通过该第二重布层电性连接，所述阻隔层及所述焊料位于该第二重布层上，且所述阻隔层位于第二重布层及所述焊料之间，该第一聚合物层具有数个开口，所述第二球下金属层位于所述开口中。
9.一种半导体元件的制造方法，包括以下步骤：
(a)提供一晶圆，该晶圆包括一半导体基板、一布线层、至少一导通柱及一钝化层，该半导体基板具有一第一表面及一第二表面，该布线层位于该半导体基板的第一表面，该至少一导通柱位于该半导体基板内，且电性连接至该布线层，该钝化层覆盖并直接接触该布线层且显露部分该布线层；
(b)形成至少一金属柱，其中该至少一金属柱邻接该半导体基板的第一表面，且电性连接至该显露的部分该布线层；
(c)形成一第一聚合物层以覆盖且直接接触该钝化层，其中该至少一金属柱凸出于该第一聚合物层之外；及
(d)形成一第二聚合物层于该半导体基板的第二表面。
10.如权利要求9的制造方法，其中该步骤(b)包括：
(b1)形成一第一晶种层于该钝化层上；
(b2)形成一光阻层于该第一晶种层上，其中该光阻层具有至少一光阻开口，以显露部分该第一晶种层；
(b3)形成该至少一金属柱于该至少一光阻开口内；
(b4)移除该光阻层；及
(b5)移除未被该至少一金属柱盖住的部分第一晶种层。
11.如权利要求10的制造方法，其中该步骤(b1)之前更包括一形成一第一重布层于该钝化层上的步骤，其中该第一重布层电性连接至该显露的部分该布线层；该步骤(b1)中，该第一晶种层形成于该钝化层及该第一重布层上；该步骤(b2)中，该至少一光阻开口的位置对应该第一重布层；且该步骤(c)中，该第一聚合物层覆盖该钝化层及该第一重布层。
12.如权利要求9的制造方法，其中该步骤(c)之后更包括一从该半导体基板的第二表面薄化该半导体基板，以显露出该至少一导通柱，且该步骤(d)中，该至少一导通柱凸出于该第二聚合物层。
13.如权利要求12的制造方法，其中该步骤(d)之后更包括一形成至少一保护盖以覆盖该导通柱的凸出部分的步骤。
14.一种半导体封装结构，包括：
一下基板；
一半导体元件，位于该下基板上，且包括：
一半导体基板，具有一第一表面及一第二表面；
一布线层，位于该半导体基板的第一表面；
至少一导通柱，贯穿该半导体基板，且电性连接至该布线层；
一钝化层，覆盖并直接接触该布线层且显露部分该布线层；
至少一金属柱，邻接该半导体基板的第一表面，且电性连接至该显露的部分该布线层及该下基板；
一第一聚合物层，覆盖且直接接触该钝化层，且该至少一金属柱凸出于该第一聚合物层之外；及
一第二聚合物层，邻接该半导体基板的第二表面，其中该至少一导通柱凸出于该第二聚合物层之外；
一上半导体元件，位于该半导体元件上，且电性连接至该至少一导通柱；及
一封胶材料，包覆该下基板、该半导体元件及该上半导体元件。
15.如权利要求14的半导体封装结构，其中该半导体元件更包括至少一保护盖，覆盖该导通柱的凸出部分。
16.如权利要求14的半导体封装结构，更包括一第一重布层，位于该钝化层上，且电性连接至该显露的部分该布线层，该至少一金属柱位于该第一重布层上，且该第一聚合物层覆盖该钝化层及该第一重布层。
17.如权利要求14的半导体封装结构，其中该半导体元件更包括一第二重布层、数个阻隔层、数个焊料及数个第二球下金属层，该至少一导通柱彼此之间通过该第二重布层电性连接，所述阻隔层及所述焊料位于该第二重布层上，且所述阻隔层位于第二重布层及所述焊料之间，该第一聚合物层具有数个开口，所述第二球下金属层位于所述开口中，该半导体元件利用所述焊料电性连接至该下基板，该上半导体元件利用所述第二球下金属层及该第一重布层电性连接至该导通柱。
CN201210064732.8A 2012-03-13 2012-03-13 半导体元件及其制造方法及半导体封装结构 Active CN102543926B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210064732.8A CN102543926B (zh) 2012-03-13 2012-03-13 半导体元件及其制造方法及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210064732.8A CN102543926B (zh) 2012-03-13 2012-03-13 半导体元件及其制造方法及半导体封装结构

Publications (2)

Publication Number Publication Date
CN102543926A CN102543926A (zh) 2012-07-04
CN102543926B true CN102543926B (zh) 2015-07-15

Family

ID=46350446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210064732.8A Active CN102543926B (zh) 2012-03-13 2012-03-13 半导体元件及其制造方法及半导体封装结构

Country Status (1)

Country Link
CN (1) CN102543926B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133924B (zh) * 2017-12-20 2019-12-31 江苏冠达通电子科技有限公司 半导体芯片封装结构及其方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582397A (zh) * 2008-05-16 2009-11-18 精材科技股份有限公司 半导体装置及其制造方法
CN102176431A (zh) * 2010-10-12 2011-09-07 日月光半导体制造股份有限公司 半导体组件及具有该半导体组件的半导体封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI380423B (en) * 2008-12-29 2012-12-21 Advanced Semiconductor Eng Substrate structure and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582397A (zh) * 2008-05-16 2009-11-18 精材科技股份有限公司 半导体装置及其制造方法
CN102176431A (zh) * 2010-10-12 2011-09-07 日月光半导体制造股份有限公司 半导体组件及具有该半导体组件的半导体封装结构

Also Published As

Publication number Publication date
CN102543926A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN102176431B (zh) 半导体组件及具有该半导体组件的半导体封装结构
US20220359371A1 (en) Plurality of Different Size Metal Layers for a Pad Structure
US11257767B2 (en) Interconnect crack arrestor structure and methods
TWI584435B (zh) 封裝及其製造方法
TWI550787B (zh) 晶粒中的環狀結構
TWI567900B (zh) 半導體裝置及封裝組件
US9698028B2 (en) Semiconductor package and method of manufacturing the same
US9355977B2 (en) Bump structures for semiconductor package
TWI470756B (zh) 半導體結構及形成半導體裝置的方法
US9343419B2 (en) Bump structures for semiconductor package
US9831196B2 (en) Methods and apparatus of guard rings for wafer-level-packaging
US9978656B2 (en) Mechanisms for forming fine-pitch copper bump structures
US7361993B2 (en) Terminal pad structures and methods of fabricating same
US20110291267A1 (en) Semiconductor wafer structure and multi-chip stack structure
CN104269390A (zh) 半导体组件及制造半导体组件的方法
US8865586B2 (en) UBM formation for integrated circuits
US9559069B2 (en) Semiconductor device, integrated circuit structure using the same, and manufacturing method thereof
TWI435425B (zh) 半導體裝置及具有該半導體裝置之半導體封裝結構
TW202036809A (zh) 半導體裝置及其製造方法
CN102543926B (zh) 半导体元件及其制造方法及半导体封装结构
TWI529888B (zh) 半導體裝置及其製造方法
TWI491002B (zh) 半導體元件及其製造方法及半導體封裝結構
US20230057113A1 (en) Semiconductor device, package structure and method of fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant