JP2010118500A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010118500A
JP2010118500A JP2008290730A JP2008290730A JP2010118500A JP 2010118500 A JP2010118500 A JP 2010118500A JP 2008290730 A JP2008290730 A JP 2008290730A JP 2008290730 A JP2008290730 A JP 2008290730A JP 2010118500 A JP2010118500 A JP 2010118500A
Authority
JP
Japan
Prior art keywords
region
gate
source
drain
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008290730A
Other languages
English (en)
Inventor
Katsura Miyashita
桂 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008290730A priority Critical patent/JP2010118500A/ja
Priority to US12/559,867 priority patent/US20100117163A1/en
Publication of JP2010118500A publication Critical patent/JP2010118500A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】製造プロセスにおいてフォトレジスト構造等の追加工程を必要としない、非対称なＤＳＳ構造の半導体装置及びその製造方法を提供する。
【解決手段】半導体基板２上にゲート絶縁膜２１を介して形成されたゲート電極２２と、ゲート電極２２の側面に形成されたオフセットスペーサ１３、２３と、一方のオフセットスペーサ２３の側面に形成されたゲート側壁２７と、半導体基板２中のゲート絶縁膜２１下に形成されたチャネル領域２５と、半導体基板２内のチャネル領域２５を挟む領域に形成され、チャネル領域２５側に導電型不純物が偏析して形成されたエクステンション領域２４ａを有するソース・ドレイン領域２４と、ソース・ドレイン領域２４上にオフセットスペーサ１３に接して形成されたシリサイド層１６、及び、ゲート側壁２７に接して形成されたシリサイド層２６と、を有した半導体装置１とする。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に係り、特に、非対称なソース・ドレイン電極を持つＤＳＳ半導体装置及びその製造方法に関する。
従来の半導体装置として、ゲート電極の側面に通常のゲート側壁を形成せずに、オフセットスペーサ（幅の狭いゲート側壁）のみを形成し、ソース・ドレイン領域の上面にシリサイド層を形成したトランジスタが知られている（例えば、非特許文献１参照）。
この非特許文献１に記載の半導体装置によれば、シリサイド層がソース・ドレイン領域のエクステンション領域のチャネル領域側の端部に近い領域に形成される。そのため、エクステンション領域中の導電型不純物が、シリサイド層により、エクステンション領域と半導体基板との界面付近に押し出されて偏析する。これにより、界面付近のエクステンション領域の不純物プロファイルは非常に高濃度かつ急峻になり、界面寄生抵抗が減少するため、トランジスタオン電流が向上する。なお、この様な技術は偏析ショットキー技術等と呼ばれ、この様な構造は、ＤＳＳ（Dopant Segregated Schottky）構造等と呼ばれている。
しかし、ＤＳＳ構造の半導体装置は、通常のＭＯＳＦＥＴと比べ、寄生抵抗が低く、かつキャリアの注入速度が高いため、高い駆動電流を有するが、ゲート端においてシリサイド／Ｓｉ界面から接合端までの距離が極端に浅く接合リーク電流が高くなるため、オフ電流に影響を及ぼすという問題がある。
一方、ゲート構造におけるスペーサ構造をソース・ドレイン領域に対して非対称にするものがある（例えば、特許文献２参照）。この特許文献２に記載の非対称の側壁スペーサの形成方法では、フォトレジスト構造によりイオンビームを一部遮蔽することにより非対称の側壁スペーサ構造を形成するものであり、製造プロセスとしてフォトレジスト構造を形成するステップが必要であるという問題がある。
A Kinoshita et al., Extended Abstracts of the 2004 International Conference on Solid State Devices and Materials Tokyo, 2004, pp.172-173. 特表２００７−５０１５１８号公報
本発明の目的は、製造プロセスにおいてフォトレジスト構造等の追加工程を必要としない、非対称なＤＳＳ構造の半導体装置及びその製造方法を提供することにある。
本発明の一態様によれば、半導体基板上にゲート絶縁膜を介して形成されたゲート電極、前記ゲート電極の両側面に形成されたスペーサ、一方の前記スペーサの側面に形成されたゲート側壁、前記半導体基板中の前記ゲート絶縁膜下に形成されたチャネル領域、前記チャネル領域の両側に形成され前記チャネル領域側に導電型不純物が偏析して形成されたエクステンション領域を有するソース・ドレイン領域、および前記ソース・ドレイン領域上に形成されたシリサイド領域を有し、前記ソース・ドレイン領域のソース側の前記シリサイド領域とドレイン側の前記シリサイド領域が、ゲート電極に対して非対称に形成されていることを特徴とする半導体装置を提供する。
また、本発明の一態様によれば、半導体基板上のトランジスタ領域に、ゲート電極をゲート絶縁膜を介して形成する工程と、前記ゲート電極の両側面に、スペーサをそれぞれ形成する工程と、前記スペーサ、及び、前記ゲート電極をマスクとして用いて、前記半導体基板上の前記トランジスタ領域に不純物を注入して、ソース・ドレイン領域のエクステンション領域を形成する工程と、前記スペーサの側面に、ゲート側壁を形成する工程と、前記スペーサ、及び、前記ゲート電極をマスクとして用いて、前記ソース・ドレイン領域のソース側又はドレイン側のいずれか一方の前記ゲート側壁に異方性の改質処理を施す工程と、前記ソース側の前記ゲート側壁を選択的に剥離する工程と、前記改質処理を施した前記ゲート側壁を剥離した後、前記半導体基板の前記トランジスタ領域の前記スペーサの両側の露出した領域に、シリサイド層を形成する工程と、を有することを特徴とする半導体装置の製造方法を提供する。
本発明の実施の態様によれば、製造プロセスにおいてフォトレジスト構造等の追加工程を必要としない、非対称なＤＳＳ構造の半導体装置及びその製造方法を提供することが可能となる。
（本発明の第１の実施の形態）
（半導体装置１の構成）
図１は、本発明の第１の実施の形態に係る半導体装置の断面図である。半導体装置１は
、半導体基板２上に素子分離領域３により電気的に分離されたＭＯＳＦＥＴ１０を有する。
半導体基板２は、バルクＳｉ基板、ＳＯＩ（Silicon on Insulator）基板等を用いることができる。
素子分離領域３は、例えば、ＳｉＯ２等の絶縁材料からなり、ＳＴＩ（Shallow Trench Isolation）構造を有する。
ＭＯＳＦＥＴ１０は、半導体基板２上にゲート絶縁膜２１を介して形成されたゲート電極２２と、ゲート電極２２の側面に形成されたオフセットスペーサ１３、２３と、一方のオフセットスペーサ２３の側面に形成されたゲート側壁２７と、半導体基板２中のゲート絶縁膜２１下に形成されたチャネル領域２５と、半導体基板２内のチャネル領域２５を挟む領域に形成され、チャネル領域２５側に導電型不純物が偏析して形成されたエクステンション領域２４ａを有するソース・ドレイン領域２４と、ソース・ドレイン領域２４上にオフセットスペーサ１３に接して形成されたシリサイド層１６、及び、ゲート側壁２７に接して形成されたシリサイド層２６と、を有して概略構成される。
ソース・ドレイン領域２４は、コンタクト層としてのシリサイド層１６、２６、及び、ビア３０を介して配線３１に接続され、層間絶縁膜３２、保護膜３３等を有して全体が構成されている。
ゲート絶縁膜２１は、例えばＳｉＯ２、ＳｉＮ、ＳｉＯＮや、高誘電材料（例えば、ＨｆＳｉＯＮ、ＨｆＳｉＯ、ＨｆＯ等のＨｆ系材料、ＺｒＳｉＯＮ、ＺｒＳｉＯ、ＺｒＯ等のＺｒ系材料、Ｙ２Ｏ３等のＹ系材料）からなる。
ゲート電極２２は、導電型不純物を含む多結晶Ｓｉまたは多結晶ＳｉＧｅ等のＳｉ系多結晶からなる。ゲート電極２２には、ＭＯＳＦＥＴ１０がｎ型ＭＯＳＦＥＴの場合には、Ａｓ、Ｐ等のｎ型不純物が用いられる。また、ＭＯＳＦＥＴ１０がｐ型ＭＯＳＦＥＴの場合には、Ｂ、ＢＦ２等のｐ型不純物が用いられる。また、ゲート電極２２がＳｉ系多結晶からなる場合は、上部にシリサイド層が形成されてもよい。また、ゲート電極２２は、Ｗ、Ｔａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｒｕ、Ｐｔ、Ｉｒ、Ｍｏ、Ａｌ等やこれらの化合物等からなるメタルゲート電極であってもよい。また、メタルゲート電極とＳｉ系多結晶電極を積層した構造であってもよい。
スペーサとしてのオフセットスペーサ１３、２３は、例えば、ＳｉＯ２、ＳｉＮ等の絶縁材料からなる。オフセットスペーサ１３、２３の厚さは、ソース・ドレイン領域２４のエクステンション領域２４ａ、２４ｂ、シリサイド層１６、２６等の形成位置に影響を与えるものであり、例えば、約１２ｎｍであることが好ましい。
ゲート側壁２７は、ソース・ドレイン領域２４のドレイン側にのみ形成されており、例えばＳｉＮからなる単層構造や、ＳｉＮとＳｉＯ２からなる２層構造、更には３層以上の構造であってもよい。
ソース・ドレイン領域２４は、浅いエクステンション領域２４ａと深いディープ領域２４ｂを含み、ＭＯＳＦＥＴ１０がｎ型ＭＯＳＦＥＴの場合には、Ａｓ、Ｐ等のｎ型不純物を半導体基板２のｎ型ＭＯＳＦＥＴの領域に注入することにより形成される。また、ＭＯＳＦＥＴ１０がｐ型ＭＯＳＦＥＴの場合には、Ｂ、ＢＦ２等のｐ型不純物を半導体基板２のｐ型ＭＯＳＦＥＴの領域に注入することにより形成される。
シリサイド層１６、２６は、Ｎｉ、Ｐｔ、Ｃｏ、Ｅｒ、Ｙ、Ｙｂ、Ｔｉ、Ｐｄ、ＮｉＰｔ、ＣｏＮｉ等の金属とＳｉを含む化合物からなり、ソース・ドレイン領域２４の上面の露出部分に形成される。シリサイド層１６は、ソース・ドレイン領域２４のソース側のオフセットスペーサ１３に、これと接して形成されている。また、シリサイド層２６は、ゲート側壁２７に、これと接して形成されている。
ソース側に形成されたシリサイド層１６は、ソース・ドレイン領域２４のエクステンション領域２４ａのチャネル領域２５側の端部に近い領域に形成される（ＤＳＳ構造）。そのため、エクステンション領域２４ａ中の不純物が、シリサイド層１６により、エクステンション領域２４ａと半導体基板２との界面付近に押し出されて偏析する。これにより、界面付近のエクステンション領域２４ａの不純物プロファイルは非常に高濃度かつ急峻になり、界面寄生抵抗が減少するため、ＭＯＳＦＥＴ１０のオン電流を向上させることができる。尚、ｎ型ＭＯＳＦＥＴは、ｐ型ＭＯＳＦＥＴと比較して、ＤＳＳ構造によるオン電流向上の効果が大きいことが知られている。
尚、上記説明はＭＯＳＦＥＴで行なったが、本発明の実施の形態は、一般的に、ＭＩＳＦＥＴ(Metal Insulator Semiconductor Field Effect Transistor)に適用できる。
（第１の実施の形態の効果）
本発明の第１の実施の形態に係る半導体装置１は、非対称なソース／ドレイン電極を持つＤＳＳ構造のＭＯＳＦＥＴである。この非対称ＤＳＳ ＭＯＳＦＥＴによる効果を以下に示す従来のＭＯＳＦＥＴ、及び、ＤＳＳ ＭＯＳＦＥＴと比較する。
図４は、従来のＭＯＳＦＥＴ１００の半導体装置の断面図である。このＭＯＳＦＥＴ１００は、ゲート側壁２７が、ソース・ドレイン領域２４のソース側とドレイン側の両側に形成された構造である。シリサイド層２６は、ソース側及びドレイン側共に、ゲート側壁２７にこれと接して形成されている。従って、シリサイド−ドレイン接合間の距離が十分にあるので、接合リーク電流は問題にならない。しかし、シリサイドからゲート端までの距離が長いため、ソース端の抵抗が高くなり、キャリアの注入速度が小さい。従って、従来のＭＯＳＦＥＴ構造は、ＬＳＴＰ（Low Stand-by Power）ＣＭＯＳには適すが、ＨＰ（High Performance）ＣＭＯＳには、あまり適さないという問題がある。
また、図５は、ＤＳＳ ＭＯＳＦＥＴ２００の半導体装置の断面図である。このＭＯＳＦＥＴ１００は、ゲート側壁を有さず、オフセットスペーサ２３がソース・ドレイン領域２４のソース側とドレイン側の両側に形成された構造である。シリサイド層２６は、ソース側及びドレイン側共に、オフセットスペーサ２３にこれと接して形成されている。従って、通常のＭＯＳＦＥＴと比べ、寄生抵抗が低く、かつキャリアの注入速度が高いため、高い駆動電流を有することが知られている。しかし、ゲート端においてシリサイドから接合端までの距離が極端に浅いため、接合リーク電流が高くなり、オフ電流に影響を及ぼすことが問題である。例えば、１ｐＡ／ｕｍオーダーのオフ電流を必要とするＬＳＴＰ（Low Stand-by Power）ＣＭＯＳにはＤＳＳ技術は適用出来ない。従って、ＤＳＳ ＭＯＳＦＥＴの使用はＨＰ（High Performance）製品に限定せざるをえないという問題がある。
本発明の第１の実施の形態に係る半導体装置１は、非対称なソース／ドレイン電極を持つＤＳＳ構造であるので、シリサイド層２６は、ドレイン側のゲート側壁２７にこれと接して形成されている。従って、シリサイド−ドレイン接合間の距離が十分にあるので、接合リーク電流は問題にならない。一方、ソース側にはゲート側壁を有さず、シリサイド層１６は、ソース側のオフセットスペーサ１３にこれと接して形成されている。従って、通常のＭＯＳＦＥＴと比べ、寄生抵抗が低く、かつキャリアの注入速度が高いため、高い駆動電流を有する。
以上から、従来のＭＯＳＦＥＴとＤＳＳ ＭＯＳＦＥＴの問題点を克服し、長所だけを利用する画期的な技術が本発明の形態に係る非対称ＤＳＳ ＭＯＳＦＥＴである。すなわち、ソース端にもシリサイドがあるため、抵抗は十分低い。かつ、シリサイド−ドレイン接合間の距離が十分にあるので、接合リーク電流は問題にならない。この構造により、ＨＰ（High Performance）ＣＭＯＳのみならず、ＬＳＴＰ（Low Stand-by Power）ＣＭＯＳにも適用することが可能になった。
（本発明の第２の実施の形態）
（半導体装置の製造方法）
図２Ａ（ａ）〜（ｄ）、図２Ｂ（ｅ）〜（ｈ）は、本発明の実施の形態に係る半導体装置１の製造工程を示す断面図である。
まず、図２Ａ（ａ）に示すように、半導体基板２上に素子分離領域３を形成してＭＯＳＦＥＴ１０を他の半導体素子から分離した後、ＭＯＳＦＥＴ１００の領域にゲート絶縁膜２１、ゲート電極２２、およびオフセットスペーサ１３、２３を形成する。
次に、図２Ａ（ｂ）に示すように、ゲート電極２２およびオフセットスペーサ１３、２３をマスクとして用いて、イオン注入法により導電型不純物を半導体基板２に注入し、ＭＯＳＦＥＴ１００の領域にソース・ドレイン領域２４のエクステンション領域２４ａを形成する。ここで、ＭＯＳＦＥＴ１００がｎ型ＭＯＳＦＥＴの場合にはＡｓ、Ｐ等のｎ型不純物、ｐ型ＭＯＳＦＥＴの場合にはＢ、ＢＦ２、Ｉｎ等のｐ型不純物が注入される。
次に、図２Ａ（ｃ）に示すように、オフセットスペーサ１３、２３の側面にゲート側壁１７、２７をそれぞれ形成した後に、これをマスクとして用いてイオン注入法により導電型不純物を半導体基板２に注入し、ＭＯＳＦＥＴ１００の領域にソース・ドレイン領域２４のディープ領域２４ｂを形成する。
ここで、ゲート側壁１７、２７は、例えば、ＳｉＯ２等のゲート側壁１７、２７の材料膜をオフセットスペーサ１３、２３の側面を覆うように堆積させた後、ＲＩＥ（Reactive Ion Etching）法により、この材料膜をエッチング加工することにより形成される。また、ディープ領域２４ｂは、ＭＯＳＦＥＴ１００がｎ型ＭＯＳＦＥＴの場合にはＡｓ、Ｐ等のｎ型不純物、ｐ型ＭＯＳＦＥＴの場合にはＢ、ＢＦ２、Ｉｎ等のｐ型不純物が注入されることにより形成される。
次に、図２Ａ（ｄ）に示すように、ゲート側壁２７に対して異方性のＤｅｎｓｉｆｙ処理等の改質処理を行なう。異方性のＤｅｎｓｉｆｙ処理には、例えば、イオン注入、プラズマドーピング、レーザ照射等が用いられる。ドレイン側のゲート側壁２７にはＤｅｎｓｉｆｙ処理が施され、一方、ソース側のゲート側壁１７には、Ｄｅｎｓｉｆｙ処理が施されないよう、オフセットスペーサ１３、２３をマスクとして所定の角度からイオン注入等の異方性処理が行なわれる。この異方性のＤｅｎｓｉｆｙ処理により、ドレイン側のゲート側壁２７は、圧縮され、また、密度が高くなる。一方、ソース側のゲート側壁１７は、改質されない。
次に、図２Ｂ（ｅ）に示すように、ゲート側壁１７のみをエッチングにより剥離する。ゲート側壁１７、２７がＳｉＮからなる場合はホットリン酸、ＳｉＯ２からなる場合はフッ酸によりエッチング処理を行なう。このエッチング処理において、ドレイン側のゲート側壁２７に対してソース側のゲート側壁１７はエッチングレートが低く、ソース側のゲート側壁１７のみが剥離される。尚、オフセットスペーサ１３を除去せずに残すため、ゲート側壁１７とオフセットスペーサ１３はある程度の大きさのエッチング選択比を有することが好ましい。
次に、図２Ｂ（ｆ）に示すように、公知のサリサイドプロセスにより、シリサイド層１６、２６を形成する。シリサイド層１６、２６は、ソース・ドレイン領域２４の上面の露出部分を覆うようにＮｉ等からなる金属膜をスパッタリングにより堆積させ、４００〜５００℃のＲＴＡを行って金属膜とゲート電極ならびにソース・ドレイン領域をシリサイド化反応させることにより形成される。また、金属膜の未反応部分は、硫酸と過酸化水素水の混合溶液でエッチングして除去する。
このとき、ソース・ドレイン領域２４の上面は、ソース側において、オフセットスペーサ１３に接して露出しているため、シリサイド層１６はオフセットスペーサ１３に接して形成される。一方、ドレイン側においては、ソース・ドレイン領域２４の上面がゲート側壁２７に接して露出しているため、シリサイド層２６はゲート側壁２７に接して（オフセットスペーサ２３と離間して）形成される。
次に、図２Ｂ（ｇ）に示すように、プラズマＣＶＤ法等により、半導体基板２上の全面
に層間絶縁膜３２を形成する。
次に、図２Ｂ（ｈ）に示すように、ビア３０及び配線３１を形成した後、保護膜３３を形成することにより、図１に示す半導体装置１とする。
（第２の実施の形態の効果）
本発明の第２の実施の形態に係る半導体装置１の製造方法によれば、異方性のＤｅｎｓｉｆｙ処理を行なうので、別途のフォトレジスト工程等が不要である。従って、フォトレジストの形成、除去等のプロセスの追加工程なしで第１の実施の形態に示したような非対称ＤＳＳ ＭＯＳＦＥＴを製造することが可能となる。これにより、コスト増加を伴わずに、ＨＰ（High Performance）で、ＬＳＴＰ（Low Stand-by Power）のＭＯＳＦＥＴ、ＣＭＯＳが製造可能となる。
尚、上記説明はＭＯＳＦＥＴで行なったが、本発明の実施の形態は、一般的に、ＭＩＳＦＥＴ(Metal Insulator Semiconductor Field Effect Transistor)に適用できる。
（本発明の第３の実施の形態）
本発明の第３の実施の形態に係る半導体装置の製造方法は、第２の実施の形態に係る半導体装置の製造方法とゲート側壁の改質処理工程が異なるのみであるので、この異なる改質処理工程について、以下に説明する。
図３は、第２の実施の形態で説明した図２Ａ（ｄ）に示すゲート側壁２７の改質処理工程に相当する製造工程を示す断面図である。第２の実施の形態ではドレイン側のゲート側壁２７に改質処理を施したが、第３の実施の形態に係る半導体装置１の製造方法では、ソース側のゲート側壁１７に異方性のＡｍｏｒｐｈｏｕｓ化処理を行なう。図３に示すように、ソース側のゲート側壁１７に対して、例えば、レーザ光を照射して急冷することにより疎な膜組織へ改質し、Ａｍｏｒｐｈｏｕｓ化させることができる。所定の角度からレーザ光を照射するので、ソース側のゲート側壁１７のみが改質され、ドレイン側のゲート側壁２７は、オフセットスペーサ１３、２３がマスクとなるので、改質されない。また、イオン注入、またはプラズマドーピングにより、ゲート側壁１７の結晶組織を壊すことによりＡｍｏｒｐｈｏｕｓ化させてもよい。
上記の工程の後、、ゲート側壁１７のみをエッチングにより剥離する。ゲート側壁１７、２７がＳｉＮからなる場合はホットリン酸、ＳｉＯ２からなる場合はフッ酸によりエッチング処理を行なう。このエッチング処理において、ドレイン側のゲート側壁２７に対してソース側のゲート側壁１７はエッチングレートが低く、ソース側のゲート側壁１７のみが剥離される。尚、オフセットスペーサ１３を除去せずに残すため、ゲート側壁１７とオフセットスペーサ１３はある程度の大きさのエッチング選択比を有することが好ましい。
その他の製造工程は第２の実施の形態と同様であるので、説明を省略する。
（第３の実施の形態の効果）
本発明の第３の実施の形態に係る半導体装置１の製造方法によれば、異方性のＡｍｏｒｐｈｏｕｓ化処理を行なうので、別途のフォトレジスト工程等が不要である。従って、フォトレジストの形成、除去等のプロセスの追加工程なしで第１の実施の形態に示したような非対称ＤＳＳ ＭＯＳＦＥＴを製造することが可能となる。これにより、コスト増加を伴わずに、ＨＰ（High Performance）で、ＬＳＴＰ（Low Stand-by Power）のＭＯＳＦＥＴ、ＣＭＯＳが製造可能となる。
尚、上記説明はＭＯＳＦＥＴで行なったが、本発明の実施の形態は、一般的に、ＭＩＳＦＥＴ(Metal Insulator Semiconductor Field Effect Transistor)に適用できる。
図１は、本発明の第１の実施の形態に係る半導体装置の断面図である。 図２Ａ（ａ）〜（ｄ）は、本発明の実施の形態に係る半導体装置１の製造工程を示す断面図である。 図２Ｂ（ｅ）〜（ｈ）は、本発明の実施の形態に係る半導体装置１の製造工程を示す断面図である。 図３は、第２の実施の形態で説明した図２Ｂ（ｄ）に示すゲート側壁２７の改質処理工程に相当する製造工程を示す断面図である。 図４は、従来のＭＯＳＦＥＴ１００の半導体装置の断面図である。 図５は、ＤＳＳ ＭＯＳＦＥＴ２００の半導体装置の断面図である。
符号の説明
１…半導体装置、２…半導体基板、３…素子分離領域、１３…オフセットスペーサ、１４…ソース・ドレイン領域、１４ｂ…ディープ領域、１６…シリサイド層、１７…ゲート側壁、２１…ゲート絶縁膜、２２…ゲート電極、２３…オフセットスペーサ、２４…ソース・ドレイン領域、２４ａ…エクステンション領域、２４ｂ…ディープ領域、２５…チャネル領域、２６…シリサイド層、２７…ゲート側壁、３０…ビア、３１…配線、３２…層間絶縁膜、３３…保護膜

Claims (5)

  1. 半導体基板上にゲート絶縁膜を介して形成されたゲート電極、前記ゲート電極の両側面に形成されたスペーサ、一方の前記スペーサの側面に形成されたゲート側壁、前記半導体基板中の前記ゲート絶縁膜下に形成されたチャネル領域、前記チャネル領域の両側に形成され前記チャネル領域側に導電型不純物が偏析して形成されたエクステンション領域を有するソース・ドレイン領域、および前記ソース・ドレイン領域上に形成されたシリサイド領域を有し、
    前記ソース・ドレイン領域のソース側の前記シリサイド領域とドレイン側の前記シリサイド領域が、ゲート電極に対して非対称に形成されていることを特徴とする半導体装置。
  2. 前記ゲート側壁は、前記ソース・ドレイン領域のドレイン側にのみ形成され、前記ソース・ドレイン領域のソース側の前記シリサイド領域が前記スペーサに接して形成されると共に、ドレイン側の前記シリサイド領域が前記スペーサから離間して形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 半導体基板上のトランジスタ領域に、ゲート電極をゲート絶縁膜を介して形成する工程と、
    前記ゲート電極の両側面に、スペーサをそれぞれ形成する工程と、
    前記スペーサ、及び、前記ゲート電極をマスクとして用いて、前記半導体基板上の前記トランジスタ領域に不純物を注入して、ソース・ドレイン領域のエクステンション領域を形成する工程と、
    前記スペーサの側面に、ゲート側壁を形成する工程と、
    前記スペーサ、及び、前記ゲート電極をマスクとして用いて、前記ソース・ドレイン領域のソース側又はドレイン側のいずれか一方の前記ゲート側壁に異方性の改質処理を施す工程と、
    前記ソース側の前記ゲート側壁を選択的に剥離する工程と、
    前記改質処理を施した前記ゲート側壁を剥離した後、前記半導体基板の前記トランジスタ領域の前記スペーサの両側の露出した領域に、シリサイド層を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  4. 前記異方性の改質処理は、イオン注入、プラズマドーピング、またはレーザ照射の少なくともいずれか１つを用いたＤｅｎｓｉｆｙ処理であり、前記ドレイン側の前記ゲート側壁に施されることを特徴とする請求項３に記載の半導体装置。
  5. 前記異方性の改質処理は、イオン注入、プラズマドーピング、またはレーザ照射の少なくともいずれか１つを用いたＡｍｏｒｐｈｏｕｓ化処理であり、前記ソース側の前記ゲート側壁に施されることを特徴とする請求項３に記載の半導体装置。
JP2008290730A 2008-11-13 2008-11-13 半導体装置及びその製造方法 Pending JP2010118500A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008290730A JP2010118500A (ja) 2008-11-13 2008-11-13 半導体装置及びその製造方法
US12/559,867 US20100117163A1 (en) 2008-11-13 2009-09-15 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008290730A JP2010118500A (ja) 2008-11-13 2008-11-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010118500A true JP2010118500A (ja) 2010-05-27

Family

ID=42164410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008290730A Pending JP2010118500A (ja) 2008-11-13 2008-11-13 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20100117163A1 (ja)
JP (1) JP2010118500A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101346005B1 (ko) 2006-07-28 2013-12-31 프리스케일 세미컨덕터, 인크. 데이터 저장 회로용 비대칭을 가진 트랜지스터
JP2014514757A (ja) * 2011-03-28 2014-06-19 日本テキサス・インスツルメンツ株式会社 化学的に改変されたスペーサ表面を有する集積回路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946724B1 (en) 2010-06-02 2015-02-03 Hrl Laboratories, Llc Monolithically integrated self-aligned GaN-HEMTs and Schottky diodes and method of fabricating the same
US9449833B1 (en) * 2010-06-02 2016-09-20 Hrl Laboratories, Llc Methods of fabricating self-aligned FETS using multiple sidewall spacers
US9177780B2 (en) * 2012-10-02 2015-11-03 Applied Materials, Inc. Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
US10170611B1 (en) 2016-06-24 2019-01-01 Hrl Laboratories, Llc T-gate field effect transistor with non-linear channel layer and/or gate foot face
US10868162B1 (en) 2018-08-31 2020-12-15 Hrl Laboratories, Llc Self-aligned gallium nitride FinFET and method of fabricating the same
US10937786B2 (en) * 2018-09-18 2021-03-02 Globalfoundries U.S. Inc. Gate cut structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091574A (ja) * 1998-09-07 2000-03-31 Denso Corp 半導体装置および半導体装置の製造方法
WO2008120335A1 (ja) * 2007-03-28 2008-10-09 Fujitsu Microelectronics Limited 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950000141B1 (ko) * 1990-04-03 1995-01-10 미쓰비시 뎅끼 가부시끼가이샤 반도체 장치 및 그 제조방법
US5276344A (en) * 1990-04-27 1994-01-04 Mitsubishi Denki Kabushiki Kaisha Field effect transistor having impurity regions of different depths and manufacturing method thereof
KR960012587B1 (ko) * 1991-10-01 1996-09-23 니뽄 덴끼 가부시끼가이샤 비대칭적으로 얇게 도핑된 드레인-금속 산화물 반도체 전계효과 트랜지스터(ldd-mosfet) 제조 방법
US5759897A (en) * 1996-09-03 1998-06-02 Advanced Micro Devices, Inc. Method of making an asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region
KR100252913B1 (ko) * 1997-04-21 2000-04-15 김영환 반도체 소자 및 그 제조방법
US5851890A (en) * 1997-08-28 1998-12-22 Lsi Logic Corporation Process for forming integrated circuit structure with metal silicide contacts using notched sidewall spacer on gate electrode
JP4237660B2 (ja) * 2004-03-19 2009-03-11 株式会社東芝 半導体装置の製造方法
WO2009001252A1 (en) * 2007-06-27 2008-12-31 Nxp B.V. An extended drain transistor and a method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091574A (ja) * 1998-09-07 2000-03-31 Denso Corp 半導体装置および半導体装置の製造方法
WO2008120335A1 (ja) * 2007-03-28 2008-10-09 Fujitsu Microelectronics Limited 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101346005B1 (ko) 2006-07-28 2013-12-31 프리스케일 세미컨덕터, 인크. 데이터 저장 회로용 비대칭을 가진 트랜지스터
JP2014514757A (ja) * 2011-03-28 2014-06-19 日本テキサス・インスツルメンツ株式会社 化学的に改変されたスペーサ表面を有する集積回路
JP2017143302A (ja) * 2011-03-28 2017-08-17 日本テキサス・インスツルメンツ株式会社 化学的に改変されたスペーサ表面を有する集積回路

Also Published As

Publication number Publication date
US20100117163A1 (en) 2010-05-13

Similar Documents

Publication Publication Date Title
KR101027107B1 (ko) 완전 변환된 반도체 금속 합금에 의한 금속 게이트ｍｏｓｆｅｔ
US7138320B2 (en) Advanced technique for forming a transistor having raised drain and source regions
JP5235784B2 (ja) 半導体装置
US7381649B2 (en) Structure for a multiple-gate FET device and a method for its fabrication
US6921913B2 (en) Strained-channel transistor structure with lattice-mismatched zone
US7316960B2 (en) Strain enhanced ultra shallow junction formation
US7435657B2 (en) Method of fabricating transistor including buried insulating layer and transistor fabricated using the same
US8828832B2 (en) Strained structure of semiconductor device
US9018739B2 (en) Semiconductor device and method of fabricating the same
JP2010118500A (ja) 半導体装置及びその製造方法
JP5668277B2 (ja) 半導体装置
US20130328136A1 (en) Structure and method for forming programmable high-k/metal gate memory device
US8343872B2 (en) Method of forming strained structures with compound profiles in semiconductor devices
TWI469262B (zh) 半導體裝置之製造方法及半導體裝置
JP2009117557A (ja) 相補型半導体装置及びその製造方法
JP2009182297A (ja) 半導体装置、およびその製造方法
WO2014082334A1 (zh) 半导体器件的制造方法
JP2007288096A (ja) 半導体装置及びその製造方法
JP5203905B2 (ja) 半導体装置およびその製造方法
CN103066122A (zh) Mosfet及其制造方法
JP2011014806A (ja) 半導体装置及び半導体装置の製造方法
JP2006005056A (ja) 半導体装置およびその製造方法
JP2009055027A (ja) Ｍｏｓトランジスタの製造方法、および、これにより製造されたｍｏｓトランジスタ
JP2004247341A (ja) 半導体装置
WO2013139063A1 (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100928

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130726