JP5235784B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5235784B2
JP5235784B2 JP2009124943A JP2009124943A JP5235784B2 JP 5235784 B2 JP5235784 B2 JP 5235784B2 JP 2009124943 A JP2009124943 A JP 2009124943A JP 2009124943 A JP2009124943 A JP 2009124943A JP 5235784 B2 JP5235784 B2 JP 5235784B2
Authority
JP
Japan
Prior art keywords
insulating film
dielectric constant
high dielectric
film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009124943A
Other languages
English (en)
Other versions
JP2010272782A (ja
Inventor
慎治 竹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009124943A priority Critical patent/JP5235784B2/ja
Priority to PCT/JP2009/006843 priority patent/WO2010137093A1/ja
Publication of JP2010272782A publication Critical patent/JP2010272782A/ja
Priority to US13/290,638 priority patent/US8513724B2/en
Application granted granted Critical
Publication of JP5235784B2 publication Critical patent/JP5235784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に、ゲート絶縁膜として高誘電率絶縁膜を用いたトランジスタを有する半導体装置及びその製造方法に関するものである。
半導体装置のデザインルールの縮小に伴い、回路の集積度は飛躍的に向上し、１チップ上に１億個以上の電界効果型トランジスタ（Field Effect Transistor：ＦＥＴ）の搭載も可能となっている。高性能なトランジスタを実現するために、ゲート長の縮小だけではなく、ゲート絶縁膜の薄膜化も求められている。従来、ゲート絶縁膜には、シリコン酸化膜又はその窒化膜であるシリコン酸窒化膜等が用いられてきたが、ＥＯＴ（Equivalent Oxide Thickness：等価酸化膜厚）が２ｎｍ程度以下まで小さくなると、ゲートリーク電流が増大し、回路の消費電力が増大するという問題が発生する。
そこで、ゲートリーク電流を低減しつつ、ＥＯＴも低減するために、高誘電率ゲート絶縁膜に関心が寄せられている。ここで、高誘電率絶縁膜とは、シリコン窒化膜の比誘電率（約８．０）よりも高い比誘電率を有する絶縁膜を意味する。
また、さらなるＥＯＴの低減のために、従来のシリコン材料を用いたゲート電極に代えて、窒化チタンや窒化タンタル等のメタル材料を用いたゲート電極を高誘電率ゲート絶縁膜と組み合わせたトランジスタ、つまり、高誘電率ゲート絶縁膜／メタルゲート電極構造を有するトランジスタについて、多くの研究開発がなされている。
高誘電率ゲート絶縁膜／メタルゲート電極構造を実現する上での課題の一つに、トランジスタのしきい値電圧の制御がある。従来用いられていたシリコン電極では、不純物イオン注入によってシリコン電極の仕事関数を調整することにより、Ｎ型ＦＥＴ及びＰ型ＦＥＴのそれぞれに適したしきい値電圧を実現してきた。すなわち、Ｎ型ＦＥＴに対しては、シリコン電極にヒ素やリンなどのＮ型不純物を注入することによって仕事関数の低減を図る一方、Ｐ型ＦＥＴに対しては、シリコン電極にボロンなどのＰ型不純物を注入することによって仕事関数の増大を図っている。
ところが、メタルゲート電極に対しては、不純物イオン注入による仕事関数制御を行うことができないため、トランジスタのしきい値電圧制御が大きな課題となっている。
高誘電率ゲート絶縁膜／メタルゲート電極構造を有するトランジスタの仕事関数制御方法として、半導体基板表面に形成されている酸化膜と高誘電率ゲート絶縁膜との界面に、しきい値電圧を低減する電気双極子を形成することが可能な金属を添加する方法が提案されている（非特許文献１及び非特許文献２参照）。
図８（ａ）は、非特許文献１に記載された、ハフニウムシリコンオキシナイトライド高誘電率ゲート絶縁膜／メタルゲート電極構造を有するＮ型ＦＥＴに対して、半導体基板表面上の酸化膜と高誘電率ゲート絶縁膜との界面に電気双極子を形成する金属としてランタンを添加したトランジスタ構造の断面構成を示している。図８（ａ）に示すように、非特許文献１に開示されたＮ型ＦＥＴにおいては、シリコン基板５００上に形成されたシリコン酸化膜５０１上に、ハフニウムシリコンオキシナイトライド（ＨｆＳｉＯＮ）からなる高誘電率絶縁膜５０２が堆積されている。また、高誘電率絶縁膜５０２上にランタン（Ｌａ）の金属酸化膜５０３を介して、ＴｉＮからなるメタル電極５０４が堆積されている。
図８（ｂ）は、図８（ａ）に示す高誘電率ゲート絶縁膜／メタルゲート電極構造に対して活性化アニールを行ってランタン原子を拡散させることにより得られた組成分布（基板主面に垂直な方向の組成分布）を示している。図８（ｂ）に示すように、ランタン（Ｌａ）原子は、高誘電率ゲート絶縁膜（ＨｆＳｉＯＮ）５０２を通って、シリコン酸化膜（ＳｉＯ2 ）５０１と高誘電率ゲート絶縁膜５０２との界面まで拡散しており、その結果、当該界面に電気双極子を形成することが可能となる。これにより、Ｎ型ＦＥＴのしきい値電圧を２３０ｍＶ程度低減させることができる。尚、図８（ｂ）に示すように、ランタン原子は、メタル電極（ＴｉＮ）５０４中にも拡散しており、ランタン組成比（Ｌａ濃度）は、メタル電極５０４と高誘電率ゲート絶縁膜５０２との界面で実質的に最大になる。
図９（ａ）は、非特許文献２に記載されたトランジスタ構造、具体的には、高誘電率ゲート絶縁膜の下側にランタン酸化膜（Ｎ型ＦＥＴ）やアルミニウム酸化膜（Ｐ型ＦＥＴ）などの金属酸化膜を堆積することによって、半導体基板表面上の酸化膜と高誘電率ゲート絶縁膜との界面にしきい値電圧を低減する電気双極子が形成されるトランジスタ構造の断面構成を示している。図９（ａ）に示すように、非特許文献２に開示されたＦＥＴにおいては、シリコン基板５００上に形成されたシリコン酸化膜５０１上に、ランタン（Ｌａ）やアルミニウム（Ａｌ）の金属酸化膜５０３を介して、ハフニウムシリコンオキシナイトライド（ＨｆＳｉＯＮ）からなる高誘電率絶縁膜５０２が堆積されている。また、高誘電率絶縁膜５０２上に、ＴｉＮからなるメタル電極５０４が堆積されている。図９（ｂ）は、図９（ａ）に示す高誘電率ゲート絶縁膜／メタルゲート電極構造（金属酸化膜５０３としてランタン（Ｌａ）の金属酸化膜を用いた場合）に対して活性化アニールを行ってランタン原子を拡散させることにより得られた組成分布（基板主面に垂直な方向の組成分布）を示している。図９（ｂ）に示すように、ランタン（Ｌａ）原子は、シリコン酸化膜（ＳｉＯ2 ）５０１と高誘電率ゲート絶縁膜（ＨｆＳｉＯＮ）５０２との界面に存在しており、その結果、当該界面に電気双極子を形成することが可能となる。これにより、Ｎ型ＦＥＴのしきい値電圧を５００ｍＶ程度低減させることができる。尚、図９（ｂ）に示すように、ランタン原子は、シリコン酸化膜５０１及び高誘電率ゲート絶縁膜５０２のそれぞれの内部にも拡散しており、ランタン組成比（Ｌａ濃度）は、シリコン酸化膜５０１と高誘電率ゲート絶縁膜５０２との界面で実質的に最大になる。また、金属酸化膜５０３としてアルミニウム（Ａｌ）の金属酸化膜を用いた場合、Ｐ型ＦＥＴのしきい値電圧を２００ｍＶ程度低減させることができる。
P. Sivasubramani 他、Dipole Moment Model Explaining nFET Vt Tuning utilizing La,Sc,Er,and Sr Doped HfSiON Dielectrics 、Symposium on VLSI Technology Digest of Technical Papers 、2007年、p.68-69 S. Kubicek他、Strain enhanced Low-VT CMOS featuring La/Al-doped HfSiO/TaC and 10ps Inventor Delay 、Symposium on VLSI Technology Digest of Technical Papers、2008年、p.130-131
しかしながら、非特許文献１や非特許文献２に開示された方法によってしきい値電圧制御を行った場合、シリコン酸化膜と高誘電率ゲート絶縁膜との界面にしきい値電圧を低減する双極子を形成する金属酸化膜（ランタン酸化膜やアルミニウム酸化膜など）の形成条件を最適化することが困難になるという問題点がある。
具体的には、図８（ａ）に示すように、高誘電率ゲート絶縁膜５０２の上に、ランタン酸化膜やアルミニウム酸化膜等の金属酸化膜５０３を堆積した場合、活性化アニールなどの後工程で実施される熱処理により、ランタン原子やアルミニウム原子をシリコン酸化膜５０１と高誘電率ゲート絶縁膜５０２との界面にまで拡散させて、しきい値電圧を低減している。この場合、比較的厚い（２〜３ｎｍ）高誘電率ゲート絶縁膜５０２中をランタン原子やアルミニウム原子を拡散させるために、比較的厚く（１ｎｍ程度）ランタン酸化膜やアルミニウム酸化膜等の金属酸化膜５０３を形成する必要がある。しかしながら、ランタン酸化膜やアルミニウム酸化膜は絶縁体であるため、このような金属酸化膜５０３を厚く形成した場合には、ゲート絶縁膜全体としてのＥＯＴが増大してしまい、トランジスタ特性が劣化してしまう。
一方、図９（ａ）に示すように、高誘電率ゲート絶縁膜５０２の下に、ランタン酸化膜やアルミニウム酸化膜等の金属酸化膜５０３を堆積した場合、シリコン酸化膜５０１と高誘電率ゲート絶縁膜５０２との間にランタンやアルミニウム等が形成されることになる。このため、薄膜（０．５ｎｍ以下）のランタン酸化膜やアルミニウム酸化膜等の金属酸化膜５０３によって、前述のように高誘電率ゲート絶縁膜５０２の上に金属酸化膜５０３を堆積した場合と同程度のしきい値電圧低減が可能となる。その結果、ゲート絶縁膜全体としてのＥＯＴの増大を抑制することが可能となる。しかしながら、活性化アニールなどの後工程で実施される熱処理によってランタン原子やアルミニウム原子がシリコン基板５００中まで拡散してしまう場合がある。このように、シリコン基板５００中にランタンやアルミニウムなどの原子が拡散すると、キャリア移動度が低下してトランジスタ特性が劣化してしまう。
前記に鑑み、本発明は、ＥＯＴの増大及びキャリア移動度の低下を抑制しつつ、半導体基板表面に形成されている酸化膜と高誘電率絶縁膜との界面に、しきい値電圧を低減する電気双極子を形成可能な金属を添加することを目的とする。
前記の目的を達成するために、本願発明者は、ランタン酸化膜やアルミニウム酸化膜等の金属酸化膜を上下から高誘電率絶縁膜によって挟み込んだ構造を形成した後、熱処理によってランタン原子やアルミニウム原子等を拡散させることを想到した。このようにすると、高誘電率ゲート絶縁膜の内部においてランタンやアルミニウムの組成比（濃度）が最大になる新規な構成が得られる。
具体的には、本発明に係る半導体装置は、半導体基板における第１の領域上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極とを備え、前記第１のゲート絶縁膜は、第１の酸素含有絶縁膜と、前記第１の酸素含有絶縁膜上に形成され且つ第１の金属を含む第１の高誘電率絶縁膜とを有し、前記第１の高誘電率絶縁膜は、前記第１の金属とは異なる第２の金属をさらに含み、前記第１の高誘電率絶縁膜における前記第２の金属の組成比が最大になる位置は、前記第１の高誘電率絶縁膜と前記第１の酸素含有絶縁膜との界面及び前記第１の高誘電率絶縁膜と前記第１のゲート電極との界面のそれぞれから離れている。
すなわち、本発明に係る半導体装置は、ランタン酸化膜やアルミニウム酸化膜等の金属酸化膜を上下から高誘電率絶縁膜によって挟み込んだ構造を形成した後に熱処理によってランタン原子やアルミニウム原子等を拡散させることにより得られるものである。
このため、本発明に係る半導体装置によると、ランタン酸化膜やアルミニウム酸化膜等の金属酸化膜を高誘電率絶縁膜上に形成して熱処理を行うことにより得られる構造と比較して、金属酸化膜の下側に存在する高誘電率絶縁膜の膜厚を小さくすることができる。その結果、しきい値電圧を低下させるのに必要なランタン酸化膜やアルミニウム酸化膜等の金属酸化膜を薄膜化させることが可能となるので、ゲート絶縁膜全体としてのＥＯＴの増大及びそれに伴うトランジスタ特性の劣化を抑制することができる。
また、本発明に係る半導体装置によると、ランタン酸化膜やアルミニウム酸化膜等の金属酸化膜を高誘電率絶縁膜の下に形成して熱処理を行うことにより得られる構造と比較して、金属酸化膜の下側に存在する絶縁膜（高誘電率絶縁膜とシリコン酸化膜等の酸素含有絶縁膜との積層構造）の膜厚を大きくすることができる。その結果、活性化アニールなどの熱処理に起因する、ランタン原子やアルミニウム原子等の半導体基板中への拡散を抑制することが可能となるので、キャリア移動度の劣化及びそれに伴うトランジスタ特性の劣化を抑制することができる。
従って、本発明に係る半導体装置によると、ＥＯＴの増大及びキャリア移動度の低下を抑制しつつ、半導体基板表面に形成されている酸素含有絶縁膜と高誘電率絶縁膜との界面に、しきい値電圧を低減する電気双極子を形成可能な金属を添加することができるので、トランジスタ特性を向上させることができる。
本発明に係る半導体装置において、前記第２の金属は、前記第１の高誘電率絶縁膜と前記第１の酸素含有絶縁膜との界面にも存在し、それにより、当該界面に、前記第１のゲート電極に印加されるしきい値電圧を低減する電気双極子が形成されていてもよい。
本発明に係る半導体装置において、前記第１の酸素含有絶縁膜はシリコン酸化膜であってもよい。
本発明に係る半導体装置において、前記第１の高誘電率絶縁膜は、ハフニウム酸化膜、ハフニウムシリコン酸化膜、窒化ハフニウムシリコン酸化膜、ジルコニウム酸化膜又はハフニウムジルコニウム酸化膜のいずれかであってもよい。
本発明に係る半導体装置において、前記第１のゲート電極は、前記第１の高誘電率絶縁膜と接する第１の金属含有層を含んでいてもよい。この場合、前記第１の金属含有層は、チタンナイトライド膜、タンタルナイトライド膜、タンタルカーバイド膜若しくは窒化タンタルカーバイド膜又はそれらの膜のうち２つ以上を積層させた膜であってもよい。
本発明に係る半導体装置において、前記第１の領域はＮ型ＦＥＴ形成領域であり、前記第２の金属はランタン、ジスプロシウム、スカンジウム、エルビウム又はストロンチウムであってもよい。このようにすると、Ｎ型ＦＥＴのしきい値電圧を確実に低減することができる。
本発明に係る半導体装置において、前記第１の領域はＰ型ＦＥＴ形成領域であり、前記第２の金属はアルミニウムであってもよい。このようにすると、Ｐ型ＦＥＴのしきい値電圧を確実に低減することができる。
本発明に係る半導体装置において、前記半導体基板における第２の領域上に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極とを備え、前記第２のゲート絶縁膜は、第２の酸素含有絶縁膜と、前記第２の酸素含有絶縁膜上に形成され且つ前記第１の金属を含む第２の高誘電率絶縁膜とを有し、前記第２の高誘電率絶縁膜は、前記第１の金属及び前記第２の金属とは異なる第３の金属をさらに含み、前記第２の高誘電率絶縁膜における前記第３の金属の組成比が最大になる位置は、前記第２の高誘電率絶縁膜と前記第２の酸素含有絶縁膜との界面及び前記第２の高誘電率絶縁膜と前記第２のゲート電極との界面のそれぞれから離れていてもよい。この場合、前記第３の金属は、前記第２の高誘電率絶縁膜と前記第２の酸素含有絶縁膜との界面にも存在し、それにより、当該界面に、前記第２のゲート電極に印加されるしきい値電圧を低減する電気双極子が形成されていてもよい。また、この場合、前記第２の酸素含有絶縁膜はシリコン酸化膜であってもよい。また、この場合、前記第２の高誘電率絶縁膜は、ハフニウム酸化膜、ハフニウムシリコン酸化膜、窒化ハフニウムシリコン酸化膜、ジルコニウム酸化膜又はハフニウムジルコニウム酸化膜のいずれかであってもよい。さらに、この場合、前記第２のゲート電極は、前記第２の高誘電率絶縁膜と接する第２の金属含有層を含んでいてもよく、前記第２の金属含有層は、チタンナイトライド膜、タンタルナイトライド膜、タンタルカーバイド膜若しくは窒化タンタルカーバイド膜又はそれらの膜のうち２つ以上を積層させた膜であってもよい。
本発明に係る半導体装置の製造方法は、半導体基板上に酸素含有絶縁膜、第１の金属を含む下部高誘電率絶縁膜、前記第１の金属とは異なる第２の金属を含む金属酸化膜、前記第１の金属を含む上部高誘電率絶縁膜を順次形成する工程（ａ）と、熱処理により、前記下部高誘電率絶縁膜と前記金属酸化膜と前記上部高誘電率絶縁膜とをミキシングさせて高誘電率絶縁膜を形成する工程（ｂ）とを備えている。
本発明に係る半導体装置の製造方法によると、ランタン酸化膜やアルミニウム酸化膜等の金属酸化膜を高誘電率絶縁膜上に形成する場合と比較して、金属酸化膜の下側に存在する高誘電率絶縁膜（つまり下部高誘電率絶縁膜）の膜厚を小さくすることができる。その結果、しきい値電圧を低下させるのに必要なランタン酸化膜やアルミニウム酸化膜等の金属酸化膜を薄膜化させることが可能となるので、ゲート絶縁膜全体（熱処理により得られる高誘電率絶縁膜と酸素含有絶縁膜との積層体）としてのＥＯＴの増大及びそれに伴うトランジスタ特性の劣化を抑制することができる。
また、本発明に係る半導体装置の製造方法によると、ランタン酸化膜やアルミニウム酸化膜等の金属酸化膜を高誘電率絶縁膜の下に形成する場合と比較して、金属酸化膜の下側に存在する絶縁膜（下部高誘電率絶縁膜と酸素含有絶縁膜との積層構造）の膜厚を大きくすることができる。その結果、熱処理に起因する、ランタン原子やアルミニウム原子等の半導体基板中への拡散を抑制することが可能となるので、キャリア移動度の劣化及びそれに伴うトランジスタ特性の劣化を抑制することができる。
従って、本発明に係る半導体装置の製造方法によると、ＥＯＴの増大及びキャリア移動度の低下を抑制しつつ、半導体基板表面に形成されている酸素含有絶縁膜と高誘電率絶縁膜との界面に、しきい値電圧を低減する電気双極子を形成可能な金属を添加することができるので、トランジスタ特性を向上させることができる。
本発明に係る半導体装置の製造方法において、前記下部高誘電率絶縁膜及び前記上部高誘電率絶縁膜は同じ種類の絶縁膜であってもよい。
本発明に係る半導体装置の製造方法において、前記工程（ｂ）よりも後に、前記高誘電率絶縁膜上にゲート電極を形成する工程（ｃ）をさらに備えていてもよい。
本発明に係る半導体装置の製造方法において、前記第２の金属はランタン、ジスプロシウム、スカンジウム、エルビウム又はストロンチウムであってもよい。このようにすると、Ｎ型ＦＥＴのしきい値電圧を確実に低減することができる。
本発明に係る半導体装置の製造方法において、前記第２の金属はアルミニウムであってもよい。このようにすると、Ｐ型ＦＥＴのしきい値電圧を確実に低減することができる。
本発明に係る半導体装置の製造方法において、前記工程（ｂ）は、不活性ガス雰囲気中又は真空中において５００℃以上で且つ１３５０℃以下の温度で熱処理を行う工程を含んでいてもよい。
本発明によると、ＥＯＴの増大及びキャリア移動度の低下を抑制しつつ、半導体基板表面に形成されている酸素含有絶縁膜と高誘電率絶縁膜との界面に、しきい値電圧を低減する電気双極子を形成可能な金属を添加することができるので、トランジスタ特性を向上させることができる。
図１（ａ）は本発明の第１の実施形態に係る半導体装置の断面図であり、図１（ｂ）は、図１（ａ）に示すゲート絶縁膜／ゲート電極構造における基板主面に垂直な方向の組成分布を示す図である。 図２（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図３（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図４は本発明の第２の実施形態に係る半導体装置の断面図である。 図５（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図６（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図７（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図８（ａ）は第１従来例に係る半導体装置の断面図であり、図８（ｂ）は、図８（ａ）に示すゲート絶縁膜／ゲート電極構造に対してアニールを行った後における基板主面に垂直な方向の組成分布を示す図である。 図９（ａ）は第２従来例に係る半導体装置の断面図であり、図９（ｂ）は、図９（ａ）に示すゲート絶縁膜／ゲート電極構造に対してアニールを行った後における基板主面に垂直な方向の組成分布を示す図である。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
図１（ａ）は、本実施形態に係る半導体装置の断面図である。図１（ａ）に示すように、例えばシリコン基板等の半導体基板１００におけるＮ型ＦＥＴ形成領域（素子分離領域によって囲まれた半導体基板１００からなる第１の領域）の上に、ゲート絶縁膜１４０を介してゲート電極１５０が形成されている。ゲート絶縁膜１４０は、例えば厚さ１ｎｍ程度のシリコン酸化膜（ＳｉＯ2 膜）等からなる酸素含有絶縁膜１０１と、酸素含有絶縁膜１０１上に形成され且つ例えば厚さ２ｎｍ程度のハフニウム酸化膜（ＨｆＯ2 膜）等からなる高誘電率絶縁膜１０２とを有している。ゲート電極１５０は、高誘電率絶縁膜１０２と接し且つ例えば窒化チタン（ＴｉＮ）膜からなる金属含有層（メタル電極）１０３と、金属含有層１０３上に形成されたポリシリコン層（ポリシリコン電極）１０４とを有している。
また、図１（ａ）に示すように、ゲート電極１５０の側面には絶縁性のサイドウォールスペーサー１０５が形成されている。さらに、半導体基板１００の表面部におけるサイドウォールスペーサー１０５の下側にはＮ型のエクステンション領域１０６が形成されていると共に、半導体基板１００の表面部におけるゲート電極１５０から見てサイドウォールスペーサー１０５の外側にはＮ型のソース・ドレイン領域１０７が形成されている。
本実施形態の特徴は、高誘電率絶縁膜１０２が、酸素含有絶縁膜１０１と高誘電率絶縁膜１０２との界面にしきい値電圧を低減する電気双極子を形成可能な金属材料、例えばランタン（Ｌａ）を含有しており、高誘電率絶縁膜１０２におけるランタンの組成比（濃度）が最大になる位置は、酸素含有絶縁膜１０１と高誘電率絶縁膜１０２との界面及び高誘電率絶縁膜１０２とゲート電極１５０との界面のそれぞれから離れていることである。すなわち、高誘電率絶縁膜１０２の内部（例えば、厚さ方向における中央部付近）においてランタン濃度が最大になる。
図１（ｂ）は、図１（ａ）に示すゲート絶縁膜／ゲート電極構造（具体的には酸素含有絶縁膜１０１、高誘電率絶縁膜１０２及び金属含有層１０３の積層構造）における基板主面に垂直な方向の組成分布を示している。前述のように、本実施形態の高誘電率絶縁膜１０２は、ランタンとハフニウムとの混合金属酸化膜であるが、図１（ｂ）に示すように、高誘電率絶縁膜１０２におけるランタン濃度（Ｌａ組成／（Ｈｆ組成＋Ｌａ組成＋Ｏ組成））は高誘電率絶縁膜１０２の内部（例えば、厚さ方向における中央部付近）で最大になり、その値は例えば６０％である。また、高誘電率絶縁膜１０２と酸素含有絶縁膜１０１との界面でのランタン濃度は例えば１０％程度であり、高誘電率絶縁膜１０２と金属含有層１０３との界面にも若干のランタンが含まれている。一方、本実施形態では、酸素含有絶縁膜１０１と半導体基板１００との界面にはランタンは存在していない。
以上に説明したように、本実施形態では、高誘電率絶縁膜１０２と酸素含有絶縁膜１０１との界面にしきい値電圧を低減する電気双極子を形成可能な金属材料を高誘電率絶縁膜１０２中に添加し、当該金属材料の濃度が高誘電率絶縁膜１０２の内部で最大になることを特徴としている。これにより、しきい値電圧を低減しつつ、ランタン原子の半導体基板１００への突き抜けに起因するキャリア移動度の劣化、及びＥＯＴの増大をそれぞれ抑制することが可能となる。
具体的には、高誘電率絶縁膜１０２と酸素含有絶縁膜１０１との界面にもランタン原子を分布させることにより、当該界面に電気双極子を形成することが可能となり、しきい値電圧を低下させることができる。
また、図８（ａ）及び（ｂ）に示す第１従来例、つまり、高誘電率ゲート絶縁膜上にランタン酸化膜を形成する場合とは異なり、ランタン濃度分布のピークが高誘電率絶縁膜１０２の内部に位置しているため、当該ピーク位置から、高誘電率絶縁膜１０２と酸素含有絶縁膜１０１との界面までの距離が短くなる。言い換えると、高誘電率絶縁膜１０２中にランタンを拡散させるためのランタン酸化膜を第１従来例よりも薄くした場合にも、第１従来例と同等のしきい値電圧低減を実現することが可能となるので、ゲート絶縁膜１４０全体としてのＥＯＴの増大及びそれに伴うトランジスタ特性の劣化を抑制することができる。
また、図９（ａ）及び（ｂ）に示す第２従来例、つまり、高誘電率ゲート絶縁膜の下にランタン酸化膜等を形成する場合とは異なり、ランタン濃度分布の裾を高誘電率絶縁膜１０２と酸素含有絶縁膜１０１との界面近傍で終端させることが可能となる。言い換えると、活性化アニールなどの熱処理に起因するランタン原子の半導体基板１００中への拡散を抑制することが可能となるので、キャリア移動度の劣化及びそれに伴うトランジスタ特性の劣化を抑制することができる。
尚、本実施形態において、高誘電率絶縁膜１０２と酸素含有絶縁膜１０１との界面にしきい値電圧を低減する電気双極子を形成可能な金属材料として、ランタンを用いたが、これに限らず、しきい値電圧を変動させることが可能な他の金属材料を用いてもよい。例えば、Ｎ型ＦＥＴのしきい値電圧を低減するためには、ジスプロシウム、スカンジウム、エルビウム又はストロンチウム等を用いてもよい。
また、本実施形態において、半導体基板１００としてシリコン（Ｓｉ）基板を用いたが、これに代えて、シリコンゲルマニウム（ＳｉＧｅ）基板又はゲルマニウム（Ｇｅ）基板等を用いてもよい。
また、本実施形態において、半導体基板１００の表面上に酸素含有絶縁膜１０１としてシリコン酸化膜（ＳｉＯ2 膜）を形成したが、これに代えて、シリコン酸化窒化膜（ＳｉＯＮ膜）を形成してもよい。また、半導体基板１００としてＳｉＧｅ基板を用いる場合には、ＳｉＧｅＯ膜又はＳｉＧｅＯＮ膜等を形成してもよいし、半導体基板１００としてＧｅ基板を用いる場合には、ＧｅＯ2 膜又はＧｅＯＮ膜等を形成してもよい。
また、本実施形態において、高誘電率絶縁膜１０２としてハフニウム酸化膜を形成したが、これに代えて、ハフニウムシリコン酸化膜、窒化ハフニウムシリコン酸化膜、ジルコニウム酸化膜又はハフニウムジルコニウム酸化膜等を形成してもよい。
また、本実施形態において、ゲート電極１５０は、高誘電率絶縁膜１０２と接する金属含有層１０３として、ＴｉＮ（チタンナイトライド）膜を有していたが、これに代えて、タンタルナイトライド膜、タンタルカーバイド膜又は窒化タンタルカーバイド膜等を有していてもよい。或いは、金属含有層１０３は、チタンナイトライド膜、タンタルナイトライド膜、タンタルカーバイド膜及び窒化タンタルカーバイド膜の中から選んだ２つ以上の膜の積層体であってもよい。
また、本実施形態において、高誘電率絶縁膜１０２の内部におけるランタン濃度の最大値を６０％程度に、高誘電率絶縁膜１０２と酸素含有絶縁膜１０１との界面でのランタン濃度を１０％程度にそれぞれ設定したが、高誘電率絶縁膜１０２の内部でランタン濃度が最大になり且つ高誘電率絶縁膜１０２と酸素含有絶縁膜１０１との界面にランタンが存在していれば、ランタン濃度の最大値や前記界面でのランタン濃度の値が特に限定されないことは言うまでもない。
また、本実施形態において、Ｎ型ＦＥＴを対象としてランタンを用いてしきい値電圧を低減することを説明したが、これに代えて、Ｐ型ＦＥＴについても同様な手法によりしきい値電圧を制御することが可能である。具体的には、Ｐ型ＦＥＴのしきい値電圧を低減するための金属材料として、例えばアルミニウムを用いてもよい。
また、本実施形態において、プレーナー型のＦＥＴを対象としたが、これに代えて、ダマシンゲート構造を有するＦＥＴ又はＦｉｎＦＥＴ等を対象としても同様の効果が得られる。
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、Ｎ型ＦＥＴの製造方法を例として、図２（ａ）〜（ｄ）及び図３（ａ）〜（ｃ）を参照しながら説明する。図２（ａ）〜（ｄ）及び図３（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法の各工程を示す断面図である。尚、図２（ａ）〜（ｄ）及び図３（ａ）〜（ｃ）において、図１（ａ）に示す本実施形態に係る半導体装置と同一の構成要素には同一の符号を付す。
まず、図２（ａ）に示すように、Ｐ型ウェルを有する半導体基板１００上に、例えば厚さ１ｎｍ程度のシリコン酸化膜（ＳｉＯ2 膜）等からなる酸素含有絶縁膜１０１を形成した後、酸素含有絶縁膜１０１上に、例えば厚さ１ｎｍ程度のハフニウム酸化膜（ＨｆＯ2 膜）等からなる下部高誘電率絶縁膜１１０、例えば厚さ０．５ｎｍ程度のランタン酸化膜等からなる金属酸化膜１１１、及び例えば厚さ１ｎｍ程度のハフニウム酸化膜（ＨｆＯ2 膜）等からなる上部高誘電率絶縁膜１１２を順次形成する。
続いて、図２（ｂ）に示すように、例えば窒素雰囲気中において例えば８００℃程度の温度でアニールを行うことにより、下部高誘電率絶縁膜１１０、金属酸化膜１１１及び上部高誘電率絶縁膜１１２をミキシングさせて高誘電率絶縁膜１０２を形成する。ここで、高誘電率絶縁膜１０２の上部及び下部のランタン濃度と比べて、高誘電率絶縁膜１０２の中央部のランタン濃度は高い。
続いて、図２（ｃ）に示すように、高誘電率絶縁膜１０２上に、例えば厚さ１０ｎｍ程度の窒化チタン膜からなる金属含有層１０３、及び例えば厚さ１００ｎｍ程度のポリシリコン層１０４を順次堆積する。
続いて、図２（ｄ）に示すように、ゲート電極形成領域を覆うレジストパターン（図示省略）をマスクとして、ポリシリコン層１０４及び金属含有層１０３に対して順次ドライエッチングを行うことによって、例えばゲート長が５０ｎｍ程度のゲート電極１５０を形成する。ここで、ゲート電極１５０の外側の高誘電率絶縁膜１０２及び酸素含有絶縁膜１０１もエッチング除去されて、ゲート電極１５０の下に、酸素含有絶縁膜１０１及び高誘電率絶縁膜１０２からなるゲート絶縁膜１４０が形成される。
続いて、図３（ａ）に示すように、ゲート電極１５０をマスクとして、半導体基板１００中に、注入不純物として例えば砒素をイオン注入することにより、Ｎ型のエクステンション領域１０６を形成する。ここで、イオン注入条件は、加速エネルギーが２ｋｅＶであり、注入ドーズ量が１×１０15atoms／ｃｍ2 である。
続いて、半導体基板１００上の全面に例えば厚さ７０ｎｍ程度のシリコン酸化膜を堆積した後、当該シリコン酸化膜に対してエッチバックを行って、図３（ｂ）に示すように、ゲート電極１５０の側面に例えば幅７０ｎｍ程度のサイドウォールスペーサー１０５を形成する。
続いて、図３（ｃ）に示すように、ゲート電極１５０及びサイドウォールスペーサー１０５をマスクとして、半導体基板１００中に、注入不純物として例えば砒素をイオン注入することにより、Ｎ型のソース・ドレイン領域１０７を形成する。ここで、イオン注入条件は、加速エネルギーが２０ｋｅＶであり、注入ドーズ量が４×１０15atoms／ｃｍ2 である。
続いて、エクステンション領域１０６及びソース・ドレイン領域１０７に注入されている不純物を活性化させるために、例えば１０００℃、０秒のスパイク条件で活性化アニールを行う。
以上に説明したように、本実施形態では、ランタン酸化膜からなる金属酸化膜１１１を、ハフニウム酸化膜からなる下部高誘電率絶縁膜１１０及び上部高誘電率絶縁膜１１２によって挟み込んだ構造を形成した後、アニールを行うことによって、中央部のランタン濃度が高い高誘電率絶縁膜（ランタン含有高誘電率絶縁膜）１０２を酸素含有絶縁膜１０１上に形成する。これにより、従来方法の問題点であった、ランタンのシリコン基板中への突き抜けによるキャリア移動度の劣化やＥＯＴ増大などに起因するトランジスタ特性の劣化を抑制することが可能となる。
尚、以上の説明はＮ型ＦＥＴを対象として行ったが、Ｐ型ＦＥＴに対しても同様の方法を用いることができる。但し、Ｐ型ＦＥＴを対象とする場合、金属酸化膜１１１としてランタン酸化膜に代えて、例えばアルミニウム酸化膜等を用いてもよい。また、Ｎ型ＦＥＴを対象とする場合に、金属酸化膜１１１としてランタン酸化膜に代えて、例えばジスプロシウム酸化膜、スカンジウム酸化膜、エルビウム酸化膜又はストロンチウム酸化膜等を用いてもよい。
また、本実施形態において、金属酸化膜１１１を下部高誘電率絶縁膜１１０及び上部高誘電率絶縁膜１１２によって挟み込んだ構造を１つ形成したが、当該構造を２つ以上形成してもよい。言い換えると、図２（ａ）に示す工程で上部高誘電率絶縁膜１１２を形成した後、金属酸化膜及び高誘電率絶縁膜をこの順に交互にさらに形成してもよい。この場合、最上層の高誘電率絶縁膜を形成しなくてもよい。
また、本実施形態において、下部高誘電率絶縁膜１１０、金属酸化膜１１１及び上部高誘電率絶縁膜１１２をミキシングさせて高誘電率絶縁膜１０２を形成するために、上部高誘電率絶縁膜１１２の堆積工程（図２（ａ）参照）と金属含有層１０３（窒化チタン膜）の堆積工程（図２（ｃ）参照）との間にアニール工程を実施している。しかし、当該アニール工程の実施タイミングは、上部高誘電率絶縁膜１１２の堆積工程よりも後であれば特に限定されるものではない。例えば、金属含有層１０３若しくはポリシリコン層１０４の堆積工程の直後にアニール工程を実施してもよいし、又は当該アニール工程を、ソース・ドレイン領域１０７に注入されている不純物の活性化アニール工程と兼用してもよい。また、下部高誘電率絶縁膜１１０、金属酸化膜１１１及び上部高誘電率絶縁膜１１２をミキシングさせて高誘電率絶縁膜１０２を形成するためのアニール工程を窒素雰囲気中において８００℃程度の温度で実施したが、これに限られず、不活性ガス雰囲気中又は真空中において５００℃以上で且つ１３５０℃以下の温度でアニール工程を実施してもよい。
また、本実施形態において、下部高誘電率絶縁膜１１０及び上部高誘電率絶縁膜１１２として同じハフニウム酸化膜を用いたが、下部高誘電率絶縁膜１１０及び上部高誘電率絶縁膜１１２として、互いに異なる種類の絶縁膜を用いてもよい。
また、本実施形態において、酸素含有絶縁膜１０１としてシリコン酸化膜、下部高誘電率絶縁膜１１０及び上部高誘電率絶縁膜１１２としてハフニウム酸化膜、金属酸化膜１１１としてランタン酸化膜、金属含有層１０３（メタル電極）として窒化チタン膜を用いているが、これらは一例を示すものであり、同様の効果を有する他の代替材料を用いてもよいことは言うまでもない。
また、本実施形態において、ゲート電極１５０の上部を構成するポリシリコン層１０４及びソース・ドレイン領域１０７のそれぞれの表面部に、例えばニッケルシリサイドからなるシリサイド層を設けてもよいことは言うまでもない。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。尚、本実施形態は、Ｎ型ＦＥＴ及びＰ型ＦＥＴの両方に、第１の実施形態と同様の高誘電率絶縁膜、つまり、基板表面の酸素含有絶縁膜と高誘電率絶縁膜との界面にしきい値電圧を低減する電気双極子を形成可能な金属材料を含有し且つ当該金属材料の濃度が膜内部で最大となる高誘電率絶縁膜を有するゲート絶縁膜を備えた半導体装置を対象としている。
図４は、本実施形態に係る半導体装置の断面図である。図４に示すように、例えばシリコン基板等の半導体基板２００におけるＮ型ＦＥＴ形成領域（素子分離領域によって囲まれた半導体基板２００からなる第１の領域）の上に、ゲート絶縁膜２４０Ａを介してゲート電極２５０Ａが形成されていると共に、半導体基板２００におけるＰ型ＦＥＴ形成領域（素子分離領域によって囲まれた半導体基板２００からなる第２の領域）の上に、ゲート絶縁膜２４０Ｂを介してゲート電極２５０Ｂが形成されている。ゲート絶縁膜２４０Ａは、例えば厚さ１ｎｍ程度のシリコン酸化膜（ＳｉＯ2 膜）等からなる酸素含有絶縁膜２０１と、酸素含有絶縁膜２０１上に形成され且つ例えば厚さ２ｎｍ程度のハフニウム酸化膜（ＨｆＯ2 膜）等からなる高誘電率絶縁膜２０２Ａとを有している。ゲート絶縁膜２４０Ｂは、ゲート絶縁膜２４０Ａと同様の酸素含有絶縁膜２０１と、酸素含有絶縁膜２０１上に形成され且つ例えば厚さ２ｎｍ程度のハフニウム酸化膜（ＨｆＯ2 膜）等からなる高誘電率絶縁膜２０２Ｂとを有している。ゲート電極２５０Ａ及び２５０Ｂは、高誘電率絶縁膜２０２Ａ及び２０２Ｂのそれぞれと接し且つ例えば窒化チタン（ＴｉＮ）膜からなる金属含有層（メタル電極）２０３と、金属含有層２０３上に形成されたポリシリコン層（ポリシリコン電極）２０４とを有している。
また、図４に示すように、ゲート電極２５０Ａ及び２５０Ｂの側面には絶縁性のサイドウォールスペーサー２０５が形成されている。また、半導体基板２００の表面部におけるゲート電極２５０Ａ側面のサイドウォールスペーサー２０５の下側にはＮ型のエクステンション領域２０６Ａが形成されていると共に、半導体基板２００の表面部におけるゲート電極２５０Ａから見てサイドウォールスペーサー２０５の外側にはＮ型のソース・ドレイン領域２０７Ａが形成されている。また、半導体基板２００の表面部におけるゲート電極２５０Ｂ側面のサイドウォールスペーサー２０５の下側にはＰ型のエクステンション領域２０６Ｂが形成されていると共に、半導体基板２００の表面部におけるゲート電極２５０Ｂから見てサイドウォールスペーサー２０５の外側にはＰ型のソース・ドレイン領域２０７Ｂが形成されている。
本実施形態の第１の特徴は、高誘電率絶縁膜２０２Ａが、酸素含有絶縁膜２０１と高誘電率絶縁膜２０２Ａとの界面にしきい値電圧を低減する電気双極子を形成可能な金属材料、例えばランタン（Ｌａ）を含有しており、高誘電率絶縁膜２０２Ａにおけるランタンの組成比（濃度）が最大になる位置は、酸素含有絶縁膜２０１と高誘電率絶縁膜２０２Ａとの界面及び高誘電率絶縁膜２０２Ａとゲート電極２５０Ａとの界面のそれぞれから離れていることである。すなわち、高誘電率絶縁膜２０２Ａの内部（例えば、厚さ方向における中央部付近）においてランタン濃度が最大になる。また、高誘電率絶縁膜２０２Ａと酸素含有絶縁膜２０１との界面及び高誘電率絶縁膜２０２Ａとゲート電極２５０Ａ（金属含有層２０３）との界面にはランタンが含まれている一方、ゲート絶縁膜２４０Ａ（酸素含有絶縁膜２０１）と半導体基板２００との界面にはランタンは存在していない。
また、本実施形態の第２の特徴は、高誘電率絶縁膜２０２Ｂが、酸素含有絶縁膜２０１と高誘電率絶縁膜２０２Ｂとの界面にしきい値電圧を低減する電気双極子を形成可能な金属材料、例えばアルミニウム（Ａｌ）を含有しており、高誘電率絶縁膜２０２Ｂにおけるアルミニウムの組成比（濃度）が最大になる位置は、酸素含有絶縁膜２０１と高誘電率絶縁膜２０２Ｂとの界面及び高誘電率絶縁膜２０２Ｂとゲート電極２５０Ｂとの界面のそれぞれから離れていることである。すなわち、高誘電率絶縁膜２０２Ｂの内部（例えば、厚さ方向における中央部付近）においてアルミニウム濃度が最大になる。また、高誘電率絶縁膜２０２Ｂと酸素含有絶縁膜２０１との界面及び高誘電率絶縁膜２０２Ｂとゲート電極２５０Ｂ（金属含有層２０３）との界面にはアルミニウムが含まれている一方、ゲート絶縁膜２４０Ｂ（酸素含有絶縁膜２０１）と半導体基板２００との界面にはアルミニウムは存在していない。
以上に説明したように、本実施形態では、高誘電率絶縁膜２０２Ａ及び２０２Ｂのそれぞれと酸素含有絶縁膜２０１との界面にしきい値電圧を低減する電気双極子を形成可能な金属材料を高誘電率絶縁膜２０２Ａ及び２０２Ｂ中に添加し、当該金属材料の濃度が高誘電率絶縁膜２０２Ａ及び２０２Ｂの内部で最大になることを特徴としている。これにより、しきい値電圧を低減しつつ、ランタン原子又はアルミニウム原子の半導体基板２００への突き抜けに起因するキャリア移動度の劣化、及びＥＯＴの増大をそれぞれ抑制することが可能となる。
具体的には、高誘電率絶縁膜２０２Ａ及び２０２Ｂのそれぞれと酸素含有絶縁膜２０１との界面にもランタン原子又はアルミニウム原子を分布させることにより、当該界面に電気双極子を形成することが可能となり、しきい値電圧を低下させることができる。
また、図８（ａ）及び（ｂ）に示す第１従来例、つまり、高誘電率ゲート絶縁膜上にランタン酸化膜を形成する場合とは異なり、ランタン濃度分布又はアルミニウム濃度分布のピークが高誘電率絶縁膜２０２Ａ及び２０２Ｂの内部に位置しているため、当該ピーク位置から、高誘電率絶縁膜２０２Ａ及び２０２Ｂのそれぞれと酸素含有絶縁膜２０１との界面までの距離が短くなる。言い換えると、高誘電率絶縁膜２０２Ａ及び２０２Ｂ中にランタン又はアルミニウムを拡散させるためのランタン酸化膜又はアルミニウム酸化膜を第１従来例よりも薄くした場合にも、第１従来例と同等のしきい値電圧低減を実現することが可能となるので、ゲート絶縁膜２４０Ａ及び２４０Ｂ全体としてのＥＯＴの増大及びそれに伴うトランジスタ特性の劣化を抑制することができる。
また、図９（ａ）及び（ｂ）に示す第２従来例、つまり、高誘電率ゲート絶縁膜の下にランタン酸化膜等を形成する場合とは異なり、ランタン濃度分布又はアルミニウム濃度分布の裾を高誘電率絶縁膜２０２Ａ及び２０２Ｂのそれぞれと酸素含有絶縁膜２０１との界面近傍で終端させることが可能となる。言い換えると、活性化アニールなどの熱処理に起因するランタン原子又はアルミニウム原子の半導体基板２００中への拡散を抑制することが可能となるので、キャリア移動度の劣化及びそれに伴うトランジスタ特性の劣化を抑制することができる。
尚、本実施形態において、Ｎ型ＦＥＴのゲート絶縁膜２４０Ａとなる高誘電率絶縁膜２０２Ａと酸素含有絶縁膜２０１との界面にしきい値電圧を低減する電気双極子を形成可能な金属材料として、ランタンを用いたが、これに限らず、しきい値電圧を変動させることが可能な他の金属材料、例えばジスプロシウム、スカンジウム、エルビウム又はストロンチウム等を用いてもよい。
また、本実施形態において、Ｐ型ＦＥＴのゲート絶縁膜２４０Ｂとなる高誘電率絶縁膜２０２Ｂと酸素含有絶縁膜２０１との界面にしきい値電圧を低減する電気双極子を形成可能な金属材料として、アルミニウムを用いたが、これに限らず、しきい値電圧を変動させることが可能な他の金属材料を用いてもよい。
また、本実施形態において、半導体基板２００としてシリコン（Ｓｉ）基板を用いたが、これに代えて、シリコンゲルマニウム（ＳｉＧｅ）基板又はゲルマニウム（Ｇｅ）基板等を用いてもよい。
また、本実施形態において、半導体基板２００の表面上に酸素含有絶縁膜２０１としてシリコン酸化膜（ＳｉＯ2 膜）を形成したが、これに代えて、シリコン酸化窒化膜（ＳｉＯＮ膜）を形成してもよい。また、半導体基板２００としてＳｉＧｅ基板を用いる場合には、ＳｉＧｅＯ膜又はＳｉＧｅＯＮ膜等を形成してもよいし、半導体基板２００としてＧｅ基板を用いる場合には、ＧｅＯ2 膜又はＧｅＯＮ膜等を形成してもよい。
また、本実施形態において、高誘電率絶縁膜２０２Ａ及び２０２Ｂとしてハフニウム酸化膜を形成したが、これに代えて、ハフニウムシリコン酸化膜、窒化ハフニウムシリコン酸化膜、ジルコニウム酸化膜又はハフニウムジルコニウム酸化膜等を形成してもよい。
また、本実施形態において、ゲート電極２５０Ａ及び２５０Ｂは、高誘電率絶縁膜２０２Ａ及び２０２Ｂのそれぞれと接する金属含有層２０３として、ＴｉＮ（チタンナイトライド）膜を有していたが、これに代えて、タンタルナイトライド膜、タンタルカーバイド膜又は窒化タンタルカーバイド膜等を有していてもよい。或いは、金属含有層２０３は、チタンナイトライド膜、タンタルナイトライド膜、タンタルカーバイド膜及び窒化タンタルカーバイド膜の中から選んだ２つ以上の膜の積層体であってもよい。
また、本実施形態において、プレーナー型のＦＥＴを対象としたが、これに代えて、ダマシンゲート構造を有するＦＥＴ又はＦｉｎＦＥＴ等を対象としても同様の効果が得られる。
以下、本発明の第２の実施形態に係る半導体装置の製造方法について、図５（ａ）〜（ｄ）、図６（ａ）〜（ｄ）及び図７（ａ）〜（ｃ）を参照しながら説明する。図５（ａ）〜（ｄ）、図６（ａ）〜（ｄ）及び図７（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法の各工程を示す断面図である。尚、図５（ａ）〜（ｄ）、図６（ａ）〜（ｄ）及び図７（ａ）〜（ｃ）において、図４に示す本実施形態に係る半導体装置と同一の構成要素には同一の符号を付す。
まず、図５（ａ）に示すように、Ｎ型ＦＥＴ形成領域にＰ型ウェルを有すると共にＰ型ＦＥＴ形成領域にＮ型ウェルを有する半導体基板２００上に、例えば厚さ１ｎｍ程度のシリコン酸化膜（ＳｉＯ2 膜）等からなる酸素含有絶縁膜２０１を形成した後、酸素含有絶縁膜２０１上に、例えば厚さ１ｎｍ程度のハフニウム酸化膜（ＨｆＯ2 膜）等からなる下部高誘電率絶縁膜２１０を形成する。
続いて、図５（ｂ）に示すように、下部高誘電率絶縁膜２１０上に、例えば厚さ０．５ｎｍ程度のアルミニウム酸化膜等からなる第１の金属酸化膜２１１を形成した後、図５（ｃ）に示すように、Ｐ型ＦＥＴ形成領域を覆うレジストパターン２１２をマスクとして、例えばＴＭＡＨ（水酸化テトラメチルアンモニウム）などの薬液を用いてＮ型ＦＥＴ形成領域の第１の金属酸化膜２１１を選択的に除去する。尚、ＴＭＡＨは、一般的に現像液に用いられている薬液であるが、Ｎ型ＦＥＴ形成領域の第１の金属酸化膜２１１の除去を、レジストパターニング時の現像液処理において実施してもよい。
続いて、図５（ｄ）に示すように、レジストパターン２１２を除去した後、Ｎ型ＦＥＴ形成領域の下部高誘電率絶縁膜２１０上及びＰ型ＦＥＴ形成領域の第１の金属酸化膜２１１上に、例えば厚さ０．５ｎｍ程度のランタン酸化膜等からなる第２の金属酸化膜２１３を形成する。
続いて、図６（ａ）に示すように、Ｎ型ＦＥＴ形成領域を覆うレジストパターン２１４をマスクとして、例えば塩酸などの薬液を用いてＰ型ＦＥＴ形成領域の第２の金属酸化膜２１３を選択的に除去する。
続いて、図６（ｂ）に示すように、レジストパターン２１４を除去した後、Ｎ型ＦＥＴ形成領域の第２の金属酸化膜２１３上及びＰ型ＦＥＴ形成領域の第１の金属酸化膜２１１上に、例えば厚さ１ｎｍ程度のハフニウム酸化膜（ＨｆＯ2 膜）等からなる上部高誘電率絶縁膜２１５を形成する。
続いて、図６（ｃ）に示すように、例えば窒素雰囲気中において例えば８００℃程度の温度でアニールを行うことにより、Ｎ型ＦＥＴ形成領域では、下部高誘電率絶縁膜２１０、第２の金属酸化膜２１３及び上部高誘電率絶縁膜２１５をミキシングさせて高誘電率絶縁膜２０２Ａを形成すると共に、Ｐ型ＦＥＴ形成領域では、下部高誘電率絶縁膜２１０、第１の金属酸化膜２１１及び上部高誘電率絶縁膜２１５をミキシングさせて高誘電率絶縁膜２０２Ｂを形成する。ここで、Ｎ型ＦＥＴ形成領域の高誘電率絶縁膜２０２Ａの上部及び下部のランタン濃度と比べて、高誘電率絶縁膜２０２Ａの中央部のランタン濃度の方が高く、Ｐ型ＦＥＴ形成領域の高誘電率絶縁膜２０２Ｂの上部及び下部のアルミニウム濃度と比べて、高誘電率絶縁膜２０２Ｂの中央部のアルミニウム濃度の方が高い。
続いて、図６（ｄ）に示すように、高誘電率絶縁膜２０２Ａ及び２０２Ｂのそれぞれの上に、例えば厚さ１０ｎｍ程度の窒化チタン膜からなる金属含有層２０３、及び例えば厚さ１００ｎｍ程度のポリシリコン層２０４を順次堆積した後、Ｎ型ＦＥＴ及びＰ型ＦＥＴのそれぞれのゲート電極形成領域を覆うレジストパターン（図示省略）をマスクとして、ポリシリコン層２０４及び金属含有層２０３に対して順次ドライエッチングを行う。これによって、Ｎ型ＦＥＴ形成領域及びＰ型ＦＥＴ形成領域のそれぞれにおいて、例えばゲート長が５０ｎｍ程度のゲート電極２５０Ａ及び２５０Ｂが形成される。ここで、ゲート電極２５０Ａの外側の高誘電率絶縁膜２０２Ａ及び酸素含有絶縁膜２０１もエッチング除去されて、ゲート電極２５０Ａの下に、酸素含有絶縁膜２０１及び高誘電率絶縁膜２０２Ａからなるゲート絶縁膜２４０Ａが形成される。また、ゲート電極２５０Ｂの外側の高誘電率絶縁膜２０２Ｂ及び酸素含有絶縁膜２０１もエッチング除去されて、ゲート電極２５０Ｂの下に、酸素含有絶縁膜２０１及び高誘電率絶縁膜２０２Ｂからなるゲート絶縁膜２４０Ｂが形成される。
続いて、図７（ａ）に示すように、Ｐ型ＦＥＴ形成領域を覆うレジストパターン（図示省略）及びゲート電極２５０Ａをマスクとして、半導体基板２００中に、注入不純物として例えば砒素をイオン注入することにより、Ｎ型のエクステンション領域２０６Ａを形成する。ここで、イオン注入条件は、加速エネルギーが２ｋｅＶであり、注入ドーズ量が１×１０15atoms／ｃｍ2 である。また、Ｎ型ＦＥＴ形成領域を覆うレジストパターン（図示省略）及びゲート電極２５０Ｂをマスクとして、半導体基板２００中に、注入不純物として例えばボロンをイオン注入することにより、Ｐ型のエクステンション領域２０６Ｂを形成する。ここで、イオン注入条件は、加速エネルギーが０．３ｋｅＶであり、注入ドーズ量が５×１０14atoms／ｃｍ2 である。
続いて、半導体基板２００上の全面に例えば厚さ７０ｎｍ程度のシリコン酸化膜を堆積した後、当該シリコン酸化膜に対してエッチバックを行って、図７（ｂ）に示すように、ゲート電極２５０Ａ及び２５０Ｂのそれぞれの側面に例えば幅７０ｎｍ程度のサイドウォールスペーサー２０５を形成する。
続いて、図７（ｃ）に示すように、Ｐ型ＦＥＴ形成領域を覆うレジストパターン（図示省略）、ゲート電極２５０Ａ及びその側面のサイドウォールスペーサー２０５をマスクとして、半導体基板２００中に、注入不純物として例えば砒素をイオン注入することにより、Ｎ型のソース・ドレイン領域２０７Ａを形成する。ここで、イオン注入条件は、加速エネルギーが２０ｋｅＶであり、注入ドーズ量が４×１０15atoms／ｃｍ2 である。また、Ｎ型ＦＥＴ形成領域を覆うレジストパターン（図示省略）、ゲート電極２５０Ｂ及びその側面のサイドウォールスペーサー２０５をマスクとして、半導体基板２００中に、注入不純物として例えばボロンをイオン注入することにより、Ｐ型のソース・ドレイン領域２０７Ｂを形成する。ここで、イオン注入条件は、加速エネルギーが１．５ｋｅＶであり、注入ドーズ量が４×１０15atoms／ｃｍ2 である。
続いて、エクステンション領域２０６Ａ及び２０６Ｂ並びにソース・ドレイン領域２０７Ａ及び２０７Ｂに注入されている不純物を活性化させるために、例えば１０００℃、０秒のスパイク条件で活性化アニールを行う。
以上に説明したように、本実施形態では、アルミニウム酸化膜からなる第１の金属酸化膜２１１又はランタン酸化膜からなる第２の金属酸化膜２１３を、ハフニウム酸化膜からなる下部高誘電率絶縁膜２１０及び上部高誘電率絶縁膜２１５によって挟み込んだ構造を形成した後、アニールを行うことによって、中央部のランタン濃度が高い高誘電率絶縁膜（ランタン含有高誘電率絶縁膜）２０２Ａ及び中央部のアルミニウム濃度が高い高誘電率絶縁膜（アルミニウム含有高誘電率絶縁膜）２０２Ｂをそれぞれ酸素含有絶縁膜２０１上に形成する。これにより、従来方法の問題点であった、ランタン又はアルミニウムのシリコン基板中への突き抜けによるキャリア移動度の劣化やＥＯＴ増大などに起因するトランジスタ特性の劣化を抑制することが可能となる。
尚、本実施形態において、金属酸化膜２１１又は２１３を下部高誘電率絶縁膜２１０及び上部高誘電率絶縁膜２１５によって挟み込んだ構造を１つ形成したが、当該構造を２つ以上形成してもよい。言い換えると、図６（ｂ）に示す工程で上部高誘電率絶縁膜２１５を形成した後、図５（ｂ）〜（ｄ）及び図６（ａ）、（ｂ）に示す一連の工程をさらに１回以上繰り返し行ってもよい。この場合、最上層の高誘電率絶縁膜については形成しなくてもよい。
また、本実施形態において、下部高誘電率絶縁膜２１０と金属酸化膜２１１又は２１３と上部高誘電率絶縁膜２１５とをミキシングさせて高誘電率絶縁膜２０２Ａ及び２０２Ｂを形成するために、上部高誘電率絶縁膜２１５の堆積工程（図６（ｂ）参照）と金属含有層２０３（窒化チタン膜）の堆積工程（図６（ｄ）参照）との間にアニール工程を実施している。しかし、当該アニール工程の実施タイミングは、上部高誘電率絶縁膜２１５の堆積工程よりも後であれば特に限定されるものではない。例えば、金属含有層２０３若しくはポリシリコン層２０４の堆積工程の直後にアニール工程を実施してもよいし、又は当該アニール工程を、ソース・ドレイン領域２０７Ａ及び２０７Ｂに注入されている不純物の活性化アニール工程と兼用してもよい。また、下部高誘電率絶縁膜２１０と金属酸化膜２１１又は２１３と上部高誘電率絶縁膜２１５とをミキシングさせて高誘電率絶縁膜２０２Ａ及び２０２Ｂを形成するためのアニール工程を窒素雰囲気中において８００℃程度の温度で実施したが、これに限られず、不活性ガス雰囲気中又は真空中において５００℃以上で且つ１３５０℃以下の温度でアニール工程を実施してもよい。
また、本実施形態において、下部高誘電率絶縁膜２１０及び上部高誘電率絶縁膜２１５として同じハフニウム酸化膜を用いたが、下部高誘電率絶縁膜２１０及び上部高誘電率絶縁膜２１５として、互いに異なる種類の絶縁膜を用いてもよい。また、酸素含有絶縁膜２０１、下部高誘電率絶縁膜２１０及び上部高誘電率絶縁膜２１５のそれぞれについて、Ｎ型ＦＥＴ形成領域とＰ型ＦＥＴ形成領域とで同じ絶縁膜を用いたが、これらの絶縁膜について、Ｎ型ＦＥＴ形成領域とＰ型ＦＥＴ形成領域とで異なる絶縁膜を用いてもよい。
また、本実施形態において、酸素含有絶縁膜２０１としてシリコン酸化膜、下部高誘電率絶縁膜２１０及び上部高誘電率絶縁膜２１５としてハフニウム酸化膜、第１の金属酸化膜２１１としてアルミニウム酸化膜、第２の金属酸化膜２１３としてランタン酸化膜、金属含有層２０３（メタル電極）として窒化チタン膜を用いているが、これらは一例を示すものであり、同様の効果を有する他の代替材料を用いてもよいことは言うまでもない。
また、本実施形態において、ゲート電極２５０Ａ及び２５０Ｂのそれぞれの上部を構成するポリシリコン層２０４の表面部、並びにソース・ドレイン領域２０７Ａ及び２０７Ｂのそれぞれの表面部に、例えばニッケルシリサイドからなるシリサイド層を設けてもよいことは言うまでもない。
本発明は、半導体装置及びその製造方法に関し、特に、ゲート絶縁膜として高誘電率絶縁膜を用いたトランジスタを有する半導体装置及びその製造方法に適用した場合、ＥＯＴの増大及びキャリア移動度の低下を抑制しつつ、しきい値電圧を低減できるという効果が得られ、有用である。
１００ 半導体基板
１０１ 酸素含有絶縁膜
１０２ 高誘電率絶縁膜
１０３ 金属含有層
１０４ ポリシリコン層
１０５ サイドウォールスペーサー
１０６ エクステンション領域
１０７ ソース・ドレイン領域
１１０ 下部高誘電率絶縁膜
１１１ 金属酸化膜
１１２ 上部高誘電率絶縁膜
１４０ ゲート絶縁膜
１５０ ゲート電極
２００ 半導体基板
２０１ 酸素含有絶縁膜
２０２Ａ、２０２Ｂ 高誘電率絶縁膜
２０３ 金属含有層
２０４ ポリシリコン層
２０５ サイドウォールスペーサー
２０６Ａ、２０６Ｂ エクステンション領域
２０７Ａ、２０７Ｂ ソース・ドレイン領域
２１０ 下部高誘電率絶縁膜
２１１ 第１の金属酸化膜
２１２ レジストパターン
２１３ 第２の金属酸化膜
２１４ レジストパターン
２１５ 上部高誘電率絶縁膜
２４０Ａ、２４０Ｂ ゲート絶縁膜
２５０Ａ、２５０Ｂ ゲート電極

Claims (13)

  1. 半導体基板における第１の領域上に形成された第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜上に形成された第１のゲート電極とを備え、
    前記第１のゲート絶縁膜は、第１の酸素含有絶縁膜と、前記第１の酸素含有絶縁膜上に形成され且つ第１の金属を含む第１の高誘電率絶縁膜とを有し、
    前記第１の高誘電率絶縁膜は、前記第１の金属とは異なる第２の金属をさらに含み、
    前記第１の高誘電率絶縁膜における前記第２の金属の組成比が最大になる位置は、前記第１の高誘電率絶縁膜と前記第１の酸素含有絶縁膜との界面及び前記第１の高誘電率絶縁膜と前記第１のゲート電極との界面のそれぞれから離れており、
    前記第２の金属は、前記第１の酸素含有絶縁膜における前記第１の高誘電率絶縁膜との界面近傍にも存在しており、
    前記半導体基板における第２の領域上に形成された第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜上に形成された第２のゲート電極とを備え、
    前記第２のゲート絶縁膜は、第２の酸素含有絶縁膜と、前記第２の酸素含有絶縁膜上に形成され且つ前記第１の金属を含む第２の高誘電率絶縁膜とを有し、
    前記第２の高誘電率絶縁膜は、前記第１の金属及び前記第２の金属とは異なる第３の金属をさらに含み、
    前記第２の高誘電率絶縁膜における前記第３の金属の組成比が最大になる位置は、前記第２の高誘電率絶縁膜と前記第２の酸素含有絶縁膜との界面及び前記第２の高誘電率絶縁膜と前記第２のゲート電極との界面のそれぞれから離れていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１の領域はＮ型ＦＥＴ形成領域であり、
    前記第２の金属はランタン、ジスプロシウム、スカンジウム、エルビウム又はストロンチウムであることを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記第１の高誘電率絶縁膜と前記第１の酸素含有絶縁膜との界面に前記第２の金属が存在していることにより、当該界面に、前記第１のゲート電極に印加されるしきい値電圧を低減する電気双極子が形成されることを特徴とする半導体装置。
  4. 請求項１〜３のいずれか１項に記載の半導体装置において、
    前記第１の酸素含有絶縁膜はシリコン酸化膜であることを特徴とする半導体装置。
  5. 請求項１〜４のいずれか１項に記載の半導体装置において、
    前記第１の高誘電率絶縁膜は、ハフニウム酸化膜、ハフニウムシリコン酸化膜、窒化ハフニウムシリコン酸化膜、ジルコニウム酸化膜又はハフニウムジルコニウム酸化膜のいずれかであることを特徴とする半導体装置。
  6. 請求項１〜５のいずれか１項に記載の半導体装置において、
    前記第１のゲート電極は、前記第１の高誘電率絶縁膜と接する第１の金属含有層を含むことを特徴とする半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記第１の金属含有層は、チタンナイトライド膜、タンタルナイトライド膜、タンタルカーバイド膜若しくは窒化タンタルカーバイド膜又はそれらの膜のうち２つ以上を積層させた膜であることを特徴とする半導体装置。
  8. 請求項１に記載の半導体装置において、
    前記第１の領域はＰ型ＦＥＴ形成領域であり、
    前記第２の金属はアルミニウムであることを特徴とする半導体装置。
  9. 請求項１〜８のいずれか１項に記載の半導体装置において、
    前記第３の金属は、前記第２の高誘電率絶縁膜と前記第２の酸素含有絶縁膜との界面にも存在し、それにより、当該界面に、前記第２のゲート電極に印加されるしきい値電圧を低減する電気双極子が形成されることを特徴とする半導体装置。
  10. 請求項１〜９のいずれか１項に記載の半導体装置において、
    前記第２の酸素含有絶縁膜はシリコン酸化膜であることを特徴とする半導体装置。
  11. 請求項１〜１０のいずれか１項に記載の半導体装置において、
    前記第２の高誘電率絶縁膜は、ハフニウム酸化膜、ハフニウムシリコン酸化膜、窒化ハフニウムシリコン酸化膜、ジルコニウム酸化膜又はハフニウムジルコニウム酸化膜のいずれかであることを特徴とする半導体装置。
  12. 請求項１〜１１のいずれか１項に記載の半導体装置において、
    前記第２のゲート電極は、前記第２の高誘電率絶縁膜と接する第２の金属含有層を含むことを特徴とする半導体装置。
  13. 請求項１２に記載の半導体装置において、
    前記第２の金属含有層は、チタンナイトライド膜、タンタルナイトライド膜、タンタルカーバイド膜若しくは窒化タンタルカーバイド膜又はそれらの膜のうち２つ以上を積層させた膜であることを特徴とする半導体装置。
JP2009124943A 2009-05-25 2009-05-25 半導体装置 Active JP5235784B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009124943A JP5235784B2 (ja) 2009-05-25 2009-05-25 半導体装置
PCT/JP2009/006843 WO2010137093A1 (ja) 2009-05-25 2009-12-14 半導体装置及びその製造方法
US13/290,638 US8513724B2 (en) 2009-05-25 2011-11-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009124943A JP5235784B2 (ja) 2009-05-25 2009-05-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2010272782A JP2010272782A (ja) 2010-12-02
JP5235784B2 true JP5235784B2 (ja) 2013-07-10

Family

ID=43222238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009124943A Active JP5235784B2 (ja) 2009-05-25 2009-05-25 半導体装置

Country Status (3)

Country Link
US (1) US8513724B2 (ja)
JP (1) JP5235784B2 (ja)
WO (1) WO2010137093A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120193726A1 (en) * 2009-10-06 2012-08-02 Tomohiro Yamashita Semiconductor device and method of manufacturing the same
JP2012054531A (ja) * 2010-08-02 2012-03-15 Renesas Electronics Corp 半導体装置及びその製造方法
JP5427148B2 (ja) * 2010-09-15 2014-02-26 パナソニック株式会社 半導体装置
JP2013110161A (ja) * 2011-11-17 2013-06-06 National Institute Of Advanced Industrial & Technology 素子形成用基板及びその製造方法
US9190277B2 (en) * 2011-12-08 2015-11-17 Texas Instruments Incorporated Combining ZTCR resistor with laser anneal for high performance PMOS transistor
US8865551B2 (en) * 2012-06-28 2014-10-21 International Business Machines Corporation Reducing the inversion oxide thickness of a high-k stack fabricated on high mobility semiconductor material
EP2889897A4 (en) * 2012-08-24 2016-04-13 Japan Science & Tech Agency SEMICONDUCTOR STRUCTURE WITH GERMANIUM OXIDE-CONTAINING FILM ON A GERMANIUM LAYER AND METHOD OF MANUFACTURING THEREOF
CN103855014B (zh) * 2012-11-30 2017-10-20 中国科学院微电子研究所 P型mosfet及其制造方法
CN103854983B (zh) * 2012-11-30 2018-05-22 中国科学院微电子研究所 P型mosfet的制造方法
DE102013204614B4 (de) * 2013-03-15 2016-03-24 Globalfoundries Inc. Verfahren zum Bilden von einer Gateelektrode einer Halbleitervorrichtung
US10256150B2 (en) * 2017-04-03 2019-04-09 International Business Machines Corporation Fabricating Fin-based split-gate high-drain-voltage transistor by work function tuning
US10720516B2 (en) * 2017-06-30 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Gate stack structure and method for forming the same
US11342447B2 (en) * 2018-11-30 2022-05-24 Ricoh Company, Ltd. Sputtering target for insulating oxide film, method for forming insulating oxide film, and method for producing field-effect transistor
US11264478B2 (en) * 2019-10-31 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with reduced defect and methods forming same
DE102020119609A1 (de) * 2020-01-31 2021-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Neue gatestrukturen zur einstellung der grenzspannung
US11610822B2 (en) 2020-01-31 2023-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structures for tuning threshold voltage
DE102020130401A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben
US11784052B2 (en) 2020-05-28 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Dipole-engineered high-k gate dielectric and method forming same
DE102021106285A1 (de) * 2020-06-05 2021-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-struktur und verfahren
US11699735B2 (en) 2020-06-05 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and method
US12015066B2 (en) 2020-06-17 2024-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Triple layer high-k gate dielectric stack for workfunction engineering
US20220093596A1 (en) * 2020-09-23 2022-03-24 Intel Corporation Fabrication of gate-all-around integrated circuit structures having common metal gates and having gate dielectrics with a dipole layer
US11908702B2 (en) * 2021-08-19 2024-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures in semiconductor devices
US11581416B1 (en) * 2021-08-19 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures in semiconductor devices
US20230062210A1 (en) * 2021-08-30 2023-03-02 Intel Corporation Dual metal gate structures on nanoribbon semiconductor devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770923B2 (en) 2001-03-20 2004-08-03 Freescale Semiconductor, Inc. High K dielectric film
US6541280B2 (en) * 2001-03-20 2003-04-01 Motorola, Inc. High K dielectric film
JP4691873B2 (ja) * 2003-03-31 2011-06-01 富士通株式会社 半導体装置およびその製造方法
US7217643B2 (en) * 2005-02-24 2007-05-15 Freescale Semiconductors, Inc. Semiconductor structures and methods for fabricating semiconductor structures comprising high dielectric constant stacked structures
JP2007067229A (ja) * 2005-08-31 2007-03-15 National Institute Of Advanced Industrial & Technology 絶縁ゲート型電界効果トランジスタの製造方法
JP2007243009A (ja) 2006-03-10 2007-09-20 Renesas Technology Corp 半導体装置およびその製造方法
JP4282691B2 (ja) 2006-06-07 2009-06-24 株式会社東芝 半導体装置
JP2008243994A (ja) * 2007-03-26 2008-10-09 Toshiba Corp 半導体装置及びその製造方法
JP2008311464A (ja) * 2007-06-15 2008-12-25 National Institute Of Advanced Industrial & Technology 半導体装置とその製造方法
JP2009054609A (ja) * 2007-08-23 2009-03-12 Toshiba Corp Ｐチャネルｍｏｓトランジスタ、ｎチャネルｍｏｓトランジスタ及び不揮発性半導体記憶装置
JP5196954B2 (ja) 2007-10-31 2013-05-15 株式会社東芝 半導体装置の製造方法
JP2009283770A (ja) * 2008-05-23 2009-12-03 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010272782A (ja) 2010-12-02
US20120049297A1 (en) 2012-03-01
US8513724B2 (en) 2013-08-20
WO2010137093A1 (ja) 2010-12-02

Similar Documents

Publication Publication Date Title
JP5235784B2 (ja) 半導体装置
US8390080B2 (en) Transistor with dopant-bearing metal in source and drain
US7510943B2 (en) Semiconductor devices and methods of manufacture thereof
US7279756B2 (en) Semiconductor device with high-k gate dielectric and quasi-metal gate, and method of forming thereof
US7642607B2 (en) MOS devices with reduced recess on substrate surface
US9899270B2 (en) Methods for manufacturing semiconductor devices
US7615840B2 (en) Device performance improvement using flowfill as material for isolation structures
JP5427148B2 (ja) 半導体装置
US20130260549A1 (en) Replacement gate with reduced gate leakage current
JP5668277B2 (ja) 半導体装置
US9196706B2 (en) Method for manufacturing P-type MOSFET
JP2010118500A (ja) 半導体装置及びその製造方法
US9029225B2 (en) Method for manufacturing N-type MOSFET
JP4792716B2 (ja) 半導体装置およびその製造方法
JP3998665B2 (ja) 半導体装置およびその製造方法
US20090057786A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5444176B2 (ja) 半導体装置
US20080224223A1 (en) Semiconductor device and method for fabricating the same
JP2012054531A (ja) 半導体装置及びその製造方法
JP4902888B2 (ja) 半導体装置およびその製造方法
JP2011054872A (ja) 半導体装置及びその製造方法
CN108022879B (zh) 多阈值电压晶体管及其形成方法
JP2010040710A (ja) 半導体装置及びその製造方法
JP2012156375A (ja) 半導体装置及び半導体装置の製造方法
JP2007180354A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100917

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100917

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5235784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350