DE102020119609A1 - Neue gatestrukturen zur einstellung der grenzspannung - Google Patents

Neue gatestrukturen zur einstellung der grenzspannung Download PDF

Info

Publication number
DE102020119609A1
DE102020119609A1 DE102020119609.1A DE102020119609A DE102020119609A1 DE 102020119609 A1 DE102020119609 A1 DE 102020119609A1 DE 102020119609 A DE102020119609 A DE 102020119609A DE 102020119609 A1 DE102020119609 A1 DE 102020119609A1
Authority
DE
Germany
Prior art keywords
layer
dipole
work function
gate
function metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020119609.1A
Other languages
English (en)
Inventor
Yen-Yu Chen
Chung-Liang Cheng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/925,893 external-priority patent/US11610822B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020119609A1 publication Critical patent/DE102020119609A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung umfasst eine erste Gatestruktur, die eine erste Grenzflächenschicht, eine erste Gatedielektrikumschicht, die über der ersten Grenzflächenschicht angeordnet ist, und eine erste Gateelektrode, die über der ersten Gatedielektrikumschicht angeordnet ist, umfasst. Die Halbleitervorrichtung umfasst auch eine zweite Gatestruktur, die eine zweite Grenzflächenschicht, eine zweite Gatedielektrikumschicht, die über der zweiten Grenzflächenschicht angeordnet ist, und eine zweite Gateelektrode, die über der zweiten Gatedielektrikumschicht angeordnet ist, umfasst. Die erste Grenzflächenschicht umfasst eine andere Menge eines Dipolmaterials als die zweite Grenzflächenschicht.

Description

  • PRIORITÄTSDATEN
  • Diese Anmeldung ist die US-Gebrauchsmusteranmeldung, die die Priorität der vorläufigen US-Patentanmeldung Nr. 62/968,482 beansprucht, die am 31. Januar 2020 eingereicht wurde und den Titel „Novel Gate Structures for Tuning Threshold Voltage“ trägt, deren Offenbarung hiermit durch Verweis vollumfänglich eingeschlossen ist.
  • HINTERGRUND
  • Die Industrie für integrierte Schaltungen (IC) mit Halbleitern ist exponentiell gewachsen. Technische Fortschritte in IC-Materialien und Design haben Generationen von ICs hervorgebracht, bei denen jede Generation kleinere und komplexere Schaltungen aufweist als die vorherige Generation. Im Verlauf der IC-Entwicklung wurde die Funktionsdichte (d. h. die Anzahl verbundener Vorrichtungen pro Chipbereich) allgemein größer, während die Geometriegröße (d. h. die kleinste Komponente (oder Leitung), die unter Verwendung eines Herstellungsprozesses erzeugt werden kann) gesunken ist. Dieser Abskalierungsprozess bietet allgemein Vorteile durch Erhöhung der Produktionseffizienz und Verringerung der assoziierten Kosten. Diese Abskalierung hat auch die Komplexität der Verarbeitung und Herstellung von ICs erhöht.
  • Beispielsweise kann die Grenzspannung in konventionellen Vorrichtungen durch Erhöhung der Dicke verschiedener Austrittsarbeitsmetalle einer Gateelektrode eingestellt werden. Bei fortlaufendem Abskalierungsprozess werden die ansteigenden Dicken der verschiedenen Austrittsarbeitsmetalle nicht machbar und/oder können zu verschiedenen Herstellungsproblemen führen.
  • Daher sind zwar konventionelle Verfahren der Einstellungsgrenzspannungen allgemein angemessen, jedoch nicht in allen Aspekten zufriedenstellend.
  • Figurenliste
  • Die folgende ausführliche Beschreibung lässt sich am besten anhand der beiliegenden Zeichnungen verstehen. Es wird betont, dass nach den Standardverfahren in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet werden und rein illustrativen Zwecken dienen. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1A ist eine perspektivische Ansicht einer IC-Vorrichtung nach verschiedenen Aspekten dieser Offenbarung.
    • 1B ist eine Draufsicht einer IC-Vorrichtung nach verschiedenen Aspekten dieser Offenbarung.
    • 2A bis 21A, 2B bis 21B, 2C bis 21C, 2D bis 21D, 2E bis 21E und 2F bis 21F und 22 bis 23 sind Querschnittsansichten verschiedener Ausführungsformen einer IC-Vorrichtung bei verschiedenen Stufen der Herstellung nach verschiedenen Aspekten dieser Offenbarung.
    • 24 ist ein Ablaufdiagramm, das ein Verfahren zur Herstellung einer Halbleitervorrichtung nach verschiedenen Aspekten dieser Offenbarung illustriert.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele für die Umsetzung verschiedener Merkmale der Offenbarung bereit. Spezifische Beispiele von Bauteilen und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele, die nicht als einschränkend zu verstehen sind. Beispielsweise kann das Bilden eines ersten Merkmals oder eines zweiten Merkmals in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und zweite Merkmal in direktem Kontakt gebildet sind, und es kann außerdem Ausführungsformen umfassen, in denen weitere Merkmale zwischen dem ersten und zweiten Merkmal gebildet werden können, sodass das erste und zweite Merkmal nicht in direktem Kontakt stehen müssen. Weiterhin kann diese Offenbarung Referenzziffern und/oder -buchstaben der verschiedenen Beispiele wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen erklärten Ausführungsformen und/oder Konfigurationen.
  • Weiterhin kann diese Offenbarung Referenzziffern und/oder -buchstaben der verschiedenen Beispiele wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen erklärten Ausführungsformen und/oder Konfigurationen. Weiterhin kann die Bildung eines Merkmals an, verbunden mit und/oder gekoppelt mit einem anderen Merkmal in dieser folgenden Offenbarung Ausführungsformen umfassen, bei denen die Merkmale in direktem Kontakt gebildet sind, und können auch Ausführungsformen umfassen, in denen weitere Merkmale zwischen den Merkmalen gebildet werden können, sodass die Merkmale nicht in direktem Kontakt stehen müssen. Weiterhin werden räumlich relative Begriffe, wie etwa „unterer“, „oberer“, „horizontal“, „vertikal“, „auf“, „über“, „unter“, „darunter“, „aufwärts“, „abwärts“, „oben“, „unten“ usw. sowie deren Ableitungen (z. B. „horizontal“, „abwärts“, „aufwärts“ usw. ) für die Einfachheit dieser Offenbarung der Beziehung eines Merkmals zu einem anderen verwendet. Die räumlich relativen Begriffe sind vorgesehen, verschiedene Ausrichtungen der Vorrichtung, die die Merkmale umfasst, abzudecken. Noch weiter soll, wenn eine Zahl oder ein Zahlenbereich mit „etwa“, „ungefähr“ und dergleichen bezeichnet wird, der Begriff Zahlen umfassen, die in einem geeigneten Bereich liegen, der die bezeichnete Zahl enthält, wie etwa in dem Bereich von +/- 10 % um die beschriebene Zahl herum, oder bei anderen Werten, wie ein Fachmann verstehen wird. Beispielsweise umfasst der Begriff „etwa 5 nm“ den Abmessungsbereich von 4,5 nm bis 5,5 nm.
  • Diese Offenbarung bezieht sich allgemein auf Halbleitervorrichtungen, und genauer auf Feldeffekttransistoren (FETs), wie etwa planare FETs, dreidimensionale Finnenleitungs-FETs (FinFETs) oder Gate-All-Around-Vorrichtungen (GAA-Vorrichtungen). Ein Aspekt dieser Offenbarung umfasst das Bilden einer Dipolschicht direkt auf einer Grenzflächenschicht in einer Gatestruktur, und dann die Verwendung mehrerer Grenzflächenschichtstrukturierungsprozesse zum Erreichen verschiedener Grenzspannungen für verschiedene Vorrichtungen. Dies verbessert die Flexibilität beim Einstellen der Grenzspannung und verringert den Gatewiderstand im Vergleich mit konventionellen Vorrichtungen, wie nachfolgend genauer erklärt.
  • 1A und 1B illustrieren eine dreidimensionale perspektivische Ansicht bzw. eine Draufsicht eines Abschnitts einer integrierten Schaltungsvorrichtung (IC-Vorrichtung) 90. Die IC-Vorrichtung 90 kann eine Zwischenvorrichtung sein, die während der Verarbeitung einer IC, oder eines Abschnitts davon, hergestellt wird, die/der statischen Direktzugriffspeicher (SRAM) und/oder andere Logikschaltungen, passive Komponenten wie Widerstände, Kondensatoren und Induktoren und aktive Komponenten wie p-FETs (PFETs), n-FETs (NFETs), FinFETs, Metalloxidhalbleiter-Feldeffekttransistoren (MOSFET), komplementäre Metalloxidhalbleitertransistoren (CMOS-Transistoren), bipolare Transistoren, Hochspannungstransistoren, Hochfrequenztransistoren und/oder andere Speicherzellen umfassen kann. Diese Offenbarung ist nicht auf eine bestimmte Anzahl von Vorrichtungen oder Vorrichtungsregionen oder auf bestimmte Vorrichtungskonfigurationen beschränkt, sofern nichts anderes beansprucht wird. Beispielsweise ist zwar die IC-Vorrichtung 90 wie illustriert eine dreidimensionale FinFET-Vorrichtung, die Konzepte dieser Offenbarung können jedoch auch auf planare FET-Vorrichtungen oder GAA-Vorrichtungen zutreffen.
  • Mit Verweis auf 1A umfasst die IC-Vorrichtung 90 ein Substrat 110. Das Substrat 110 kann einen elementaren (Einzelelement) Halbleiter, wie etwa Silizium, Germanium und/oder andere geeignete Materialien; einen Verbindungshalbleiter, wie etwa Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid, Indiumantimonid und/oder andere geeignete Materialien; einen Legierungshalbleiter wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, GaInAsP und/oder andere geeignete Materialien umfassen. Das Substrat 110 kann ein Einzelschichtmaterial sein, das eine einheitliche Zusammensetzung aufweist. Alternativ dazu kann das Substrat 110 mehrere Materialschichten umfassen, die ähnliche oder verschiedene Zusammensetzungen aufweisen, die sich für die Herstellung der IC-Vorrichtung eignen. In einem Beispiel kann das Substrat 110 ein Silizium-auf-Isolator-Substrat (SOI-Substrat) sein, das eine Halbleitersiliziumschicht aufweist, die auf einer Siliziumoxidschicht gebildet ist. In einem anderen Beispiel kann das Substrat 110 eine leitfähige Schicht, eine Halbleiterschicht, eine Dielektrikumschicht, andere Schichten oder Kombinationen daraus umfassen. Verschiedene dotierte Regionen, wie etwa Source-/Drain-Regionen, können in oder auf dem Substrat 110 gebildet werden. Die dotierten Regionen können abhängig von den Designanforderungen mit n-Dotiermitteln, wie etwa Phosphor oder Arsen und/oder p-Dotiermitteln, wie etwa Bor, dotiert sein. Die dotierten Regionen können direkt auf dem Substrat 110, in einer p-Wellstruktur, in einer n-Wellstruktur, in einer dualen Wellstruktur oder unter Verwendung einer erhabenen Struktur gebildet sein. Dotierte Regionen können durch Implantierung von Dotiermittelatomen, vor Ort dotiertem epitaktischen Wachstum und/oder anderen geeigneten Techniken gebildet sein.
  • Dreidimensionale aktive Regionen 120 sind auf dem Substrat 110 gebildet. Die aktiven Regionen 120 sind längliche finnenähnliche Strukturen, die aufwärts aus dem Substrat 110 heraus vorspringen. So können die aktiven Regionen 120 nachfolgend austauschbar als Finnen 120 oder Finnenstrukturen 120 bezeichnet werden. Die Finnenstrukturen 120 können durch Verwendung geeigneter Prozesse, die Photolithographie- und Ätzprozesse umfassen, hergestellt werden. Der Photolithographieprozess kann das Bilden einer Photoresistschicht über dem Substrat 110, das Belichten des Photoresists zu einer Struktur, das Durchführen von Brennprozessen nach dem Belichten und das Entwickeln des Photoresist zum Bilden eines Maskierungselements (nicht dargestellt) einschließlich des Resist umfassen. Das Maskierungselement wird dann zum Ätzen von Ausschnitten in dem Substrat 110 verwendet werden und die Finnenstrukturen 120 auf dem Substrat 110 zurücklassen. Der Ätzprozess kann Trockenätzen, Nassätzen, reaktives Ionenätzen (RIE) und/oder andere geeignete Prozesse umfassen. In einigen Ausführungsformen kann die Finnenstruktur 120 durch Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse gebildet sein. Allgemein kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse Photolithographie und selbstausgerichtete Prozesse, was die Erstellung von Strukturen erlaubt, die beispielsweise Abstände aufweisen, die kleiner sind als es sonst unter Verwendung eines einzelnen direkten Photolithographieprozesses möglich wäre. Beispielsweise kann eine Schicht über einem Substrat gebildet und unter Verwendung eines Photolithographieprozesses strukturiert werden. Abstandhalter werden entlang der strukturierten Schicht unter Verwendung eines selbstausgerichteten Prozesses gebildet. Die Schicht wird dann entfernt und die verbleibenden Abstandhalter oder Dornen können dann verwendet werden, die Finnenstrukturen 120 zu strukturieren.
  • Die IC-Vorrichtung 90 umfasst auch Source-/Drain-Merkmale 122, die über den Finnen 120 gebildet sind. Die Source-/Drain-Merkmale 122 können Epischichten umfassen, die epitaktisch an den Finnenstrukturen 120 aufgebaut sind.
  • Die IC-Vorrichtung 90 umfasst ferner Isolierungsstrukturen 130, die über dem Substrat 110 gebildet sind. Die Isolierungsstrukturen 130 trennen elektrisch verschiedene Komponenten der IC-Vorrichtung 90. Die Isolierungsstrukturen 130 können Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, fluoriddotiertes Silikatglas (FSG), ein Dielektrikum mit niedrigem k-Wert und/oder andere geeignete Materialien umfassen. In einigen Ausführungsformen können die Isolierungsstrukturen 130 kann Shallow-Trench-Isolation-Merkmale (STI-Strukturen) umfassen. In einer Ausführungsform sind die Isolierungsstrukturen 130 durch Ätzen von Trenches in dem Substrat 110 während der Bildung der Finnenstrukturen 120 gebildet. Die Trenches können dann mit einem oben beschriebenen Isolierungsmaterial gefüllt werden, gefolgt von einem chemisch-mechanischen Planarisierungsprozess (CMP-Prozess). Andere Isolierungsstrukturen, wie etwa Feldoxid, lokale Oxidierung von Silizium (LOCOS) und/oder andere geeignete Strukturen können ebenfalls als die Isolierungsstrukturen 130 umgesetzt sein. Alternativ dazu können die Isolierungsstrukturen 130 eine mehrschichtige Struktur umfassen, die beispielsweise eine oder mehrere Thermaloxidauskleidungsschichten aufweisen können.
  • Die IC-Vorrichtung 90 umfasst auch Gatestrukturen 140, die über und in Eingriff mit den Finnen 120 an drei Seiten in einer Kanalregion jeder Finne 120 gebildet sind. Die Gatestrukturen 140 können Dummygatestrukturen (z. B. ein Oxidgatedielektrikum und eine Polysiliziumgateelektrode umfassend) sein oder können HKMG-Strukturen ein, die ein Gatedielektrikum mit hohem k-Wert und eine Metallgateelektrode umfassen, wobei die HKMG-Strukturen durch Ersetzen der Dummygatestrukturen gebildet sind. Obwohl sie hierin nicht dargestellt ist, kann die Gatestruktur 140 weitere Materialschichten umfassen, wie etwa eine Grenzflächenschicht über den Finnen 120, eine Abdeckschicht, andere geeignete Schichten oder Kombinationen daraus.
  • Mit Verweis auf 1B sind mehrere Finnen 120 längs entlang der X-Richtung angeordnet, und mehrere Gatestrukturen 140 sind längs entlang der Y-Richtung angeordnet, d. h. allgemein rechtwinklig zu den Finnen 120. In zahlreichen Ausführungsformen umfasst die IC-Vorrichtung 90 weitere Merkmale wie die Gateabstandhalter, die entlang Seitenwänden der Gatestrukturen 140 angeordnet sind, Hartmaskenschicht(en), die über den Gatestrukturen 140 angeordnet sind, und zahlreiche andere Merkmale.
  • 2A bis 2F bis 21A bis 21F illustrieren diagrammatische fragmentarische Querschnittsseitenansichten eines Abschnitts einer IC-Vorrichtung 90 in verschiedenen Stadien der Herstellung nach verschiedenen Ausführungsformen dieser Offenbarung. Beispielsweise illustrieren 2A bis 21A diagrammatische fragmentarische Querschnittsseitenansichten einer Gatestruktur 200A, die nach einer Ausführungsform hergestellt wurde, die einem N-Transistor entspricht, der eine ultraniedrige Grenzspannung aufweist (nachfolgend bezeichnet als N-uLVT). 2A bis 21A illustrieren diagrammatische fragmentarische Querschnittsseitenansichten einer Gatestruktur 200B, die nach einer Ausführungsform hergestellt wurde, die einem N-Transistor entspricht, der eine niedrige Grenzspannung aufweist (nachfolgend bezeichnet als N-LVT). 2C bis 21C illustrieren diagrammatische fragmentarische Querschnittsseitenansichten einer Gatestruktur 200C, die nach einer Ausführungsform hergestellt wurde, die einem N-Transistor entspricht, der eine Standardgrenzspannung aufweist (nachfolgend bezeichnet als N-SVT). Es versteht sich, dass die Grenzspannung des N-uLVT geringer ist als die Grenzspannung des N-LVT, und dass die Grenzspannung des N-LVT geringer ist als die Grenzspannung des N-SVT.
  • Dabei illustrieren 2D bis 21D diagrammatische fragmentarische Querschnittsseitenansichten einer Gatestruktur 200D, die nach einer Ausführungsform hergestellt wurde, die einem P-Transistor entspricht, der eine Standardgrenzspannung aufweist (nachfolgend bezeichnet als P-SVT). 2E bis 21E illustrieren diagrammatische fragmentarische Querschnittsseitenansichten einer Gatestruktur 200E, die nach einer Ausführungsform hergestellt wurde, die einem P-Transistor entspricht, der eine niedrige Grenzspannung aufweist (nachfolgend bezeichnet als P-LVT). 2F bis 21F illustrieren diagrammatische fragmentarische Querschnittsseitenansichten einer Gatestruktur 200F, die nach einer Ausführungsform hergestellt wurde, die einem P-Transistor entspricht, der eine ultraniedrige Grenzspannung aufweist (nachfolgend bezeichnet als P-uLVT). Es versteht sich, dass, da die PFET-Vorrichtungen negative Grenzspannungen aufweisen, eine Größe oder ein absoluter Wert einer Grenzspannung des P-uLVT kleiner als die Größe oder der absolute Wert der Grenzspannung des P-LVT ist, und die Größe oder der absolute Wert der Grenzspannung des P-LVT kleiner als die Größe oder der absolute Wert der Grenzspannung des P-SVT ist.
  • Es versteht sich, dass die Gatestrukturen 200A bis 200F in einigen Ausführungsformen auf demselben Wafer gebildet sein und/oder Abschnitte desselben IC-Chips sein kann. So können mindestens einige der nachfolgend erklärten Herstellungsprozesse an allen Gatestrukturen 200A bis 200F gleichzeitig ausgeführt werden. In FinFET-Ausführungsformen können die Gatestrukturen 200A bis 200F auch jeweils über Finnenstrukturen (z. B. den Finnenstrukturen 120 aus 1A bis 1B) gebildet werden, sodass die Gatestrukturen 200A bis 200F sich jeweils um einen Abschnitt der Finnenstrukturen wickeln. Beispielsweise können sich die Gatestrukturen 200A bis 200F um Kanalregionen der Finnenstrukturen wickeln und damit Source-Regionen und Drain-Regionen der Finnenstruktur dazwischen legen.
  • In dem Herstellungsstadium aus 2A bis 2F umfassen die Gatestrukturen 200A bis 200F jeweils eine Grenzflächenschicht (nachfolgend Austauschbar als IL bezeichnet) 210, die über einem Abschnitt des Substrats 110 (beispielsweise über den Finnenstrukturen 120) aus 1A gebildet ist. In einigen Ausführungsformen umfasst die IL 210 Siliziumoxid. In anderen Ausführungsformen kann die IL 210 einen anderen geeigneten Typ von Dielektrikum umfassen. Die IL 210 weist eine Dicke 220 (gemessen in Z-Richtung aus 1A) auf. In einigen Ausführungsformen liegt die Dicke 220 in einem Bereich zwischen ca. 3 Ängstrom und ca. 15 Ängstrom.
  • Noch immer mit Verweis auf 2A bis 2F wird eine Hartmaskenschicht 230 über der IL 210 in den Gatestrukturen 200A bis 200F gebildet. In einigen Ausführungsformen umfasst die Hartmaskenschicht 230 Titannitrid. In einigen Ausführungsformen ist die Hartmaskenschicht 230 durch einen Atomlagenabscheidungsprozess (ALD-Prozess) mit ca. 20 bis ca. 50 Abscheidungszyklen und in einem Temperaturbereich zwischen ca. 400 Grad Celsius und ca. 450 Grad Celsius gebildet. Ein solcher Abscheidungsprozess kann die Hartmaskenschicht 230 mit einer Dicke 235 bilden, die in einem Bereich zwischen ca. 10 Ängstrom und ca. 25 Ängstrom liegt. Dieser Bereich für die Dicke 235 ist nicht zufällig gewählt, sondern wird speziell konfiguriert, um effektiv eine Distanz oder einen Abstand zwischen der IL 210 und der Dipolschicht, die darüber gebildet werden soll, einzustellen. Wie nachfolgend genauer erklärt wird, hilft eine solche Distanz dabei, die Grenzspannung der N-SVT- und P-uLVT-Transistoren einzustellen.
  • Eine strukturierte Photoresistschicht 240 ist über der Hartmaskenschicht 230 in den Gatestrukturen 200C und 200F gebildet, die den Ausführungsformen N-SVT bzw. P-uLVT entsprechen, aber nicht über der Hartmaskenschicht 230 in den Gatestrukturen 200A bis 200B und 200D bis 200E. In einigen Ausführungsformen kann die strukturierte Photoresistschicht 240 ein photosensitives Material und ein antireflektives Material umfassen. Die strukturierte Photoresistschicht 240 kann verwendet werden, die Hartmaskenschicht 230 darunter zu strukturieren.
  • Nun kann mit Verweis auf 3A bis 3F, ein Photolithographieprozess ausgeführt werden, um die Hartmaskenschicht 230 zu strukturieren. Die strukturierte Photoresistschicht 240 kann die Abschnitte der Hartmaskenschicht 230 darunter schützen, während die offenliegenden Abschnitte der Hartmaskenschicht 230 entfernt werden. In dieser Weise werden die verbleibenden Abschnitte der Hartmaskenschicht 230 über der IL 210 in den Gatestrukturen 200C und 200F gebildet, aber nicht über der IL 210 in den Gatestrukturen 200A bis 200B und 200D bis 200E. Wie nachfolgend genauer erklärt wird, lässt diese Offenbarung die Hartmaskenschicht 230, die in den Gatestrukturen 200C und 200F verbleibt, zurück, um als eine zusätzliche Diffusionsbarriere zu dienen, oder um eine Distanz zwischen der IL 210 und einer Dipolschicht zu erhöhen, die in einem späteren Herstellungsprozess darüber gebildet wird. Nach der Strukturierung der Hartmaskenschicht 230 wird die strukturierte Photoresistschicht 240 beispielsweise unter Verwendung eines Photoresist-Asch- oder -Strippingprozesses entfernt.
  • Nun wird mit Verweis auf 4A bis 4F wird eine Hartmaskenschicht 260 über der IL 210 in den Gatestrukturen 200A bis 200F gebildet. In einigen Ausführungsformen kann die Hartmaskenschicht 260 dasselbe Material (oder ein im Wesentlichen ähnliches Material) umfassen wie die Hartmaskenschicht 230. Beispielsweise kann die Hartmaskenschicht 260 Titannitrid umfassen. In anderen Ausführungsformen kann die Hartmaskenschicht 230 einen anderen Typ von Material umfassen. In einigen Ausführungsformen ist die Hartmaskenschicht 260 durch einen ALD-Prozess mit ca. 20 bis ca. 50 Abscheidungszyklen und in einem Temperaturbereich zwischen ca. 400 Grad Celsius und ca. 450 Grad Celsius gebildet. Ein solcher Abscheidungsprozess kann die Hartmaskenschicht 260 mit einer Dicke 265 bilden, die in einem Bereich zwischen ca. 10 Ängstrom und ca. 25 Ängstrom liegt. Dieser Bereich für die Dicke 265 ist nicht zufällig gewählt, sondern wird speziell konfiguriert, um effektiv eine Distanz oder einen Abstand zwischen der IL 210 und der Dipolschicht, die darüber gebildet werden soll, einzustellen. Wie nachfolgend genauer erklärt wird, hilft eine solche Distanz dabei, die Grenzspannung der N-LVT, N-SVT, P-LVT und P-uLVT-Transistoren einzustellen.
  • Eine strukturierte Photoresistschicht 270 ist über der Hartmaskenschicht 230 in den Gatestrukturen 200B bis 200C und 200E bis 200F gebildet, die den Ausführungsformen N-LVT, N-SVT, P-LVT bzw. P-uLVT entsprechen, aber nicht über der Hartmaskenschicht 260 in den Gatestrukturen 200A und 200D, die den Ausführungsformen N-uLVT und P-SVT entsprechen. In einigen Ausführungsformen kann die strukturierte Photoresistschicht 270 ein photosensitives Material und ein antireflektives Material umfassen. Die strukturierte Photoresistschicht 240 kann verwendet werden, die Hartmaskenschicht 230 darunter zu strukturieren.
  • Nun kann mit Verweis auf 5A bis 5F, ein Photolithographieprozess ausgeführt werden, um die Hartmaskenschicht 260 zu strukturieren. Die strukturierte Photoresistschicht 270 kann die Abschnitte der Hartmaskenschicht 260 darunter schützen, während die offenliegenden Abschnitte der Hartmaskenschicht 260 entfernt werden. In dieser Weise werden die verbleibenden Abschnitte der Hartmaskenschicht 260 über der IL 210 in den Gatestrukturen 200D bis 200C und 200E bis 200F angeordnet, aber nicht über der IL 210 in den Gatestrukturen 200A bis 200D. Erneut lässt diese Offenbarung die Hartmaskenschicht 230, die in den Gatestrukturen 200B bis 200C und 200E bis 200F verbleibt, zurück, um als eine andere zusätzliche Diffusionsbarriere zu dienen, oder um eine Distanz zwischen der IL 210 und der Dipolschicht weiter zu erhöhen, die in einem späteren Herstellungsprozess darüber gebildet wird. Die verschiedenen Abstände zwischen der IL 210 und der Dipolschicht helfen, verschiedene Grenzspannungen für diese verschiedenen Transistoren einzustellen. Nach der Strukturierung der Hartmaskenschicht 260 wird die strukturierte Photoresistschicht 270 beispielsweise unter Verwendung eines Photoresist-Asch- oder -Strippingprozesses entfernt.
  • Nun wird mit Verweis auf 6A bis 6F ein Dipolabscheidungsprozess 290 ausgeführt, um eine Dipolschicht 300 auf jeder der Gatestrukturen 200A bis 200F abzuscheiden. Genauer gesagt, wird die Dipolschicht 300 direkt auf der IL 210 in den Gatestrukturen 200A und 200D (die den Ausführungsformen N-uLVT bzw. P-SVT entsprechen) entsprechen, abgeschieden, und die Dipolschicht 300 wird direkt auf der Hartmaskenschicht 260 in den Gatestrukturen 200B bis 200C und 200E bis 200F (die den Ausführungsformen N-LVT, N-SVT, P-LVT bzw. P-uLVT entsprechen) abgeschieden.
  • In einigen Ausführungsformen kann die Dipolschicht 300 ein Dipolmaterial umfassen, da sich für N-Vorrichtungen eignet (auch als N-Dipolmaterial bezeichnet), was als nichteinschränkende Beispiele ein Metalloxidmaterial wie Lanthanoxid (La2O3), Yttriumoxid (Y2O3), Magnesiumoxid (MgO), Strontiumoxid (SrO) oder Kombinationen daraus umfassen kann. Die Metalloxidspezies in dem Metalloxidmaterial bildet Dipolmomente mit den Spezies (z. B. Siliziumoxid) der IL 210, wodurch Differenziale in elektrischem Potenzial der Gesamtgatestrukturen 200A bis 200F erzeugt werden. In dieser Offenbarung können solche Differenziale die Austrittsarbeit der Gatestrukturen 200A bis 200F, und daher die Grenzspannung Vt, beeinflussen, ohne den/die Typ(en) und/oder Anzahl der Austrittsarbeitsmetallschichten (die in späteren Herstellungsprozessen gebildet werden sollen) der Gatestrukturen 200A bis 200F zu beeinflussen. Für NFET-Vorrichtungen wie die Gatestrukturen 200A bis 200C kann das N-Dipolmaterial die Größe der Grenzspannung Vt verringern. Für PFET-Vorrichtungen wie die Gatestrukturen 200D bis 200F kann das N-Dipolmaterial die Größe der Grenzspannung Vt erhöhen. In alternativen Ausführungsformen, bei denen ein P-Dipolmaterial verwendet wird, die Dipolschicht 300 umzusetzen, wird die Größe der Grenzspannung Vt für NFET-Vorrichtungen wie die Gatestrukturen 200A bis 200C erhöht, aber für PFET-Vorrichtungen wie die Gatestrukturen 200D bis 200F verringert.
  • In einigen Ausführungsformen umfasst der Dipolabscheidungsprozess 290 einen ALD-Prozess. In einigen Ausführungsformen umfasst der ALD-Prozess La(fAMD)3 oder La(thd)3 und O3 als Vorläufer. Der ALD-Prozess erlaubt eine genaue Kontrolle einer Dicke 310 der abgeschiedenen Dipolschicht 300. In einigen Ausführungsformen liegt die Dicke 310 in einem Bereich zwischen ca. 5 Ängstrom und ca. 15 Ängstrom.
  • Es ist zu beachten, dass, da die Dipolschicht 300 direkt auf der oberen Fläche der IL 210 für die Gatestrukturen 200A und 200D abgeschieden ist, die Dipolschicht 300 die stärkste Wirkung auf die IL 210 für die Gatestrukturen 200A und 200D aufweist. Inzwischen wird für die Gatestrukturen 200B und 200E die Dipolschicht 300 von der IL 210 durch die Hartmaskenschicht 260 getrennt, die wie oben erklärt ist, eine Dicke 265 aufweist. So kann die Dipolschicht 300 für die Gatestrukturen 200B und 200E eine geringere Wirkung auf die IL 210 aufweisen. Schließlich wird die Dipolschicht 300 für die Gatestrukturen 200C und 200F von der IL 210 durch die Hartmaskenschicht 260 und die Hartmaskenschicht 230 getrennt, die eine kombinierte Dicke 330 (z. B. eine Summe der Dicke 235 und 265 wie oben erklärt) aufweisen können. Da die kombinierte Dicke 330 größer als die Dicke 265 ist, kann die Dipolschicht 300 die geringste Wirkung auf die IL 210 für die Gatestrukturen 200C und 200F aufweisen.
  • So führen die mehrfachen Strukturierungsprozesse, die oben erklärt sind, zu verschiedenen Abständen oder Trennungen zwischen der IL 210 und der Dipolschicht 300 für die unterschiedlichen Transistortypen. Für die N-uLVT- und P-SVT-Transistoren gibt es keine Trennung zwischen der Dipolschicht 300 und der IL 210, und so kann die Dipolschicht 300 für diese Transistoren die stärkste Wirkung auf die IL 210 aufweisen. Für die N-LVT- und P-LVT-Transistoren gibt es eine Zwischentrennmenge (verursacht durch das Vorhandensein der Hartmaskenschicht 260) zwischen der Dipolschicht 300 und der IL 210, und so kann die Dipolschicht 300 eine Zwischenwirkungsmenge für die IL 210 für diese Transistoren aufweisen. Für die N-SVT- und P-uLVT-Transistoren gibt es eine relativ große Trennung zwischen der Dipolschicht 300 und der IL 210, und so kann die Dipolschicht 300 für diese Transistoren die schwächste Wirkung auf die IL 210 aufweisen.
  • Nun wird mit Verweis auf 7A bis 7F ein Dipoleintriebsprozess 350 auf die Gatestrukturen 200A bis 200F ausgeführt. In einigen Ausführungsformen kann der Dipoleintriebsprozess 350 einen thermischen Prozess umfassen, wie etwa einen Temperprozess. In einigen Ausführungsformen kann der Temperprozess bei einer Glühtemperatur von zwischen ca. 600 Grad Celsius und ca. 800 Grad Celsius bei Verwendung eines Stickstoffgases ausgeführt werden. Eine solche hohe Glühtemperatur führt dazu, dass die Metallionen in den Dipolschichten 300 in die IL 210 eindringen (oder damit reagieren). Die Metallionen können die Polarität der IL 210 erhöhen und daher verwendet werden, die Grenzspannung Vt der Gatestrukturen 200A bis 200F anzupassen. Die Dipoldurchdringung kann in 7A bis 7F optisch als dipoldurchdrungene Abschnitte 210A der IL 210 dargestellt sein.
  • Wie oben erklärt, weisen für die NFETs die Gatestrukturen 200A, 200B und 200C jeweils unterschiedliche Mengen an Trennung zwischen der IL 210 und der Dipolschicht 300, auf, wobei die Gatestruktur 200A die geringste Trennung zwischen ihrer IL 210 und ihrer Dipolschicht 300 aufweist und die Gatestruktur 200C die größte Trennung zwischen ihrer IL 210 und ihrer Dipolschicht 300 aufweist. Aufgrunddessen kann die IL 210 der Gatestruktur 200A eine größere Menge an Dipoldurchdringung aufweisen als die IL 210 der Gatestruktur 200B, und die IL 210 der Gatestruktur 200B kann eine größere Menge an Dipoldurchdringung aufweisen als die IL 210 der Gatestruktur 200C. Ähnlich kann für die PFETs die IL 210 der Gatestruktur 200D eine größere Menge an Dipoldurchdringung aufweisen als die IL 210 der Gatestruktur 200E, und die IL 210 der Gatestruktur 200E kann eine größere Menge an Dipoldurchdringung aufweisen als die IL 210 der Gatestruktur 200F.
  • Die Unterschiede in der Dipoldurchdringung können durch die verschiedenen Tiefen repräsentiert werden, in denen die dipoldurchdrungenen Abschnitte 210A sich in die IL 210 erstrecken. Beispielsweise können die dipoldurchdrungenen Abschnitte 210A der Gatestrukturen 200A bis 200C Tiefen 370 bis 372 aufweisen und die dipoldurchdrungenen Abschnitte 210A der Gatestrukturen 200D bis 200F können jeweils Tiefen 380 bis 382 aufweisen. Die Tiefen 370 bis 372 und 380 bis 382 können auch als Dicken der dipoldurchdrungenen Abschnitte 210A bezeichnet werden. In einigen Ausführungsformen können die Tiefen 370 bis 372 und 380 bis 382 jeweils in einem Bereich zwischen ca. 2 Ängstrom und ca. 3 Ängstrom liegen.
  • Aufgrund der Anwesenheit der Hartmaskenschicht 260 in den Gatestrukturen 200B und 200E und der Anwesenheit der Hartmaskenschichten 260 und 230 in den Gatestrukturen 200C und 200F ist die Tiefe 370 größer als die Tiefe 371, die größer als die Tiefe 372 ist, und die Tiefe 380 ist größer als die Tiefe 381, die größer als die Tiefe 382 ist. Mathematisch ausgedrückt, ist die Tiefe 370 > die Tiefe 371 > die Tiefe 372 und die Tiefe 380 > die Tiefe 381 > die Tiefe 382. Erneut liegt dies daran, dass das Fehlen einer Hartmaskenschicht zwischen der IL 210 und der Dipolschicht 300 in den Gatestrukturen 200A und 200D erlaubt, dass die Metallionen der Dipolschicht 300 am tiefsten in die IL 210 getrieben werden, und die Anwesenheit der Hartmaskenschicht 260 zwischen der IL 210 und der Dipolschicht 300 in den Gatestrukturen 200B und 200E erlaubt, dass die Metallionen der Dipolschicht 300 weniger tief in die IL 210 getrieben werden, und dass die Anwesenheit der beiden Hartmaskenschichten 260 und 230 zwischen der IL 210 und der Dipolschicht 300 in den Gatestrukturen 200C und 200F erlaubt, dass die Metallionen der Dipolschicht 300 am wenigsten tief in die IL 210 getrieben werden. Die verschiedenen Tiefen 370 bis 372 erlauben eine unterschiedliche Einstellung der Grenzspannungen Vt für die Gatestrukturen 200A bis 200C. Ebenso erlauben die verschiedenen Tiefen 380 bis 382 eine unterschiedliche Einstellung der Grenzspannungen Vt für die Gatestrukturen 200D bis 200F.
  • Es versteht sich, dass innerhalb jedes dipoldurchdrungenen Abschnitts 210A die Konzentration des Dipolmaterials (z. B. der Metallionen) ansteigen kann, wenn es sich der Dipolschicht 300 nähert. Anders ausgedrückt, die Konzentration des Dipolmaterials kann eine Spitze an einer Grenzfläche zwischen der Dipolschicht 300 und dem dipoldurchdrungenen Abschnitt 210A erreichen und sinkt dann schrittweise, während der Abstand von der Grenzfläche (oder der oberen Fläche des dipoldurchdrungenen Abschnitts) zunimmt (z. B. wenn sie tiefer in Richtung des Substrats 110 vordringt).
  • Es ist zu beachten, dass die Tiefe 370 gleich Tiefe 380 sein kann, aber nicht muss, die Tiefe 371 gleich Tiefe 381 sein kann, aber nicht muss, und die Tiefe 372 gleich Tiefe 382 sein kann, aber nicht muss. Weiterhin kann der Wert der Tiefe 372 und 382 sich in einigen Ausführungsformen O annähern. In anderen Worten, die Hartmaskenschichten 230 und 260 blockieren oder verhindern im Wesentlichen die Durchdringung des Materials von der Dipolschicht 300 in die IL 210.
  • Es versteht sich auch, dass in einigen Ausführungsformen die Differenzen zwischen den Gatestrukturen 200A bis 200C (und den Gatestrukturen 200D bis 200F) die Wirksamkeit des Dipoleintreibens betreffend durch die unterschiedlichen Konzentrationsebenen des Dipolmaterials (z. B. der Metallionen) in den dipoldurchdrungenen Abschnitten 210A der IL 210 manifestiert sein kann, anstelle von oder neben den verschiedenen Tiefen 370 bis 372 und 380 bis 382. Anders ausgedrückt die Dipolmetallionenkonzentration in dem dipoldurchdrungenen Abschnitt 210A der Gatestruktur 200A kann die Dipolmetallionenkonzentration in dem dipoldurchdrungenen Abschnitt 210A der Gatestruktur 200B überschreiten, und die Dipolmetallionenkonzentration in dem dipoldurchdrungenen Abschnitt 210A der Gatestruktur 200B kann die Dipolmetallionenkonzentration in dem dipoldurchdrungenen Abschnitt 210A der Gatestruktur 200C überschreiten. Ähnlich kann die Dipolmetallionenkonzentration in dem dipoldurchdrungenen Abschnitt 210A der Gatestruktur 200D die Dipolmetallionenkonzentration in dem dipoldurchdrungenen Abschnitt 210A der Gatestruktur 200E überschreiten, und die Dipolmetallionenkonzentration in dem dipoldurchdrungenen Abschnitt 210A der Gatestruktur 200E kann die Dipolmetallionenkonzentration in dem dipoldurchdrungenen Abschnitt 210A der Gatestruktur 200F überschreiten. In einigen Ausführungsformen können die Differenzen zwischen den Dipolmetallionenkonzentrationsebenen zwischen der Gatestrukturen 200A bis 200F unabhängig davon vorhanden sein, ob die Differenzen zwischen den Tiefen 370 bis 372 vorhanden sind (oder ob die Differenzen zwischen der Tiefen 380 bis 382 vorhanden sind), oder umgekehrt.
  • Nun wird mit Verweis auf 8A bis 8F ein Dipolentfernungsprozess 400 ausgeführt, um die verbleibenden Abschnitte der Dipolschichten 300 zu entfernen, beispielsweise die Abschnitte der Dipolschicht 300, die die IL 210 aufweisen oder nicht damit reagieren. In einigen Ausführungsformen umfasst der Dipolentfernungsprozess 400 einen Ätzprozess, wie etwa einen Nassätzprozess, einen Trockenätzprozess oder eine Kombination daraus. In einigen Ausführungsformen kann ein Ätzmittel, das in einem solchen Ätzprozess verwendet wird, Salzsäure (HCl), Lauge (NH4), Oxidationsmittel oder ein anderes geeignetes Ätzmittel umfassen.
  • Nun wird mit Verweis auf 9A bis 9F ein Schichtenentfernungsprozess 410 ausgeführt, um die Hartmaskenschichten 260 und 230 zu entfernen. In einigen Ausführungsformen umfasst der Hartmaskenschichtentfernungsprozess 410 einen Ätzprozess, wie etwa einen Nassätzprozess. Nach dem Durchführen des Hartmaskenschichtentfernungsprozesses 410 werden die dipoldurchdrungenen Abschnitte 210A der IL 210 für alle hierin besprochenen Transistoren offengelegt.
  • Mit Verweis auf 10A bis 10\F erfolgt ein Gatedielektrikumsabscheideprozess 420 zum Bilden einer Gatedielektrikumschicht 430 über den dipoldurchdrungenen Abschnitten 210A der IL 210. In einigen Ausführungsformen umfasst der Gatedielektrikumsabscheideprozess 420 einen ALD-Prozess, um eine Dicke der abgeschiedenen Gatedielektrikumschicht 430 genau zu steuern. In einigen Ausführungsformen erfolgt der ALD-Prozess unter Verwendung von zwischen 20 und 40 Abscheidungszyklen und in einem Temperaturbereich zwischen ca. 200 Grad Celsius und ca. 300 Grad Celsius gebildet. In einigen Ausführungsformen verwendet der ALD-Prozess HfCl4 und/oder H2O als Vorläufer und/oder gibt LaCl3 als Lanthandotierquelle zu. Ein solcher ALD-Prozess kann die Gatedielektrikumschicht mit einer Dicke 440 bilden, die in einem Bereich zwischen ca. 10 Ängstrom und ca. 20 Ängstrom liegen kann.
  • In einigen Ausführungsformen umfasst die Gatedielektrikumschicht 430 umfasst ein Material mit hohem k-Wert, was sich auf Dielektrika beziehen kann, die eine hohe dielektrische Konstante aufweisen, die größer als die dielektrische Konstante von Siliziumoxid ist (k ≈ 3,9). Beispielhafte Dielektrika mit hohem k-Wert umfassen HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, ZrO2, Al2O3, HfO2-Al2O3, TiO2, Ta2O5, La2O3, Y2O3 oder Kombinationen daraus. In anderen Ausführungsformen kann die Gatedielektrikumschicht 430 ein Material ohne hohen k-Wert umfassen, wie Siliziumoxid.
  • Es versteht sich, dass, da die untere Fläche der Gatedielektrikumschicht 430 eine Grenzfläche mit dem dipoldurchdrungenen Abschnitt 210A der IL unten bildet, eine gewisse Menge an Dipolmaterial (z. B. Metallionen) von dem dipoldurchdrungenen Abschnitt 210A in die Gatedielektrikumschicht 430 diffundieren kann. So kann der untere Abschnitt der Gatedielektrikumschicht 430 einen größeren Gehalt des Dipolmaterials aufweisen als der Rest der Gatedielektrikumschicht 430.
  • Nun können mit Verweis auf 11A bis 11F mehrere Abscheidungsprozesse 450 ausgeführt werden, um eine Schutzschicht 460 über der Gatedielektrikumschicht 430 zu bilden, und eine Abdeckschicht 470 über der Schutzschicht 460 zu bilden. In einigen Ausführungsformen umfassen die Abscheidungsprozesse 450 ALD-Prozesse. In einigen Ausführungsformen umfasst die Schutzschicht 460 TiN, und die Abdeckschicht 470 umfasst TiSiN oder SiO2. In einigen Ausführungsformen können die Schutzschicht 460 oder die Abdeckschicht 470 eine Dicke in einem Bereich zwischen ca. Ängstrom und ca. 20 Ängstrom liegen.
  • Nun kann mit Verweis auf 12A bis 12F ein Temperprozess 480 durchgeführt werden. In einigen Ausführungsformen kann der Temperprozess 480 einen Vor-Ort-Postmetalltemperprozess (iPMA-Prozess) umfassen. Der Temperprozess 480 verbessert die Qualität der Gatedielektrikumschicht 430. Die Schutzschicht 460 und/oder die Abdeckschicht 470 kann helfen, eine Diffusion von Sauerstoff in die Gatedielektrikumschicht 430 während des Temperprozesses 480 zu verhindern, da die Gatedielektrikumschicht 430 andernfalls während des Temperprozesses 480 einer sauerstoffhaltigen Umgebung ausgesetzt würde, wenn die Schutzschicht 460 und die Abdeckschicht 470 nicht gebildet worden wäre. Sauerstoffdiffusion könnte in der Gatedielektrikumschicht 430 die Qualität der Gatedielektrikumschicht 430 und daher hilft die Bildung der Schutzschicht 460 und der 470 verschlechtern, um solche unerwünschten Sauerstoffdiffusion zu verringern, das Verbessern der Qualität der Gatedielektrikumschicht 430.
  • Es versteht sich, dass der Temperprozess weitere Diffusion des Dipolmaterials von dem dipoldurchdrungenen Abschnitt 210A zu der Gatedielektrikumschicht 430 verursachen kann. So kann die Gatedielektrikumschicht 430 auch einen dipoldurchdrungenen Abschnitt 430A an oder nahe ihrer unteren Fläche aufweisen. Die Anwesenheit des Dipoldurchdringungsabschnitts 430A am Boden der Gatedielektrikumschicht 430 kann auch eine der einzigartigen physischen Eigenschaften der Gatestrukturen sein, die nach den Ausführungsformen dieser Offenbarung hergestellt wurden.
  • Nun wird mit Verweis auf 13A bis 13F ein Abscheidungsprozess 500 durchgeführt, um eine Abdeckschicht 510 über der Abdeckschicht 470 zu bilden. In einigen Ausführungsformen umfasst der Abscheidungsprozess 500 einen ALD-Prozess. In einigen Ausführungsformen umfasst die Abdeckschicht 510 Siliziumoxid oder Titansiliziumnitrid.
  • Nun kann mit Verweis auf 14A bis 14F ein Temperprozess 520 ausgeführt werden, der ferner die Qualität der Gatedielektrikumschicht 430 verbessert. Erneut kann der Temperprozess 520 in einer sauerstoffhaltigen Umgebung ausgeführt werden. Ähnlich wie die Abdeckschicht 470 und die Schutzschicht 460 verhindert die Abdeckschicht 510 das Diffundieren von Sauerstoff in die Gatedielektrikumschicht 430. So wird die Qualität der Gatedielektrikumschicht 430 verbessert.
  • Nun werden mit Verweis auf 15A bis 15F die Abdeckschichten 510 und 470 und die Schutzschicht 460 entfernt, beispielsweise unter Verwendung eines oder mehrerer Ätzprozesse. In diesem Stadium der Herstellung sind die Gatedielektrikumschichten 430 (die aufgrund von wenigstens teilweise der Leistung des Temperprozesses 480 und 520 eine gute Qualität aufweisen) offenbart.
  • Nun wird mit Verweis auf 16A bis 16F eine P-Austrittsarbeitsmetallschicht 530 über der Gatedielektrikumschicht 430 in jeder der Gatestrukturen 200A bis 200F gebildet. Die P-Austrittsarbeitsmetallschicht 530 können unter Verwendung eines Abscheidungsprozesses ALD, CVD, PVD oder Kombinationen daraus gebildet werden. In einigen Ausführungsformen kann die P-Austrittsarbeitsmetallschicht 530 in einem ALD-Prozess unter Verwendung von TiCl4 und/oder NH3 als Vorläufer gebildet werden. In einigen Ausführungsformen umfasst die P-Austrittsarbeitsmetallschicht 530 umfassen Titannitrid (TiN). In anderen Ausführungsformen kann die P-Austrittsarbeitsmetallschicht 530 einen anderen Typ von Austrittsarbeitsmetallmaterial umfassen, wie etwa TaN oder WCN. In einigen Ausführungsformen kann die P-Austrittsarbeitsmetallschicht 530 gebildet sein, eine Dicke in einem Bereich zwischen ca. 10 Ängstrom und ca. 25 Ängstrom aufzuweisen.
  • Eine strukturierte Photoresistschicht 540 ist über der P-Austrittsarbeitsmetallschicht 530 in den Gatestrukturen 200D bis 200F, die den P-SVT-, P-LVT- bzw. P-uLVT-Ausführungsformen, entsprechen, gebildet, aber nicht über der P-Austrittsarbeitsmetallschicht 530 in den Gatestrukturen 200A bis 200C, die jeweils den N-uLVT, N-LVT und N-SVT Ausführungsformen entsprechen. In einigen Ausführungsformen kann die strukturierte Photoresistschicht 540 ein photosensitives Material und ein antireflektives Material umfassen. Die strukturierte Photoresistschicht 540 kann verwendet werden, die P-Austrittsarbeitsmetallschicht 530 darunter zu strukturieren.
  • Nun kann mit Verweis auf 17A bis 17F, ein Lithographieprozess 560 ausgeführt werden, um die P-Austrittsarbeitsmetallschicht 530 zu strukturieren. Die strukturierte Photoresistschicht 540 kann die Abschnitte der P-Austrittsarbeitsmetallschicht 530 darunter schützen, während die offenliegenden Abschnitte der P-Austrittsarbeitsmetallschicht 530 entfernt werden. Auf diese Weise werden die verbleibenden Abschnitte der P-Austrittsarbeitsmetallschicht 530 über der Gatedielektrikumschicht 430 in den Gatestrukturen 200D bis 200F gebildet, aber nicht über den Gatedielektrikumschicht 430 in den Gatestrukturen 200A bis 200C. Nach der Strukturierung der P-Austrittsarbeitsmetallschicht 530 wird die strukturierte Photoresistschicht 540 beispielsweise unter Verwendung eines Photoresist-Asch- oder - Strippingprozesses entfernt. Die verbleibende P-Austrittsarbeitsmetallschicht 530 dient als Abschnitt der Gateelektrode für die Gatestrukturen 200D bis 200F zum Einstellen ihrer Austrittsarbeit.
  • Nun werden mit Verweis auf 18A bis 18F mehrere Abscheidungsprozesse 600 ausgeführt, um eine N-Austrittsarbeitsmetallstruktur für die Gatestrukturen 200A bis 200F zu bilden. Beispielsweise kann die N-Austrittsarbeitsmetallstruktur eine Schutzschicht 610 umfassen, die über der Gatedielektrikumschicht 430 für die Gatestrukturen 200A bis 200C und über der P-Austrittsarbeitsmetallschicht 530 für die Gatestrukturen 200D bis 200F gebildet ist, eine N-Austrittsarbeitsmetallschicht 620, die über der Schutzschicht 610 gebildet ist, und eine Schutzschicht 630, die über der N-Austrittsarbeitsmetallschicht 620 gebildet ist. Die Schutzschicht 610 kann die Oxidierung der N-Austrittsarbeitsmetallschicht 620 durch die Gatedielektrikumschicht 430 verhindern. In einigen Ausführungsformen sind die Schutzschicht 610 der Gatestrukturen 200D bis 200F jeweils dicker als die Schutzschicht 610 der Gatestrukturen 200A bis 200C, die der Schutzschicht 610 verhindert, Oxidierung besser zu verhindern. Die Schutzschicht 630 verhindert oder verringert Sauerstoffdiffusion in die N-Austrittsarbeitsmetallschicht 620 von oben wesentlich. Die N-Austrittsarbeitsmetallschicht 620 dient als Abschnitt der Gateelektrode für die Gatestrukturen 200A bis 200C zum Einstellen ihrer Austrittsarbeit.
  • In einigen Ausführungsformen kann die Schutzschicht 610 und die Schutzschicht 630 jeweils TiN umfassen und die N-Austrittsarbeitsmetallschicht 620 kann Titanaluminiumkarbid (TiAlC) umfassen. So kann die N-Austrittsarbeitsmetallstruktur eine sandwichähnliche Struktur umfassen, in der die N-Austrittsarbeitsmetallschicht 620 zwischen zwei Schutzschichten 610 und 630 eingesetzt ist. In anderen Ausführungsformen kann N-Austrittsarbeitsmetallschicht 620 einen anderen Typ von aluminiumbasiertem Austrittsarbeitsmetall umfassen, wie etwa TiAl, TaAl oder TaAlC. Ein Sauerstoffgehalt in der N-Austrittsarbeitsmetallstruktur liegt unter ca. 1 %. Eine Abdeckschicht 650 können auch über der Schutzschicht 630 gebildet sein. Die Abdeckschicht 650 kann in einigen Ausführungsformen Siliziumoxid umfassen.
  • In einigen Ausführungsformen können die Schutzschicht 610, die N-Austrittsarbeitsmetallschicht 620, die Schutzschicht 630 und die Abdeckschicht 650 alle mit einem Hochvakuumsystem in einem Vor-Ort-Prozess in demselben Tool gebildet sein. Beispielsweise können die Schutzschicht 610 in einer ersten Kammer des Tools in einem ALD-Prozess gebildet werden. Der Wafer, der die Gatestrukturen 200A bis 200F umfasst, kann dann auf eine zweite Kammer des Tools übertragen werden (im Wesentlichen unter Vakuumbedingungen), wobei die N-Austrittsarbeitsmetallschicht 620 in einem anderen ALD-Prozess gebildet wird. Silangasdurchdringung (SiH4-Durchdringung) kann auch verwendet werden, um Oxidierung der N-Austrittsarbeitsmetallschicht 620 zu verhindern. Daher wird der Wafer, der die Gatestrukturen 200A bis 200F umfasst, auf eine dritte Kammer des Tools übertragen werden (erneut im Wesentlichen unter Vakuumbedingungen), wobei die Schutzschicht 630 in einem anderen ALD-Prozess gebildet wird. Die Abdeckschicht 650 kann auch in der dritten Kammer des Tools gebildet werden.
  • Nun werden mit Verweis auf 19A bis 19F mehrere Abscheidungsprozesse 670 ausgeführt, um eine Klebeschicht 680 über der Abdeckschicht 650 zu bilden, und eine Füllmetallschicht 690 über der Klebeschicht 680 zu bilden. In einigen Ausführungsformen können die Abscheidungsprozesse 670 ALD, CVD, PVD oder Kombinationen daraus umfassen. In einigen Ausführungsformen kann die Klebeschicht 680 TiN oder TaN umfassen und die Füllmetallschicht 690 kann Wolfram (W), Kobalt (Co), Ruthenium (Ru) oder Iridium (Ir) umfassen. In einigen Ausführungsformen kann die Füllmetallschicht 690 durch zuerst Bilden eines fluorfreien Wolframs (FFW) über der Abdeckschicht 680, gefolgt durch Bilden eines niederfluorhaltigen Wolframs (LFW) über dem FFW, und dann Bilden von Wolfram über dem LFW gebildet werden. Die Füllmetallschicht 690 dient als Hauptleitungsabschnitt der Gateelektrode der Gatestrukturen 200A bis 200F. In einigen Ausführungsformen kann die Klebeschicht 680 eine Dicke in einem Bereich zwischen ca. 10 Ängstrom und ca. 25 Ängstrom aufweisen und das FFW kann gebildet sein, in einem Bereich zwischen ca. 20 Ängstrom und ca. 40 Ängstrom zu liegen.
  • 2A bis 2F bis 19A bis 19F entsprechen einer ersten Ausführungsform dieser Offenbarung. Eine zweite Ausführungsform dieser Offenbarung ist in 20A bis 20F illustriert. Aus Gründen der Einfachheit, Klarheit und Konsistenz sind ähnliche Komponenten zwischen der ersten Ausführungsform und der zweiten Ausführungsform sind gleich beschriftet und die assoziierten Beschreibungen für diese ähnlichen Komponenten können nachfolgend weggelassen werden.
  • Eine Differenz zwischen der ersten Ausführungsform und der zweiten Ausführungsform ist, dass die Gatestrukturen 200A bis 200F in der zweiten Ausführungsform keine Schutzschicht 610 aufweist. So wird die N-Austrittsarbeitsmetallschicht 620 direkt auf der Gatedielektrikumschicht 430 für die Gatestrukturen 200A bis 200C gebildet, die N-Austrittsarbeitsmetallschicht 620 wird direkt auf der P-Austrittsarbeitsmetallschicht 530 für die Gatestrukturen 200D bis 200F gebildet und die P-Austrittsarbeitsmetallschicht 530 wird direkt auf der Gatedielektrikumschicht 430 für die Gatestrukturen 200D bis 200F gebildet.
  • Eine andere Differenz zwischen der ersten Ausführungsform und der zweiten Ausführungsform ist, dass eine P-Dipolschicht (statt der N-Dipolschicht) über der IL 210 gebildet ist. In einigen Ausführungsformen kann die P-Dipolschicht kann Aluminiumoxid (Al2O3), Nioboxid (Nb2O5), Titanoxid (TiO5), Boroxid (B2O3), Phosphorpentoxid (P2O5) oder Phosphortrioxid (P2O3) umfassen. Ein Dipoleintriebsprozess ähnlich wie der Dipoleintriebsprozess 350 (siehe 7A bis 7F) wird in der zweiten Ausführungsform ausgeführt, um die dipoldurchdrungenen Abschnitte 210A der IL 210 zu bilden.
  • Noch ein weiterer Unterschied zwischen der ersten Ausführungsform und der zweiten Ausführungsform ist, dass der Gehalt des Dipolmaterial in den Gatestrukturen 200A und 200D am geringsten und in den Gatestrukturen 200C und 200F am höchsten ist, was das Gegenteil der ersten Ausführungsform ist. Beispielsweise weisen für die in 20A bis 20C dargestellten NFETs die dipoldurchdrungenen Abschnitte 210A der IL 210 Tiefen 710, 711 und 712 für die Gatestrukturen 200A, 200B bzw. 200C auf. Für die in 20D bis 20F dargestellten PFETs weisen die dipoldurchdrungenen Abschnitte 210A der IL 210 Tiefen 720, 721 und 722 für die Gatestrukturen 200D, 200E bzw. 200F auf. Während in der ersten Ausführungsform die Tiefe 370 > die Tiefe 371 > die Tiefe 372 ist, ist in der zweiten Ausführungsform die Tiefe 710 < die Tiefe 711 < die Tiefe 712. Ähnlich ist, während in der ersten Ausführungsform die Tiefe 380 > die Tiefe 381 > die Tiefe 382 ist, in der zweiten Ausführungsform die Tiefe 720 < die Tiefe 721 < die Tiefe 722.
  • Alternativ können sich die Differenzen des Dipolmaterialgehalts in der IL 210 als die Differenzen der Konzentrationsebenen manifestieren. Beispielsweise kann für die in 20A bis 20C dargestellten NFETs die IL 210 der Gatestruktur 200A die geringste Konzentrationsebene des P-Dipolmaterials aufweisen, die IL 210 der Gatestruktur 200C kann die höchste Konzentrationsstufe des P-Dipolmaterials aufweisen und die IL 210 der Gatestruktur 200B kann eine Zwischenkonzentrationsstufe des P-Dipolmaterials aufweisen. Für die in 20D bis 20F dargestellten PFETs die IL 210 der Gatestruktur 200D die geringste Konzentrationsebene des P-Dipolmaterials aufweisen, die IL 210 der Gatestruktur 200F kann die höchste Konzentrationsebene des P-Dipolmaterials aufweisen und die IL 210 der Gatestruktur 200E kann eine Zwischenkonzentrationsstufe des P-Dipolmaterials aufweisen.
  • Die Differenzen in dem Dipolmaterialgehalt zwischen der Gatestrukturen 200A bis 200F können durch Konfiguration der Distanzen zwischen der P-Dipolschicht und der IL 210 erreicht werden, beispielsweise durch selektives Bilden von Hartmaskenschichten (z. B. ähnlich wie die Hartmaskenschichten 230 und 260) über verschiedenen der Gatestrukturen 200A bis 200F. Beispielsweise können zwei Hartmaskenschichten (ähnlich wie die Hartmaskenschichten 230 und 260 aus 6C und 6F) für die Gatestrukturen 200A und 200D, eine Hartmaskenschicht (ähnlich wie die Hartmaskenschicht 260 aus 6B und 6E) für die Gatestrukturen 200B und 200E gebildet sein, und es können keine Hartmaskenschichten für die Gatestrukturen 200C und 200F gebildet sein.
  • Aufgrund dieser oben erklärten Differenzen zwischen der ersten Ausführungsform und der zweiten Ausführungsform, können die Gatestrukturen 200A bis 200F der zweiten Ausführungsform in der Lage sein, die Grenzspannung anders einzustellen als die Gatestrukturen 200A bis 200F der ersten Ausführungsform.
  • 21A bis 21F illustrieren eine dritte Ausführungsform dieser Offenbarung. Aus Gründen der Einfachheit, Klarheit und Konsistenz sind ähnliche Komponenten zwischen der ersten, zweiten und dritten Ausführungsform sind gleich beschriftet und die assoziierten Beschreibungen für diese ähnlichen Komponenten können nachfolgend weggelassen werden.
  • Mit Verweis auf 21A bis 21C können die Gatestrukturen 200A bis 200C der dritten Ausführungsform im Wesentlichen ähnlich wie die Gatestrukturen 200A bis 200C der ersten Ausführungsform sein. Beispielsweise können die dipoldurchdrungenen Abschnitte 210A der IL 210 N-Dipolmaterialien umfassen, wobei die Gatestruktur 200A den größten Gehalt von N-Dipolmaterial aufweist, sodass die Gatestruktur 200C den geringsten Gehalt von N-Dipolmaterial aufweisen, und die Gatestruktur 200B einen sofortigen Gehalt des N-Dipolmaterials aufweist. Dies kann etwa als die Tiefe 370 > die Tiefe 371 > die Tiefe 372 manifestiert sein. Ebenso wird in der dritten Ausführungsform, wie in der ersten Ausführungsform, die Schutzschicht 610 zwischen der Gatedielektrikumschicht 430 und der N-Austrittsarbeitsmetallschicht 620 für die Gatestrukturen 200A bis 200C gebildet.
  • Dabei können die Gatestrukturen 200D bis 200F der dritten Ausführungsform im Wesentlichen ähnlich wie die Gatestrukturen 200D bis 200F der zweiten Ausführungsform sein. Beispielsweise können die dipoldurchdrungenen Abschnitte 210A der IL 210 P-Dipolmaterialien umfassen, wobei die Gatestruktur 200F den größten Gehalt von P-Dipolmaterial aufweist, sodass die Gatestruktur 200D den geringsten Gehalt von P-Dipolmaterial aufweisen, und die Gatestruktur 200E einen sofortigen Gehalt des P-Dipolmaterials aufweist. Dies kann etwa als die Tiefe 722 > die Tiefe 721 > die Tiefe 720 manifestiert sein. Außerdem wird in der dritten Ausführungsform wie in der zweiten Ausführungsform die P-Austrittsarbeitsmetallschicht 530 direkt auf der Gatedielektrikumschicht 430 für die Gatestrukturen 200D bis 200F gebildet.
  • Es wird angemerkt, dass in den ersten und zweiten Ausführungsformen die NFETs und PFETs verschiedene Austrittsarbeitsmetalle aufweisen, aber denselben Typ von Dipolschichten aufweisen (z. B. beide mit einem N-Dipolmaterial oder beide mit einem P-Dipolmaterial). Im Vergleich dazu weisen in der dritten Ausführungsform die NFETs und PFETs dieselben Austrittsarbeitsmetalle (z. B. Schichten 530, 620 und 630) auf, aber unterschiedliche Typen von Dipolmaterialien. Beispielsweise weisen die NFETs aus 21A bis 21C die N-Dipolmaterialien auf und die NFETs aus 21D bis 21F weisen die P-Dipolmaterialien auf.
  • 22 illustriert eine diagrammatische fragmentarische Querschnittsansicht eines Abschnitts der IC-Vorrichtung 90 nach Ausführungsformen der Offenbarung. Erneut sind aus Gründen der Klarheit und Einheitlichkeit ähnliche Elemente in 2A bis 2F bis 21A bis 21F in 22 gleich beschriftet.
  • Nun umfasst mit Verweis auf 22 der Abschnitt der IC-Vorrichtung 90 die oben mit Verweis auf 1A bis 1B erklärte Finnenstruktur 120. Der Abschnitt der IC-Vorrichtung 90 umfasst auch ein Zwischenschichtdielektrikum (ILD) 750, das über der Finnenstruktur 120 gebildet ist. In einigen Ausführungsformen kann das ILD 750 ein Dielektrikum umfassen, beispielsweise Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, TEOS-gebildetes Oxid, PSG, BPSG, Dielektrikum mit niedrigem k-Wert, ein anderes geeignetes Dielektrikum oder Kombinationen daraus. Beispielhafte Dielektrika mit niedrigem k-Wert umfassen FSG, kohlenstoffdotiertes Siliziumoxid, Black Diamond® (Applied Materials of Santa Clara, Kalifornien), Xerogel, Aerogel, amorpher fluorinierter Kohlenstoff, Parylen, BCB, SiLK (Dow Chemical, Midland, Michigan), Polyimid, ein anderes Dielektrikum mit niedrigem k-Wert oder Kombinationen daraus.
  • Der Abschnitt der IC-Vorrichtung 90 umfasst ferner Gatestrukturen, beispielsweise eine NFET-Gatestruktur 760 und eine PFET-Gatestruktur 770. Die NFET-Gatestruktur 760 kann nach einer der Ausführungsformen der oben erklärten Gatestrukturen 200A/200B/200C hergestellt werden, und die PFET-Gatestruktur 770 kann nach einer der oben erklärten Ausführungsformen der Gatestrukturen 200D/200E/200F hergestellt werden. Die NFET-Gatestruktur 760 und die PFET-Gatestruktur 770 sind jeweils über der Finnenstruktur 120 und umwickeln diese. Die NFET-Gatestruktur 760 und die PFET-Gatestruktur 770 sind ebenfalls voneinander durch Abschnitte des ILD 750 getrennt.
  • Die NFET-Gatestruktur 760 und die PFET-Gatestruktur 770 umfassen jeweils die IL 210. Wie oben erklärt, enthält die IL 210 einen dipoldurchdrungenen Abschnitt 210A, der aufgrund des Bildens der Dipolschicht direkt über der oberen Fläche der IL 210 gebildet wird, gefolgt durch einen Temperprozess zum Treiben des Dipolmaterials in die IL 210. Die IL 210 für die NFET-Gatestruktur 760 und die IL 210 für die PFET-Gatestruktur 770 kann etwa nach der ersten Ausführungsform und der zweiten Ausführungsform, die oben mit Verweis auf 2A bis 2F bis 20A bis 20F erklärt werden, denselben Typ von Dipolmaterialien umfassen. Die IL 210 für die NFET-Gatestruktur 760 und die IL 210 für die PFET-Gatestruktur 770 kann etwa nach der dritten Ausführungsform, die oben mit Verweis auf 21A bis 21F erklärt wird, auch unterschiedliche Typen von Dipolmaterialien umfassen.
  • Die NFET-Gatestruktur 760 und die PFET-Gatestruktur 770 umfassen auch die Gatedielektrikumschicht (die eine Dielektrikumschicht mit hohem k-Wert sein kann) 430, die über der IL 210 gebildet ist. Es ist zu beachten, dass die Gatedielektrikumschicht 430 aufgrund der Diffundierung von Dipolmaterial von der IL 210 in die Gatedielektrikumschicht 430 einen dipoldurchdrungenen Abschnitt 430A an oder nahe ihrer unteren Fläche aufweisen kann.
  • Die NFET-Gatestruktur 760 und die PFET-Gatestruktur 770 umfassen ferner eine oder mehrere Austrittsarbeitsmetallschichten 780, die über der Gatedielektrikumschicht 430 gebildet sind. Die Austrittsarbeitsmetallschichten 780 können eine oder mehrere der verschiedenen Schichten 610 bis 680, die oben erklärt sind, umfassen. Die Austrittsarbeitsmetallschichten 780 für die NFET-Gatestruktur 760 und die Austrittsarbeitsmetallschichten 780 für die PFET-Gatestruktur 770 können verschiedene Typen oder Anzahlen von Schichten umfassen, beispielsweise nach der ersten Ausführungsform und der zweiten Ausführungsform, die oben mit Verweis auf 2A bis 2F bis 20A bis 20F erklärt werden. Die Austrittsarbeitsmetallschichten 780 für die NFET-Gatestruktur 760 und die Austrittsarbeitsmetallschichten 780 für die PFET-Gatestruktur 770 können auch dieselben Typen und Anzahlen von Schichten umfassen, beispielsweise nach der dritten Ausführungsform, die oben mit Verweis auf Fig. bis 21A bis 21F erklärt werden. Das oben erklärte Füllmetall 690 ist über der Austrittsarbeitsmetallschicht 780 und über dem ILD 750 gebildet. Ein CMP-Prozess kann ausgeführt werden, um die obere Fläche des Füllmetalls 690 zu planarisieren.
  • In konventionellen Vorrichtungen müssen die Dicken der Austrittsarbeitsmetallschichten 780 möglicherweise manipuliert werden, um die Grenzspannung einzustellen. Beispielsweise können verschiedene Dicken der Austrittsarbeitsmetallschichten 780 zu verschiedenen Werten der Grenzspannung führen. Wenn jedoch die Austrittsarbeitsmetallschichten 780 dicker werden, gibt es weniger Platz für das Füllmetall 690. Anders ausgedrückt ist das Gatefüllfenster verringert, was zu einem höher als optimalen Gatewiderstand führen kann. Im Vergleich dazu kann diese Offenbarung eine Einstellung der Grenzspannung über Dipoldotierung und Maskenstrukturierung erreichen, um unterschiedliche Mengen des Dipolmaterials zu veranlassen, für verschieden Typen von Vorrichtungen in die Grenzflächenschicht einzudringen. Daher ist es nicht notwendig, die Dicke der Austrittsarbeitsmetallschichten 780 anzupassen, um unterschiedliche Grenzspannungen nach dieser Offenbarung zu erreichen. Aufgrunddessen ist das Gatefüllfenster nicht unangemessen verkürzt oder verringert, und es gibt ausreichend viel Platz für die Bildung des Füllmaterials 690. Auf diese Weise wird der Gatewiderstand der IC-Vorrichtung 90 im Vergleich mit dem Gatewiderstand der konventionellen Vorrichtungen verringert.
  • Es versteht sich, dass mindestens Abschnitte der NFET-Gatestruktur 760 und PFET-Gatestruktur 770 unter Verwendung des Gateersatzprozesses, der oben erklärt ist, gebildet werden können. Aufgrund des Gateersatzprozesses wird die Austrittsarbeitsmetallschicht 780 gebildet, um einen Trench teilweise zu füllen, was dazu führt, dass die Austrittsarbeitsmetallschicht 780 ein „U-förmiges“ Querschnittsprofil aufweist. Es versteht sich, dass in einigen Ausführungsformen, wie etwa in den Ausführungsformen mit hohem k-Wert zuletzt, die Gatedielektrikumschicht 430 (oder auch die IL 210) ebenfalls gebildet sein können, ein ähnliches U-förmiges Querschnittsprofil aufzuweisen.
  • 23 illustriert eine diagrammatische Querschnittsseitenansicht eines Abschnitts einer IC-Vorrichtung 800, die nach Ausführungsformen dieser Offenbarung hergestellt wurde, wobei die IC-Vorrichtung 800 eine Gate-All-Around-Vorrichtung (GAA-Vorrichtung) ist, und nachfolgend als eine GAA-Vorrichtung 800 bezeichnet werden kann. Es versteht sich, dass die GAA-Vorrichtung 800 in einigen Ausführungsformen ein NFET sein kann oder in anderen Ausführungsformen ein PFET sein kann.
  • Mit Verweis auf 23 wird die Querschnittsansicht der GAA-Vorrichtung 800 entlang einer X-Z-Ebene genommen, wobei die X-Richtung (dieselbe X-Richtung wie in 1A) die horizontale Richtung ist und die Z-Richtung (dieselbe Z-Richtung wie in 1A) die vertikale Richtung ist. Die GAA-Vorrichtung 800 umfasst eine Finnenstruktur 810, die ähnlich wie die Finnenstruktur 120 sein kann, die oben erklärt ist. In einigen Ausführungsformen umfasst die Finnenstruktur 810 Silizium. Die GAA-Vorrichtung 800 umfasst Source-/Drain-Merkmale 820, die ähnlich wie die Source-/Drain-Merkmale 122 ist, die oben erklärt sind. In Ausführungsformen, in denen die GAA-Vorrichtung 800 ein NFET ist, umfassen die Source-/Drain-Merkmale 820 Siliziumphosphor (SiP). In Ausführungsformen, in denen die GAA-Vorrichtung 800 ein PFET ist, umfassen die Source-/Drain-Merkmale 820 Siliziumgermanium (SiGe).
  • Die GAA-Vorrichtung 800 umfasst mehrere Kanäle, beispielsweise Kanäle 830 bis 333, wie in 23 gezeigt. Die Kanäle 830 bis 833 umfassen jeweils ein Halbleitermaterial, beispielsweise Silizium oder eine Siliziumverbindung. Die Kanäle 830 bis 833 sind Nanostrukturen (die z. B. Größen aufweisen, die sich in einem Bereich von einigen wenigen Nanometer befinden) und können auch jeweils eine längliche Form aufweisen und sich in der X-Richtung erstrecken. In einigen Ausführungsformen können die Kanäle 830 bis 833 jeweils eine Nanodrahtform, eine Nanoblechform, eine Nanorohrform usw. aufweisen. Das Querschnittsprofil des Nanodrahts, Nanoblechs oder Nanorohrs kann rund/kreisförmig, quadratisch, rechteckig, sechseckig, elliptisch oder Kombinationen daraus sein.
  • In einigen Ausführungsformen können die Längen (z. B. in X-Richtung gemessen) der Kanäle 830 bis 833 sich voneinander unterscheiden. Beispielsweise kann eine Länge des Kanals 830 geringer sein als eine Länge des Kanals 831, die geringer sein kann als eine Länge des Kanals 832, die geringer sein kann als eine Länge des Kanals 833. In einigen Ausführungsformen weisen die einzelnen Kanäle 830 bis 833 möglicherweise keine einheitlichen Dicken auf. Beispielsweise können die beiden Ende jedes der Kanäle 830 bis 833 dicker sein als ein mittlerer Abschnitt jedes der Kanäle 830 bis 833. So lässt sich sagen, dass jeder der Kanäle 830 bis 833 eine „Hundeknochenform“ aufweisen kann.
  • In einigen Ausführungsformen liegt ein Abstand (z. B. in Z-Richtung gemessen) zwischen den Kanälen 830 bis 833 (von jedem Kanal zu angrenzenden Kanälen) in einem Bereich zwischen ca. 8 Nanometern (nm) und ca. 12 nm liegen. In einigen Ausführungsformen liegt eine Dicke (z. B. in der Z-Richtung gemessen) jedes der Kanäle 830 bis 833 in einem Bereich zwischen ca. 5 nm und ca. 8 nm. In einigen Ausführungsformen liegt eine Breite (z. B. in der Y-Richtung aus 1A gemessen) jedes der Kanäle 830 bis 833 in einem Bereich zwischen ca. 15 nm und ca. 150 nm.
  • Mehrere Grenzflächenschichten (ILs) 840 sind an den oberen und unteren Flächen der Kanäle 830 bis 833 gebildet. Die ILs 840 können im Wesentlichen ähnlich wie die IL 210 sein, die oben erklärt wird. Beispielsweise kann nach Ausführungsformen dieser Offenbarung während der Herstellung der GAA-Vorrichtung 800 eine Dipolschicht direkt auf den ILs 840 gebildet sein. Nachfolgend kann ein Dipoleintriebsprozess wie etwa der Dipoleintriebsprozess 350, der oben mit Verweis auf 7A bis 7F erklärt ist, ausgeführt werden, um die Metallionen des Dipolmaterials in die ILs 840 zu treiben. Dementsprechend können die ILs 840 jeweils einen dipoldurchdrungenen Abschnitt aufweisen, der ähnlich wie der dipoldurchdrungene Abschnitt 210A ist, der oben erklärt ist. Aus Gründen der Einfachheit sind diese dipoldurchdrungenen Abschnitte in 23 nicht speziell illustriert. Dennoch versteht es sich, dass verschiedene Typen von GAA-Vorrichtungen (z. B. uLVT vs. LVT vs. SVT) unterschiedliche Gehaltsstufen des Dipolmaterials in den ILs 840 aufweisen können, was sich als unterschiedliche Tiefen der dipoldurchdrungenen Abschnitte oder unterschiedliche Konzentrationsebenen des Dipolmaterials innerhalb der ILs 840 manifestieren kann.
  • Die GAA-Vorrichtung 800 umfasst auch Gatestrukturen, die über und zwischen den Kanälen 830 bis 833 angeordnet sind. Die Gatestrukturen können Gatedielektrikumschichten 850 umfassen, die ähnlich wie die Gatedielektrikumschicht 430 sein können, die oben erklärt ist. In einigen Ausführungsformen umfassen die Gatedielektrikumschichten 850 ein Gatedielektrikum mit hohem k-Wert. Es versteht sich, dass die Gatedielektrikumschichten 850 auch dipoldurchdrungene Abschnitte in der Nähe ihrer Grenzflächen mit den ILs 840 aufweisen können. Diese dipoldurchdrungenen Abschnitte sind jedoch hierin aus Gründen der Einfachheit nicht speziell illustriert. Die Gatestrukturen umfassen ferner eine oder mehrere Austrittsarbeitsmetallschichten 860, die eine oder mehrere der verschiedenen Schichten 610 bis 680, die oben erklärt sind, umfassen können. In Ausführungsformen, in denen die GAA-Vorrichtung 800 ein NFET ist, umfassen die eine oder die mehreren Austrittsarbeitsmetallschichten 860 N-Austrittsarbeitsmetallschichten, wie etwa TiAlC. In Ausführungsformen, in denen die GAA-Vorrichtung 800 ein NFET ist, umfassen die eine oder die mehreren Austrittsarbeitsmetallschichten 860 P-Austrittsarbeitsmetallschichten, wie etwa TiN.
  • Die Gatestrukturen umfassen auch Füllmetalle 880, die ähnlich wie das oben erklärte Füllmetall 690 sein kann. In dem Abschnitt der Gatestruktur, der über den Kanälen 830 bis 833 gebildet ist, ist das Füllmetall 880 über der einen oder den mehreren Austrittsarbeitsmetallschichten 860 gebildet. Die eine oder die mehreren Austrittsarbeitsmetallschichten 860 weisen eine U-Form auf und wickeln sich um das Füllmetall 880, und die Gatedielektrikumschicht 850 weist ebenfalls eine U-Form auf und wickelt sich um die eine oder die mehreren Austrittsarbeitsmetallschichten 860. In Abschnitten der Gatestrukturen, die zwischen den Kanälen 830 bis 833 gebildet sind, ist das Füllmetall 880 im Umfang von der einen oder den mehreren (in der Querschnittsansicht) Austrittsarbeitsmetallschichten 860 umgeben, die dann im Umfang durch die Gatedielektrikumschicht 850 umgeben wird. Es versteht sich, dass die Gatestrukturen eine Klebeschicht umfassen können, die zwischen der einen oder den mehreren Austrittsarbeitsschichten 860 und dem Füllmetall 880 gebildet wird, um die Haftung zu erhöhen. Aus Gründen der Einfachheit ist jedoch eine solche Klebeschicht hierin nicht speziell illustriert.
  • Die GAA-Vorrichtung 800 umfasst auch Gateabstandhalter 890 und innere Abstandhalter 900, die an Seitenwänden der Gatedielektrikumschicht 850 angeordnet sind. Die inneren Abstandhalter 900 sind auch zwischen den Kanälen 830 bis 833 angeordnet. Die Gateabstandhalter und die inneren Abstandhalter 900 können ein Dielektrikum umfassen, beispielsweise ein Material mit niedrigem k-Wert wie SiOCN, SiON, SiN oder SiOC.
  • Die GAA-Vorrichtung 800 umfasst ferner Source-/Drain-Kontakte 920, die über den Source-/Drain-Merkmalen 820 gebildet sind. Die Source-/Drain-Kontakte 920 können ein leitfähiges Material wie Kobalt, Kupfer, Aluminium, Wolfram oder Kombinationen daraus umfassen. Die Source-/Drain-Kontakte 920 sind durch Barriereschichten umgeben, beispielsweise durch Barriereschichten 930 und 940, die helfen, die Diffusion von Materialien von und in Source-/Drain-Kontakte 920 zu verhindern oder zu reduzieren. In einigen Ausführungsformen umfasst die Barriereschicht 930 TiN, und die Barriereschicht 940 umfasst SiN. Eine Silizidschicht 960 kann auch zwischen den Source-/Drain-Merkmalen 820 und den Source-/Drain-Kontakten 920 gebildet sein, um den Source-/Drain-Kontaktwiderstand zu verringern. Die Silizidschicht 960 kann in einigen Ausführungsformen ein Metallsilizidmaterial umfassen, wie etwa Kobaltsilizid.
  • Die GAA-Vorrichtung 800 umfasst ferner ein Zwischenschichtdielektrikum (ILD) 980, das ähnlich wie das oben besprochene ILD 750 ist. Das ILD 980 stellt elektrische Isolierung zwischen den verschiedenen Komponenten der GAA-Vorrichtung 800, die oben erklärt ist, etwa zwischen den Gatestrukturen und den Source-/Drain-Kontakten 920, bereit.
  • Weitere Details bezüglich der Herstellung von GAA Vorrichtungen sind in U.S. Pat. Nr. 10,164,012 mit dem Titel „Semiconductor Device and Manufacturing Method Thereof“ und erteilt am 25. Dezember 2018, sowie in U.S. Pat. Nr. 10,361,278 mit dem Titel „Method of Manufacturing a Semiconductor Device and a Semiconductor Device“, erteilt am 23. Juli 2019 offenbart, deren Offenbarungen jeweils hiermit durch Verweis in ihrer jeweiligen Gesamtheit eingeschlossen sind.
  • 24 ist ein Ablaufdiagramm, das ein Verfahren 1000 zum Herstellen einer Halbleiterstruktur illustriert. Das Verfahren 1000 umfasst einen Schritt 1010 zum Bilden einer Maskenschicht über einer ersten Grenzflächenschicht (IL) für eine erste Gatestruktur und über einer zweiten IL für eine zweite Gatestruktur.
  • Das Verfahren 1000 umfasst einen Schritt 1020 zum Strukturieren der Maskenschicht zum Entfernen eines Abschnitts der Maskenschicht, die über der ersten IL gebildet ist.
  • Das Verfahren 1000 umfasst einen Schritt 1030 zum Bilden einer Dipolschicht. Ein erster Abschnitt der Dipolschicht ist direkt auf der ersten IL gebildet. Ein zweiter Abschnitt der Dipolschicht ist auf einem verbleibenden Abschnitt der Maskenschicht gebildet, die über der zweiten IL angeordnet ist.
  • Das Verfahren 1000 umfasst einen Schritt 1040 zum Durchführen eines Dipoleintriebsprozesses zum Eintreiben eines Materials der Dipolschicht in die erste IL und die zweite IL.
  • In einigen Ausführungsformen bildet der Dipoleintriebsprozess einen ersten dipoldurchdrungenen Abschnitt in der ersten IL und einen zweiten dipoldurchdrungenen Abschnitt in der zweiten IL. Der erste dipoldurchdrungene Abschnitt weist eine erste Tiefe auf. Der zweite dipoldurchdrungene Abschnitt weist eine zweite Tiefe auf. Die erste Tiefe ist größer als die zweite Tiefe.
  • In einigen Ausführungsformen weist nach dem Ausführen des Dipoleintriebsprozesses: die erste IL eine erste Konzentrationsebene des Materials der Dipolschicht auf, die zweite IL eine zweite Konzentrationsebene des Materials der Dipolschicht auf und die erste Konzentrationsebene ist größer als die zweite Konzentrationsebene.
  • In einigen Ausführungsformen umfasst der Dipoleintriebsprozess einen Temperprozess, der in einem Temperaturbereich zwischen ca. 600 Grad Celsius und 800 Grad Celsius und mit einem Stickstoffgas durchgeführt wird.
  • Es versteht sich, dass das Verfahren 1000 weitere Schritte umfassen kann, die vor, während oder nach den Schritten 1010- 1040 ausgeführt werden. Beispielsweise kann das Verfahren 1000 einen Schritt des Entfernens der Dipolschicht und des Entfernens des verbleibenden Abschnitts der Maskenschicht nach dem Durchführen des Dipoleintriebsprozesses umfassen. Das Verfahren 1000 kann auch einen Schritt des Bildens einer Gatedielektrikumschicht direkt auf der ersten IL und der zweiten IL umfassen. Das Verfahren 1000 kann auch einen Schritt des Bildens einer oder mehrerer Austrittsarbeitsmetallschichten über der Gatedielektrikumschicht umfassen. Das Verfahren 1000 kann auch einen Schritt des Bildens eines Füllmetalls über der einen oder den mehreren Austrittsarbeitsmetallschichten umfassen. In einigen Ausführungsformen umfasst das Bilden der einen oder mehreren Austrittsarbeitsmetallschichten: Bilden einer ersten Austrittsarbeitsmetallschicht über der Gatedielektrikumschicht; Bilden einer zweiten Austrittsarbeitsmetallschicht über der ersten Austrittsarbeitsmetallschicht; und Bilden einer dritten Austrittsarbeitsmetallschicht über der zweiten Austrittsarbeitsmetallschicht. In einigen Ausführungsformen weisen die erste Austrittsarbeitsmetallschicht und die dritte Austrittsarbeitsmetallschicht dieselben Materialzusammensetzungen auf, und die zweite Austrittsarbeitsmetallschicht wurde zu einer anderen Materialzusammensetzung als die erste Austrittsarbeitsmetallschicht und die dritte Austrittsarbeitsmetallschicht. In einigen Ausführungsformen sind die erste Austrittsarbeitsmetallschicht, die zweite Austrittsarbeitsmetallschicht und die dritte Austrittsarbeitsmetallschicht vor Ort unter Verwendung desselben Abscheidungstools gebildet. Andere Schritte umfassen die Bildung von Durchkontaktierungen, Kontakten oder Metallschichten usw.
  • Zusammengefasst, bildet diese Offenbarung Dipolschichten direkt auf den Grenzflächenschichten und führt Temperprozesse durch, um das Durchdringen Diffundieren der Dipolmaterialien durch oder in die Grenzflächenschichten zu verursachen. Für verschiedene Typen von Vorrichtungen (z. B. uLVT- vs. LVT- vs. SVT-Vorrichtungen) werden verschiedene Lithographie- und Strukturierungsprozesse durchgeführt, um verschiedene Mengen an Dipolmaterialien zu erzeugen, die in ihre jeweiligen Grenzflächenschichten eindringen. Beispielsweise kann ein erster Typ von Vorrichtung die Dipolschicht direkt auf der Grenzflächenschicht bilden und die Dipolkonzentration/Tiefe in der Grenzflächenschicht ist daher für den ersten Typ Vorrichtung am größten. Ein zweiter Typ Vorrichtung kann eine Maskenschicht zwischen der Dipolschicht und der Grenzflächenschicht bilden und die Anwesenheit der Maskenschicht führt zu einer geringeren Dipolkonzentration/Tiefe in der Grenzflächenschicht für den zweiten Typ Vorrichtung. Ein dritter Typ Vorrichtung kann eine dickere Maskenschicht (im Vergleich mit dem zweiten Typ Vorrichtung) zwischen der Dipolschicht und der Grenzflächenschicht bilden und die Anwesenheit der dickeren Maskenschicht führt zu einer noch geringeren Dipolkonzentration/Tiefe in der Grenzflächenschicht für den dritten Typ Vorrichtung. Die unterschiedlichen Dipolkonzentrationen/Tiefen in der Grenzflächenschicht für verschiedene Typen von Vorrichtungen erlaubt das Erreichen verschiedener Grenzspannungen für diese verschiedenen Typen Vorrichtungen. Weiterhin kann das Dipolmaterial in einigen Ausführungsformen N-Dipolmaterialien oder in anderen Ausführungsformen P-Dipolmaterialien sein, was auch die Grenzspannung beeinflusst.
  • Basierend auf den obigen Erklärungen ist zu sehen, dass diese Offenbarung Vorteile vor konventionellen Source-/Drain-Durchkontaktierungen bietet. Es versteht sich jedoch, dass nicht alle Vorteile hierin erklärt sind, und dass kein bestimmter Vorteil für eine Ausführungsform erforderlich ist. Ein Vorteil ist, dass diese Offenbarung eine höhere Flexibilität beim Einstellen der Grenzspannung zulässt. Beispielsweise erlaubt die Bildung der Dipolschicht über der Grenzflächenschicht das Eindringen des Dipolmaterials in die Grenzflächenschicht. Der Gehalt des Dipolmaterials in der Grenzflächenschicht beeinflusst die Grenzspannung des Transistors. Daher bietet die Dipoldotierung der Grenzflächenschicht Freiheit bei der Einstellung der Grenzspannung des Transistors. Außerdem werden für verschiedene Typen von Vorrichtungen (z. B. uLVT- vs. LVT- vs. SVT-Vorrichtungen) verschiedene Strukturierungsprozesse verwendet, um verschiedene Mengen an Dipolmaterialien in die Grenzflächenschichten der jeweiligen Vorrichtungen eindringen zu lassen. Erneut können, da die Menge des Dipolmaterials in der Grenzflächenschicht die Grenzspannung beeinflusst, diese verschiedenen Typen von Vorrichtungen eingestellt sein, um verschiedene Grenzspannungen zu erreichen, die sich für ihre jeweiligen Anwendungen eignen oder wünschenswert sind, was die Flexibilität der Grenzspannungseinstellung weiter optimiert. Die Grenzspannungseinstellung wird ferner durch die Tatsache optimiert, dass entweder ein N-Dipolmaterial oder ein P-Dipolmaterial umgesetzt sein kann.
  • Ein weiterer Vorteil ist der verringerte Gatewiderstand. Genauer gesagt, können konventionelle Verfahren der Grenzspannungseinstellung sich auf die Anpassung der Dicke der Austrittsarbeitsmetallschichten verlassen, um verschiedene Grenzspannung zu erreichen. Das dickere Austrittsarbeitsmetall führt zu einem geringeren Gatefüllfenster (z. B. für die Bildung von Wolfram als Teil der Metallgateelektrode für eine Gatestruktur mit hohem k-Wert), was den Gatewiderstand erhöht. Im Vergleich dazu muss diese Offenbarung die Dicke der Austrittsarbeitsmetallschichten nicht manipulieren, um verschiedene Grenzspannungen zu erreichen. Infolgedessen ist das Gatefüllfenster größer (z. B. mehr Platz, in dem das Wolfram die Gateelektrode füllen kann), was den Gatewiderstand im Vergleich mit konventionellen Gatestrukturen verringert. Andere Vorteile können Kompatibilität mit bestehenden Herstellungsprozessen und die Leichtigkeit und geringen Kosten der Umsetzung umfassen.
  • Der fortschrittliche Lithographieprozess, das Verfahren und die Materialien, die oben beschrieben sind, können in vielen Anwendungen verwendet werden, einschließlich Feldeffekttransistoren vom Finnentyp (FinFETs). Beispielsweise können die Finnen strukturiert sein, einen relativ engen Abstand zwischen Merkmalen zu erzeugen, für die sich die obige Offenbarung gut eignet. Weiterhin können die Abstandhalter, die zum Bilden der Finnen von FinFETs verwendet werden, die auch als Dorne bezeichnet werden, der obigen Offenbarung entsprechend verarbeitet werden.
  • Ein Aspekt dieser Offenbarung umfasst eine Halbleitervorrichtung. Die Halbleitervorrichtung umfasst ein Substrat, eine Grenzflächenschicht, die über dem Substrat gebildet ist, eine Gatedielektrikumschicht, die über der Grenzflächenschicht gebildet ist, und eine Metallgateelektrode, die über der Gatedielektrikumschicht gebildet ist. Die Grenzflächenschicht weist einen dipoldurchdrungenen Abschnitt auf.
  • Ein anderer Aspekt dieser Offenbarung umfasst eine Halbleitervorrichtung. Die Halbleitervorrichtung umfasst eine erste Gatestruktur, die eine erste Grenzflächenschicht, eine erste Gatedielektrikumschicht, die über der ersten Grenzflächenschicht angeordnet ist, und eine erste Gateelektrode, die über der ersten Gatedielektrikumschicht angeordnet ist, umfasst. Die Halbleitervorrichtung umfasst auch eine zweite Gatestruktur, die eine zweite Grenzflächenschicht, eine zweite Gatedielektrikumschicht, die über der zweiten Grenzflächenschicht angeordnet ist, und eine zweite Gateelektrode, die über der zweiten Gatedielektrikumschicht angeordnet ist, umfasst. Die erste Grenzflächenschicht umfasst eine andere Menge eines Dipolmaterials als die zweite Grenzflächenschicht.
  • Noch ein anderer Aspekt dieser Offenbarung umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst: Bilden einer Maskenschicht über einer ersten Grenzflächenschicht (IL) für eine erste Gatestruktur und über einer zweiten IL für eine zweite Gatestruktur; Strukturierung der Maskenschicht zum Entfernen eines Abschnitts der Maskenschicht, die über der ersten IL gebildet ist; Bilden einer Dipolschicht, wobei ein erster Abschnitt der Dipolschicht direkt auf der ersten IL gebildet ist, und wobei ein zweiter Abschnitt der Dipolschicht sich auf einem verbleibenden Abschnitt der Maskenschicht bildet, der über der zweiten IL angeordnet ist; und Durchführen eines Dipoleintriebsprozesses zum Eintreiben eines Materials der Dipolschicht in die erste IL und die zweite IL.
  • Obiges umschreibt Merkmale mehrerer Ausführungsformen, mit denen gewöhnliche Fachleute auf dem Gebiet die Aspekte der vorliegenden Offenbarung besser verstehen. Gewöhnliche Fachleute auf dem Gebiet sollten verstehen, dass sie diese Offenbarung leicht als Grundlage für das Design oder die Änderung anderer Prozesse und Strukturen verwenden können, um dieselben Zwecke auszuführen und/oder dieselben Vorteile der hierin eingeführten Ausführungsformen zu erreichen. Gewöhnliche Fachleute auf dem Gebiet sollten außerdem verstehen, dass solche entsprechenden Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hieran vornehmen können, ohne vom Geist und Umfang dieser Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62968482 [0001]
    • US 10164012 [0086]
    • US 10361278 [0086]

Claims (20)

  1. Vorrichtung, umfassend: ein Substrat; eine Grenzflächenschicht, die über dem Substrat gebildet ist, wobei die Grenzflächenschicht einen dipoldurchdrungenen Abschnitt aufweist; eine Gatedielektrikumschicht, die über der Grenzflächenschicht gebildet ist; und eine Metallgateelektrode, die über der Gatedielektrikumschicht gebildet ist.
  2. Vorrichtung nach Anspruch 1, wobei eine größte Konzentration eines Dipolmaterials innerhalb des dipoldurchdrungenen Abschnitts sinkt, wenn die Distanz von einer oberen Fläche des dipoldurchdrungenen Abschnitts zunimmt.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei ein unterer Abschnitt der Gatedielektrikumschicht ein Dipolmaterial umfasst, das von der Grenzflächenschicht diffundiert wird.
  4. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei: die Metallgateelektrode eine Austrittsarbeitsmetallkomponente und eine Füllmetallkomponente umfasst, die über der Austrittsarbeitsmetallkomponente gebildet ist; und die Austrittsarbeitsmetallkomponente eine Austrittsarbeitsmetallschicht umfasst, die zwischen einer ersten Schutzschicht und einer zweiten Schutzschicht eingesetzt ist.
  5. Vorrichtung nach Anspruch 4, wobei die Austrittsarbeitsmetallschicht TiAlC umfasst und wobei die erste Schutzschicht und die zweite Schutzschicht je TiN umfassen.
  6. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Vorrichtung eine FinFET-Vorrichtung oder eine Gate-All-Around-Vorrichtung umfasst.
  7. Vorrichtung, umfassend: eine erste Gatestruktur, die eine erste Grenzflächenschicht, eine erste Gatedielektrikumschicht, die über der ersten Grenzflächenschicht angeordnet ist, und eine erste Gateelektrode, die über der ersten Gatedielektrikumschicht angeordnet ist, umfasst; und eine zweite Gatestruktur, die eine zweite Grenzflächenschicht, eine zweite Gatedielektrikumschicht, die über der zweiten Grenzflächenschicht angeordnet ist, und eine zweite Gateelektrode, die über der zweiten Gatedielektrikumschicht angeordnet ist, umfasst; wobei die erste Grenzflächenschicht eine andere Menge eines Dipolmaterials umfasst als die zweite Grenzflächenschicht.
  8. Vorrichtung nach Anspruch 7, wobei: eine Spitzenkonzentration des Dipolmaterials in der ersten Grenzflächenschicht an einer Grenzfläche zwischen der ersten Grenzflächenschicht und der ersten Gatedielektrikumschicht auftritt; oder eine Spitzenkonzentration des Dipolmaterials in der zweiten Grenzflächenschicht an einer Grenzfläche zwischen der zweiten Grenzflächenschicht und der zweiten Gatedielektrikumschicht auftritt.
  9. Vorrichtung nach Anspruch 7 oder 8, wobei: ein erster Abschnitt der ersten Grenzflächenschicht das Dipolmaterial umfasst, wobei der erste Abschnitt eine erste Tiefe oder eine erste Dipolkonzentrationsebene aufweist; und ein zweiter Abschnitt der zweiten Grenzflächenschicht das Dipolmaterial umfasst, wobei der zweite Abschnitt eine zweite Tiefe, die sich von der ersten Tiefe unterscheidet, oder eine zweite Konzentrationsebene, die sich von der ersten Dipolkonzentrationsebene unterscheidet, aufweist.
  10. Vorrichtung nach einem der vorhergehenden Ansprüche 7 bis 9, wobei: die erste Gatestruktur mit einer ersten Grenzspannung assoziiert ist; und die zweite Gatestruktur mit einer zweiten Grenzspannung assoziiert ist, die sich von der ersten Grenzspannung unterscheidet.
  11. Vorrichtung nach einem der vorhergehenden Ansprüche 7 bis 10, wobei das Dipolmaterial ein erstes Dipolmaterial ist und wobei die Vorrichtung ferner umfasst: eine dritte Gatestruktur, die eine dritte Grenzflächenschicht, eine dritte Gatedielektrikumschicht, die über der dritten Grenzflächenschicht angeordnet ist, und eine dritte Gateelektrode, die über der dritten Gatedielektrikumschicht angeordnet ist, umfasst; und eine vierte Gatestruktur, die eine vierte Grenzflächenschicht, eine vierte Gatedielektrikumschicht, die über der vierten Grenzflächenschicht angeordnet ist, und eine vierte Gateelektrode, die über der vierten Gatedielektrikumschicht angeordnet ist, umfasst; wobei: die dritte Grenzflächenschicht eine andere Menge eines zweiten Dipolmaterials umfasst als die vierte Grenzflächenschicht; die erste Gatestruktur und die zweite Gatestruktur Komponenten von N-Transistoren sind; und die dritte Gatestruktur und die vierte Gatestruktur Komponenten von P-Transistoren sind.
  12. Vorrichtung nach Anspruch 11, wobei das erste Dipolmaterial und das zweite Dipolmaterial beide N-Dipolmaterialien oder beide P-Dipolmaterialien sind.
  13. Vorrichtung nach Anspruch 11, wobei: das erste Dipolmaterial ein N-Dipolmaterial umfasst; und das zweite Dipolmaterial ein P-Dipolmaterial umfasst.
  14. Verfahren, umfassend: Bilden einer Maskenschicht über einer ersten Grenzflächenschicht (IL) für eine erste Gatestruktur und über einer zweiten IL für eine zweite Gatestruktur; Strukturieren der Maskenschicht zum Entfernen eines Abschnitts der Maskenschicht, die über der ersten IL gebildet ist; Bilden einer Dipolschicht, wobei ein erster Abschnitt der Dipolschicht direkt auf der ersten IL gebildet ist und wobei ein zweiter Abschnitt der Dipolschicht auf einem verbleibenden Abschnitt der Maskenschicht gebildet ist, der über der zweiten IL angeordnet ist; und Durchführen eines Dipoleintriebsprozesses zum Eintreiben eines Materials der Dipolschicht in die erste IL und die zweite IL.
  15. Verfahren aus Anspruch 14, wobei: der Dipoleintriebsprozess einen ersten dipoldurchdrungenen Abschnitt in der ersten IL und einen zweiten dipoldurchdrungenen Abschnitt in der zweiten IL bildet; der erste dipoldurchdrungene Abschnitt eine erste Tiefe aufweist; der zweite dipoldurchdrungene Abschnitt eine zweite Tiefe aufweist; und die erste Tiefe größer als die zweite Tiefe ist.
  16. Verfahren nach Anspruch 14 oder 15, wobei nach dem Ausführen des Dipoleintriebsprozesses: die erste IL eine erste Konzentrationsebene des Materials der Dipolschicht aufweist; die zweite IL eine zweite Konzentrationsebene des Materials der Dipolschicht aufweist; und die erste Konzentrationsebene höher als die zweite Konzentrationsebene ist.
  17. Verfahren nach einem der vorhergehenden Ansprüche 14 bis 16, wobei der Dipoleintriebsprozess einen Temperprozess umfasst, der in einem Temperaturbereich zwischen ca. 600 Grad Celsius und 800 Grad Celsius und mit einem Stickstoffgas durchgeführt wird.
  18. Verfahren nach einem der vorhergehenden Ansprüche 14 bis 17, ferner umfassend: Entfernen der Dipolschicht und Entfernen des verbleibenden Abschnitts der Maskenschicht nach dem Durchführen des Dipoleintriebsprozesses; Bilden einer Gatedielektrikumschicht direkt auf der ersten IL und der zweiten IL; Bilden einer oder mehrerer Austrittsarbeitsmetallschichten über der Gatedielektrikumschicht; und Bilden eines Füllmetalls über den einen oder mehreren Austrittsarbeitsmetallschichten.
  19. Verfahren nach Anspruch 18, wobei das Bilden der einen oder mehreren Austrittsarbeitsmetallschichten umfasst: Bilden einer ersten Austrittsarbeitsmetallschicht über der Gatedielektrikumschicht; Bilden einer zweiten Austrittsarbeitsmetallschicht über der ersten Austrittsarbeitsmetallschicht; und Bilden einer dritten Austrittsarbeitsmetallschicht über der zweiten Austrittsarbeitsmetallschicht; wobei: die erste Austrittsarbeitsmetallschicht und die dritte Austrittsarbeitsmetallschicht dieselben Materialzusammensetzungen aufweisen; und die zweite Austrittsarbeitsmetallschicht eine andere Materialzusammensetzung aufweist als die erste Austrittsarbeitsmetallschicht und die dritte Austrittsarbeitsmetallschicht.
  20. Verfahren nach Anspruch 19, wobei die erste Austrittsarbeitsmetallschicht, die zweite Austrittsarbeitsmetallschicht und die dritte Austrittsarbeitsmetallschicht vor Ort unter Verwendung desselben Abscheidungstools gebildet werden.
DE102020119609.1A 2020-01-31 2020-07-24 Neue gatestrukturen zur einstellung der grenzspannung Pending DE102020119609A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062968482P 2020-01-31 2020-01-31
US62/968,482 2020-01-31
US16/925,893 2020-07-10
US16/925,893 US11610822B2 (en) 2020-01-31 2020-07-10 Structures for tuning threshold voltage

Publications (1)

Publication Number Publication Date
DE102020119609A1 true DE102020119609A1 (de) 2021-08-05

Family

ID=76853889

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020119609.1A Pending DE102020119609A1 (de) 2020-01-31 2020-07-24 Neue gatestrukturen zur einstellung der grenzspannung

Country Status (3)

Country Link
US (1) US20220336291A1 (de)
CN (1) CN113206152B (de)
DE (1) DE102020119609A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033190A (ko) * 2020-09-09 2022-03-16 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164012B2 (en) 2015-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10361278B2 (en) 2017-08-30 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5127694B2 (ja) * 2008-12-26 2013-01-23 パナソニック株式会社 半導体装置及びその製造方法
JP5235784B2 (ja) * 2009-05-25 2013-07-10 パナソニック株式会社 半導体装置
US9099393B2 (en) * 2013-08-05 2015-08-04 International Business Machines Corporation Enabling enhanced reliability and mobility for replacement gate planar and FinFET structures
CN104377236B (zh) * 2013-08-16 2017-08-29 中国科学院微电子研究所 一种栅堆叠及其制造方法
JP2015046505A (ja) * 2013-08-28 2015-03-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102128450B1 (ko) * 2013-11-12 2020-06-30 에스케이하이닉스 주식회사 트랜지스터의 문턱전압조절을 위한 방법 및 게이트구조물
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
US10510621B2 (en) * 2018-04-13 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for threshold voltage tuning and structures formed thereby
TWI841680B (zh) * 2019-02-14 2024-05-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於反應腔室中藉由循環沉積製程於基板上沉積鉿鑭氧化物膜之方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164012B2 (en) 2015-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10361278B2 (en) 2017-08-30 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device

Also Published As

Publication number Publication date
CN113206152A (zh) 2021-08-03
CN113206152B (zh) 2024-08-27
US20220336291A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
DE102017119616B4 (de) Abstandshalter für Nanodraht-basierte integrierte Schaltungsvorrichtung und Herstellungsverfahren
DE102017117942B4 (de) Herstellungsverfahren für eine Multi-Gate-Vorrichtung
DE102019126565B4 (de) Mehrfachgatevorrichtung und zugehörige verfahren
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102019106654A1 (de) Integrierte Schaltkreise mit vergrabenen Verbindungsleitern
DE102017118199A1 (de) Finfet-vorrichtung und ausbildungsverfahren
DE102019121117A1 (de) Luftspacer für eine gatestruktur eines transistors
DE102014019360A1 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102019206553A1 (de) Halbleitervorrichtung mit verbesserter Gate-Source/Drain-Metallisierungsisolation
DE102021110572A1 (de) Halbleiterbauelement mit kriechstromunterdrückung und verfahren zur herstellung davon
DE102021104811A1 (de) Ätzprofilsteuerung für eine gate-kontaktöffnung
DE102021108885A1 (de) Bilden von esd-bauelementen unter verwendung von multigatekompatiblen prozessen
DE102019127997A1 (de) Verfahren zum herstellen von halbleitervorrichtungen und halbleitervorrichtungen
DE102021115968A1 (de) Halbleitervorrichtung mit rückseitenstromschiene und deren herstellungsverfahren
DE102018103075B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und eine Halbleitervorrichtung
DE102021111813A1 (de) Multigate-vorrichtung mit luftspaltabstandhalter und rückseitigem schienenkontakt und deren herstellungsverfahren
DE102019128758A1 (de) Verfahren zur herstellung von halbleitervorrichtungen undhalbleitervorrichtungen
DE102021116974A1 (de) Multi-gate-vorrichtungen mit variierenden kanalschichten
DE102020119609A1 (de) Neue gatestrukturen zur einstellung der grenzspannung
DE102017126049B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102019109878A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102021119378A1 (de) Epitaktische source/drain-strukturen fürmultigate-vorrichtungen und deren herstellungsverfahren
DE102018106268B4 (de) Gate-abstandshalterstrukturen für halbleiter-bauelemente und verfahren dafür
DE102021106093A1 (de) Halbleitervorrichtungen mit dielektrischen finnen und verfahren zu deren herstellung
DE102021100990A1 (de) Halbleitervorrichtung und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication