JP2013110161A - 素子形成用基板及びその製造方法 - Google Patents

素子形成用基板及びその製造方法 Download PDF

Info

Publication number
JP2013110161A
JP2013110161A JP2011251885A JP2011251885A JP2013110161A JP 2013110161 A JP2013110161 A JP 2013110161A JP 2011251885 A JP2011251885 A JP 2011251885A JP 2011251885 A JP2011251885 A JP 2011251885A JP 2013110161 A JP2013110161 A JP 2013110161A
Authority
JP
Japan
Prior art keywords
substrate
film
oxide film
insulating film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011251885A
Other languages
English (en)
Other versions
JP2013110161A5 (ja
Inventor
Keiji Ikeda
圭司 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2011251885A priority Critical patent/JP2013110161A/ja
Priority to PCT/JP2012/079110 priority patent/WO2013073468A1/ja
Priority to TW101142609A priority patent/TWI495007B/zh
Publication of JP2013110161A publication Critical patent/JP2013110161A/ja
Priority to US14/279,912 priority patent/US20140252555A1/en
Publication of JP2013110161A5 publication Critical patent/JP2013110161A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】貼り合わせ界面における界面準位密度を低減することができ、ＬＳＩの更なる低消費電力化及び高速化等に寄与する。
【解決手段】絶縁膜上にＧｅ層やＳｉＧｅ層を形成した素子形成用基板の製造方法であって、Ｇｅ基板１１の表面上にＳｉ膜１２を形成する工程と、Ｓｉ膜１２上に高誘電率絶縁膜１３を形成する工程と、Ｓｉ膜１２及び高誘電率絶縁膜１３が形成されたＧｅ基板１１と表面に酸化膜２２が形成された支持基板２１とを、高誘電率絶縁膜１３と酸化膜２２とを接触させて接着する工程と、支持基板２１に接着された前記Ｇｅ基板１１を、該Ｇｅ基板１１の裏面側から研磨して薄くする工程とを含む。
【選択図】 図１

Description

本発明は、絶縁膜上にＧｅ層やＳｉＧｅ層を形成した素子形成用基板及びその製造方法に関する。
Ｓｉ基板を支持基板とし、この基板表面に形成した酸化膜（ＢＯＸ）等の絶縁膜を介して移動度の高いＧｅ（又はＳｉＧｅ）を形成したＧＯＩ（又はＳＧＯＩ）基板は、従来のＳｉ−ＬＳＩとの互換性が高く、更なる高速化、低消費電力化といった新たな付加価値をＬＳＩにもたらす基板材料として広く研究がなされている。
従来、ＧＯＩ及びＳＧＯＩ基板は酸化濃縮法若しくは貼り合わせ法によって形成されている。しかし、酸化濃縮法では、酸化濃縮法時に生じてしまう歪み緩和に起因する結晶欠陥の導入が問題となる。また、貼り合わせ法では、貼り合わせ後の元基板剥離のために使用する水素イオン注入によって導入されてしまう結晶欠陥の導入によって１０17ｃｍ-3程度の残留ホールが生成してしまう。さらに、貼り合わせ法では、支持基板となるＳｉ基板に熱酸化膜形成後にＧｅ基板を直接接合しているため、Ｇｅ／Ｂｏｘ接合界面で５×１０12ｅＶ-1ｃｍ-2以上の界面準位が発生してしまう。そして、これら残留ホールとＧｅ／Ｂｏｘ接合界面の界面準位が正常なトランジスタ動作を阻害する問題があった。
特開２００６−２６９５５２号公報 特開２００６−１４０１８７号公報
本発明が解決しようとする課題は、貼り合わせ界面における界面準位密度を低減することができ、ＬＳＩの更なる低消費電力化及び高速化等に寄与し得る素子形成用基板及びその製造方法を提供することである。
本発明の一態様は、支持基板上に絶縁膜を介して接着されたＧｅ層又はＳｉＧｅ層を有する素子形成用基板であって、前記絶縁膜は、高誘電率絶縁膜若しくはＧｅ酸化膜を含む複数の膜の積層構造であることを特徴とする。
また、本発明の別の一態様は、支持基板上に絶縁膜を介して接着されたＧｅ層又はＳｉＧｅ層を有する素子形成用基板の製造方法であって、Ｇｅ基板の表面上にＳｉ層を形成する工程と、前記Ｓｉ層上に高誘電率絶縁膜を形成する工程と、前記Ｓｉ層及び前記高誘電率絶縁膜が形成された前記Ｇｅ基板と表面に酸化膜が形成された支持基板とを、前記高誘電率絶縁膜と前記酸化膜とを接触させて接着する工程と、前記支持基板に接着された前記Ｇｅ基板を、該Ｇｅ基板の裏面側から研磨して薄くする工程と、を含むことを特徴とする。
本発明によれば、Ｇｅ層又はＳｉＧｅ層と支持基板との間の絶縁膜を高誘電率絶縁膜若しくはＧｅ酸化膜を含む積層構造とし、貼り合わせ界面へ界面準位密度低減効果のある層を挿入することにより、貼り合わせ界面における界面準位密度を１×１０12ｅＶ-1ｃｍ-2以下に低減することができる。Ｇｅ／Ｂｏｘ界面の界面準位密度を低減することでトランジスタのオフ電流を低減することができる。また、界面準位密度の低減によって界面準位に終端されていたバックバイアスによる電界が、より効率的にチャネルポテンシャルを変調するために、バックバイアスによるしきい値変調効果が増大する。さらに、ＢＯＸ層が High-k 膜とＳｉＯ2 との積層膜となるために、ＢＯＸ層の電気的膜厚を低減することが可能となる。この結果、バックバイアスによるしきい値変調効果が増大し、より低電圧でのしきい値変調が可能となり、ＬＳＩの更なる低消費電力化、高速化を実現することができる。従って、ＬＳＩの更なる低消費電力化及び高速化等に寄与することが可能となる。
第１の実施形態に係わる素子形成用基板の製造工程の前半を示す断面図。 第１の実施形態に係わる素子形成用基板の製造工程の後半を示す断面図。 第２の実施形態に係わる素子形成用基板の製造工程を示す断面図。 第３の実施形態に係わる素子形成用基板の製造工程を示す断面図。 第４の実施形態に係わる素子形成用基板の製造工程を示す断面図。 第５の実施形態に係わる素子形成用基板の製造工程を示す断面図。 第６の実施形態に係わる素子形成用基板の製造工程を示す断面図。
以下、本発明の実施形態を、図示の実施形態によって説明する。
（第１の実施形態）
図１及び図２は、本発明の第１の実施形態に係わる素子形成用基板の製造工程を示す断面図である。
本実施形態は、貼り合わせ界面にＳｉ層構造を挿入したＧＯＩ（Ge-On-Insulator）及びＳＧＯＩ（SiGe-On-Insulator）基板である。但し、以下ではＧＯＩ基板を例に取り説明する。
まず、図１（ａ）に示すように、Ｇｅ基板１１の表面上に０．５ｎｍから１．５ｎｍの膜厚でＳｉ層１２を形成する。このＳｉ層１２の形成には、例えばＵＨＶ（Ultra High Vacuum）−ＣＶＤ法又はＬＰ（Low Pressure）−ＣＶＤ法等により、原料ガスとしてＳｉＨ4 若しくはＳｉ2 Ｈ6 を用いればよい。
次いで、図１（ｂ）に示すように、Ｓｉ層１２上に、high-k 絶縁膜（高誘電率絶縁膜）、例えばＨｆＯ2 膜１３を４ｎｍの膜厚で形成する。このＨｆＯ2 膜１３の形成には、例えばＡＬＤ（Atomic Layer Deposition）法を用いればよい。
次いで、図１（ｃ）に示すように、表面上に熱酸化によるＳｉ酸化膜（ＢＯＸ）２２を形成したＳｉ基板（支持基板）２１を用意し、この基板２１の表面にＧｅ基板１０を、ＨｆＯ2 膜１３を下にして対向させる。そして、ＮＨ4 ＯＨで表面を洗浄後に、図２（ｄ）に示すように、Ｇｅ基板１１とＳｉ基板２１とを接着させることによりＧＯＩ基板を作製する。具体的には、ＨｆＯ2 膜１３とＳｉ酸化膜２２とを接触して接着させる。
次いで、図２（ｅ）に示すように、ＣＭＰ法でＧｅ基板１１を裏面側から研磨し、１μｍ程度まで薄くする。なお、ＣＭＰの代わりにグラインダーで削っても良いし、グラインダーで一部削った後にＣＭＰで更に研磨するようにしても良い。続いて、図２（ｆ）に示すように、ＨＣｌ：Ｈ2 Ｏ2 混合液若しくはＮＨ4 ＯＨ：Ｈ2 Ｏ2 混合液によるウェットエッチングによって、Ｇｅ基板１１を１００ｎｍ以下の厚さまで薄膜化する。これにより、絶縁膜上にＧｅ層を形成したＧＯＩ基板が完成することになる。
このように本実施形態では、Ｇｅ基板１１を単にＳｉ基板２１上のＳｉ酸化膜２２に貼り付けるのではなく、Ｇｅ基板１１の表面上にＳｉ層１２及びＨｆＯ2 膜１３を形成した後に、ＨｆＯ2 膜１３をＳｉ酸化膜２２に接触させた状態で接着している。このため、Ｇｅ層と絶縁膜との界面準位密度を８×１０11ｅＶ-1ｃｍ-2程度に低減することができる。
即ち、本実施形態における新規性のポイントは、Ｇｅ／Ｂｏｘ界面に新たに界面準位密度低減効果のある層を挿入する点である。この層の挿入により、Ｇｅ／Ｂｏｘ界面の界面準位密度を低減することで、トランジスタのオフ電流を低減することが可能となる。さらに、界面準位密度の低減によって界面準位に終端されていたバックバイアスによる電界が、より効率的にチャネルポテンシャルを変調するために、バックバイアスによるしきい値変調効果を増大させることが可能となる。
また本実施形態では、貼り合わせ後にＧｅ基板１１をＣＭＰ及びウェットエッチングによって薄膜化を行っており、元基板剥離のために水素イオン注入を行わないために、結晶欠陥の導入がなく、残留ホールの生成を抑制できる。さらに、貼り合わせの結果、ＢＯＸ層が High-k 膜とＳｉＯ2 との積層構造となるために、ＢＯＸ層の電気的膜厚の薄膜化が可能となる。その結果、本実施形態によって形成した基板によりＭＯＳＦＥＴを作製した際のバックバイアスによるしきい値変調効果を高めることができ、より低電圧でのしきい値変調が可能となり、ＬＳＩの更なる低消費電力化、高速化を実現することができる。
なお、本実施形態で界面準位密度が低減するのは、Ｇｅ基板１１上にＳｉ層１２及びＨｆＯ2 膜１３を形成することにより、Ｇｅと絶縁膜との界面が貼り合わせ面ではなくなることに起因すると考えられる。また、Ｇｅ基板１１の表面上に単にＨｆＯ2 等の high-k 膜１３を形成した場合も、Ｇｅ基板１１をＳｉ酸化膜２２に直接貼り付けた場合よりは界面準位密度が低減するが、Ｓｉ層１２を挿入することで界面準位密度の更なる低減が可能となる。
また、本実施形態において、Ｓｉ層１２上に形成する保護膜１３は必ずしもＨｆＯ2 に限るものではなく、高誘電率絶縁膜であればよい。
（第２の実施形態）
図３は、本発明の第２の実施形態に係わる素子形成用基板の製造工程を示す断面図である。なお、図１及び図２と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態は、貼り合わせ界面にＡｌ2 Ｏ3 膜構造を挿入したＧＯＩ基板（又はＳＧＯＩ基板）である。
まず、図３（ａ）に示すように、Ｇｅ基板１１の表面上に、ＡＬＤ法で High-k 絶縁膜としてＡｌ2 Ｏ3 膜３２を厚さ４ｎｍ程度形成する。
次いで、ＮＨ4 ＯＨによる洗浄後に、図３（ｂ）に示すように、表面にＡｌ2 Ｏ3 膜３２を有するＧｅ基板１１を、表面にＳｉ酸化膜２２を有するＳｉ基板２１上に貼り合わせることでＧＯＩ基板を形成する。具体的には、Ｇｅ基板１１上のＡｌ2 Ｏ3 膜３２をＳｉ基板２１上のＳｉ酸化膜２２に接触させて接着する。
次いで、図３（ｃ）に示すように、Ｇｅ基板１１を裏面側からＣＭＰによる研磨、ウェットエッチングによるエッチングを行って薄膜化することにより、絶縁膜上にＧｅ層を有するＧＯＩ基板が得られる。
このように本実施形態では、Ｇｅ基板１１の表面上に４ｎｍ程度のＡｌ2 Ｏ3 層３２を形成することで、Ｇｅ／Ｂｏｘ界面に新たに界面準位密度低減効果のある層を挿入することになり、Ｇｅ／ＢＯＸ貼り合わせ界面の界面準位密度を低減することができる。従って、先の第１の実施形態と同様の効果が得られる。本実施形態では、Ｇｅ層と絶縁膜との界面準位密度を１×１０12ｅＶ-1ｃｍ-2程度に低減することができた。
（第３の実施形態）
図４は、本発明の第３の実施形態に係わる素子形成用基板の製造工程を示す断面図である。なお、図１及び図２と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態は、貼り合わせ界面にＳｒＧｅ膜構造を挿入したＧＯＩ基板（又はＳＧＯＩ基板）である。
まず、図４（ａ）に示すように、Ｇｅ基板１１の表面上にＭＢＥ（Molecular Beam Epitaxy）法やＡＬＤ法にてＳｒを堆積した後にアニールすることによって、厚さ１ｎｍ程度のＳｒＧｅｘ膜４２を形成する。
次いで、図４（ｂ）に示すように、ＭＢＥ法やＡＬＤ法にて、ＳｒＧｅｘ膜４２上に保護層となるＬａＡｌＯ3 膜４３を形成する。このＬａＡｌＯ3 膜４３は、ＳｒＧｅｘ膜４２が大気に触れて劣化するのを防止するものである。
次いで、図４（ｃ）に示すように、Ｇｅ基板１１とＳｉ基板２１とを、ＬａＡｌＯ3 膜４３とＳｉ酸化膜２２とが接触した状態で貼り合わせることにより、ＧＯＩ基板が作製される。
次いで、図４（ｄ）に示すように、第１の実施形態と同様に、ＣＭＰ法でＧｅ基板１１を裏面側から研磨し、更にウェットエッチングによってエッチングすることにより、Ｇｅ基板１１を１００ｎｍ以下の厚さまで薄膜化する。これにより、絶縁膜上にＧｅ層を形成したＧＯＩ基板が完成することになる。
このように本実施形態では、Ｇｅ基板１１の表面上に１ｎｍ程度のＳｒＧｅｘ膜４３を形成することで、Ｇｅ／Ｂｏｘ界面に新たに界面準位密度低減効果のある層を挿入することになり、Ｇｅ／ＢＯＸ貼り合わせ界面の界面準位密度を低減することができる。従って、先の第１の実施形態と同様の効果が得られる。本実施形態では、Ｇｅ層と絶縁膜との界面準位密度を７×１０11ｅＶ-1ｃｍ-2程度以下に低減することができた。
なお、本実施形態において、Ｇｅ基板１１上に形成する化合物絶縁膜は必ずしもＳｒＧｅに限るものではなく、Ｇｅと化合して絶縁物となる金属とＧｅとの化合物であれば良く、例えばＢａＧｅを用いることも可能である。さらに、化合物絶縁膜上に形成する保護膜４３はＬａ2 Ｏ3 膜に限るものではなく、高誘電率絶縁膜であればよい。
（第４の実施形態）
図５は、本発明の第４の実施形態に係わる素子形成用基板の製造工程を示す断面図である。なお、図１及び図２と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態は、貼り合わせ界面にＧｅＯ2 膜構造を挿入したＧＯＩ基板（またはＳＧＯＩ基板）である。
まず、図５（ａ）に示すように、Ｇｅ基板１１の表面上にプラズマ酸化によるＧｅＯ2 膜５２を形成する。
次いで、図５（ｂ）に示すように、表面にＧｅＯ2 膜５２を有するＧｅ基板を、表面に熱酸化膜２２を有するＳｉ基板２１に貼り合わせることで、ＧＯＩ基板を形成する。具体的には、ＧｅＯ2 膜５２とＳｉ酸化膜２２とを接触して接着させる。Ｇｅ基板表面にプラズマ酸化によって形成したＧｅＯ2 ／Ｇｅ界面はウェット洗浄により形成される自然酸化膜と比較して良好であり、界面準位をＤｉｔ＝２×１０11ｅＶ-1ｃｍ-2まで低減することが可能である。
次いで、図５（ｃ）に示すように、Ｇｅ基板１１を裏面側からＣＭＰによる研磨、ウェットエッチングによるエッチングを行うことにより、絶縁膜上にＧｅ層を有するＧＯＩ基板が得られる。
このように本実施形態では、Ｇｅ基板１１の表面上にＧｅＯ2 膜５２を形成することで、Ｇｅ／Ｂｏｘ界面に新たに界面準位密度低減効果のある層を挿入することになり、Ｇｅ／ＢＯＸ貼り合わせ界面の界面準位密度を低減することができる。従って、先の第１の実施形態と同様の効果が得られる。
（第５の実施形態）
図６は、本発明の第５の実施形態に係わる素子形成用基板の製造工程を示す断面図である。なお、図１及び図２と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態は、貼り合わせ界面にＳｉＯ2／ＧｅＯ2 膜構造を挿入したＧＯＩ基板（又はＳＧＯＩ基板）である。
まず、図６（ａ）に示すように、Ｇｅ基板１１の表面上に、ＬＰＣＶＤ法により厚さ３ｎｍ程度のＳｉＯ2 膜６２を形成する。続いて、この基板をプラズマ酸化若しくは熱酸化することでスルー酸化を行い、図６（ｂ）に示すように、Ｇｅ基板１１とＳｉＯ2 膜６２との間にＧｅＯ2 膜６３を形成する。
ＧｅＯ2 膜６３は大気中で不安定であるが、本実施形態のように予めＳｉＯ2 膜６２を形成した後にスルー酸化を行うことにより、ＧｅＯ2 膜６３が大気に直接晒されるのを未然に防止することができる。
Ｇｅ基板１１の表面にプラズマ酸化によって形成したＳｉＯ2 ／ＧｅＯ2 ／Ｇｅ界面はウェット洗浄により形成される自然酸化膜と比較して良好であり、界面準位をＤｉｔ＝５×１０10ｅＶ-1ｃｍ-2まで低減することが可能である。
次いで、図６（ｃ）に示すように、ＳｉＯ2 膜６２及びＧｅＯ2 膜６３が形成されたＧｅ基板１１を、表面に熱酸化膜を有するＳｉ基板２１に貼り合わせることでＧＯＩ基板を形成する。具体的には、ＳｉＯ2 膜６３とＳｉ酸化膜２２とを接触して接着させる。
次いで、図６（ｄ）に示すように、Ｇｅ基板１１を裏面側からＣＭＰによる研磨、ウェットエッチングによるエッチングを行うことにより、絶縁膜上にＧｅ層を有するＧＯＩ基板が得られる。
このように本実施形態では、Ｇｅ基板１１の表面上にＳｉＯ2 膜６２及びＧｅＯ2 膜６３を形成することで、Ｇｅ／Ｂｏｘ界面に新たに界面準位密度低減効果のある層を挿入することになり、Ｇｅ／ＢＯＸ貼り合わせ界面の界面準位密度を低減することができる。従って、先の第１の実施形態と同様の効果が得られる。
（第６の実施形態）
図７は、本発明の第６の実施形態に係わる素子形成用基板の製造工程を示す断面図である。なお、図１及び図２と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態は、貼り合わせ界面にＡｌ2 Ｏ3 ／ＧｅＯ2 膜構造を挿入したＧＯＩ基板（又はＳＧＯＩ基板）である。
まず、図７（ａ）に示すように、Ｇｅ基板１１の表面上にＡＬＤ法により厚さ１ｎｍ程度のＡｌ2 Ｏ3 膜７２を形成する。続いて、この基板をプラズマ酸化若しくは熱酸化することでスルー酸化を行い、図７（ｂ）に示すように、Ｇｅ基板１１とＡｌ2Ｏ3 膜７２との間にＧｅＯ2 膜７３を形成する。
次いで、図７（ｃ）に示すように、Ａｌ2 Ｏ3 膜７２及びＧｅＯ2 膜７３が形成されたＧｅ基板１１を、表面に熱酸化膜２２を有するＳｉ基板２１に貼り合わせることでＧＯＩ基板を作製する。具体的には、Ａｌ2 Ｏ3 膜７２とＳｉ酸化膜２２とを接触して接着させる。
Ｇｅ基板１１の表面にプラズマ酸化によって形成したＡｌ2Ｏ3 ／ＧｅＯ2 ／Ｇｅ界面はウェット洗浄により形成される自然酸化膜と比較して良好であり、界面準位をＤｉｔ＝５×１０10ｅＶ-1ｃｍ-2まで低減することが可能である。
次いで、図７（ｄ）に示すように、Ｇｅ基板１１を裏面側からＣＭＰによる研磨、ウェットエッチングによるエッチングを行うことにより、絶縁膜上にＧｅ層を有するＧＯＩ基板が得られる。
このように本実施形態では、Ｇｅ基板１１の表面上にＡｌ2 Ｏ3 膜７２及びＧｅＯ2 膜７３を形成することで、Ｇｅ／Ｂｏｘ界面に新たに界面準位密度低減効果のある層を挿入することになり、Ｇｅ／ＢＯＸ貼り合わせ界面の界面準位密度を低減することができる。従って、先の第１の実施形態と同様の効果が得られる。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
実施形態ではＧｅ基板を例に取り説明したが、Ｇｅ基板の代わりにＧｅ基板上にＳｉＧｅ層を形成した基板を用いることにより、ＳＧＯＩ基板を作製することができる。この場合、Ｇｅ基板上に形成したＳｉＧｅ層には歪みが付与されており、この歪みは最終的にＧｅ基板を除去した後にも残るため、歪みチャネルを利用するトランジスタを形成する際に有効である。また、本発明の素子形成用基板は、必ずしもトランジスタ等のデバイスの製造に用いるに限らず、太陽電池、導波路等の作製基板として用いることも可能である。
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１１…Ｇｅ基板
１２…Ｓｉ層
１３…ＨｆＯ2 膜（高誘電率絶縁膜）
３２，７２…Ａｌ2 Ｏ3 膜（高誘電率絶縁膜）
４２…ＳｒＧｅｘ膜
４３…ＬａＡｌＯ3 膜（高誘電率絶縁膜）
５２，６３，７３…ＧｅＯ2 膜
６２…ＳｉＯ2 膜
２１…Ｓｉ基板（支持基板）
２２…Ｓｉ酸化膜（ＢＯＸ）

Claims (9)

  1. 支持基板上に絶縁膜を介して接着されたＧｅ層又はＳｉＧｅ層を有する素子形成用基板であって、
    前記絶縁膜は、高誘電率絶縁膜を含む複数の膜の積層構造であることを特徴とする素子形成用基板。
  2. 支持基板上に絶縁膜を介して接着されたＧｅ層又はＳｉＧｅ層を有する素子形成用基板であって、
    前記絶縁膜は、Ｇｅ酸化膜を含む複数の膜の積層構造であることを特徴とする素子形成用基板。
  3. 前記支持基板はＳｉ基板であり、このＳｉ基板上にＳｉ酸化膜が形成されていることを特徴とする請求項１又は２に記載の素子形成用基板。
  4. Ｇｅ基板の表面上にＳｉ層を形成する工程と、
    前記Ｓｉ層上に高誘電率絶縁膜を形成する工程と、
    前記Ｓｉ層及び前記高誘電率絶縁膜が形成された前記Ｇｅ基板と表面に酸化膜が形成された支持基板とを、前記高誘電率絶縁膜と前記酸化膜とを接触させて接着する工程と、
    前記支持基板に接着された前記Ｇｅ基板を、該Ｇｅ基板の裏面側から研磨して薄くする工程と、
    を含むことを特徴とする素子形成用基板の製造方法。
  5. Ｇｅ基板の表面上に高誘電率絶縁膜を形成する工程と、
    前記高誘電率絶縁膜が形成された前記Ｇｅ基板と表面に酸化膜が形成された支持基板とを、前記高誘電率絶縁膜と前記酸化膜とを接触させて接着する工程と、
    前記支持基板に接着された前記Ｇｅ基板を、該Ｇｅ基板の裏面側から研磨して薄くする工程と、
    を含むことを特徴とする素子形成用基板の製造方法。
  6. Ｇｅ基板の表面上に金属元素とＧｅとの金属化合物絶縁膜を形成する工程と、
    前記金属化合物絶縁膜上に高誘電率絶縁膜を形成する工程と、
    前記金属化合物絶縁膜及び前記高誘電率絶縁膜が形成された前記Ｇｅ基板と表面に酸化膜が形成された支持基板とを、前記高誘電率絶縁膜と前記酸化膜とを接触させて接着する工程と、
    前記支持基板に接着された前記Ｇｅ基板を、該Ｇｅ基板の裏面側から研磨して薄くする工程と、
    を含むことを特徴とする素子形成用基板の製造方法。
  7. Ｇｅ基板の表面上にＧｅ酸化膜を形成する工程と、
    前記Ｇｅ酸化膜が形成された前記Ｇｅ基板と表面に酸化膜が形成された支持基板とを、前記Ｇｅ酸化膜と前記酸化膜とを接触させて接着する工程と、
    前記支持基板に接着された前記Ｇｅ基板を、該Ｇｅ基板の裏面側から研磨して薄くする工程と、
    を含むことを特徴とする素子形成用基板の製造方法。
  8. Ｇｅ基板の表面上にＳｉ酸化膜を形成する工程と、
    プラズマ酸化又は熱酸化により、前記Ｇｅ基板と前記Ｓｉ酸化膜との間に、Ｇｅ酸化膜を形成する工程と、
    前記Ｓｉ酸化膜及び前記Ｇｅ酸化膜が形成された前記Ｇｅ基板と表面に埋め込み酸化膜が形成された支持基板とを、前記Ｓｉ酸化膜と前記埋め込み酸化膜とを接触させて接着する工程と、
    前記支持基板に接着された前記Ｇｅ基板を、該Ｇｅ基板の裏面側から研磨して薄くする工程と、
    を含むことを特徴とする素子形成用基板の製造方法。
  9. Ｇｅ基板の表面上に高誘電率絶縁膜を形成する工程と、
    プラズマ酸化又は熱酸化により、前記Ｇｅ基板と前記高誘電率絶縁膜との間に、Ｇｅ酸化膜を形成する工程と、
    前記高誘電率絶縁膜及び前記Ｇｅ酸化膜が形成された前記Ｇｅ基板と表面に埋め込み酸化膜が形成された支持基板とを、前記高誘電率絶縁膜と前記埋め込み酸化膜とを接触させて接着する工程と、
    前記支持基板に接着された前記Ｇｅ基板を、該Ｇｅ基板の裏面側から研磨して薄くする工程と、
    を含むことを特徴とする素子形成用基板の製造方法。
JP2011251885A 2011-11-17 2011-11-17 素子形成用基板及びその製造方法 Pending JP2013110161A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011251885A JP2013110161A (ja) 2011-11-17 2011-11-17 素子形成用基板及びその製造方法
PCT/JP2012/079110 WO2013073468A1 (ja) 2011-11-17 2012-11-09 素子形成用基板及びその製造方法
TW101142609A TWI495007B (zh) 2011-11-17 2012-11-15 元件形成用基板及其製造方法
US14/279,912 US20140252555A1 (en) 2011-11-17 2014-05-16 Substrate for forming elements, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011251885A JP2013110161A (ja) 2011-11-17 2011-11-17 素子形成用基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013110161A true JP2013110161A (ja) 2013-06-06
JP2013110161A5 JP2013110161A5 (ja) 2015-01-08

Family

ID=48429528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011251885A Pending JP2013110161A (ja) 2011-11-17 2011-11-17 素子形成用基板及びその製造方法

Country Status (4)

Country Link
US (1) US20140252555A1 (ja)
JP (1) JP2013110161A (ja)
TW (1) TWI495007B (ja)
WO (1) WO2013073468A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170017880A (ko) * 2014-06-13 2017-02-15 인텔 코포레이션 웨이퍼 본딩을 위한 표면 캡슐화

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106611740B (zh) * 2015-10-27 2020-05-12 中国科学院微电子研究所 衬底及其制造方法
US11502106B2 (en) * 2020-02-11 2022-11-15 Globalfoundries U.S. Inc. Multi-layered substrates of semiconductor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201430A (ja) * 2006-01-23 2007-08-09 Soi Tec Silicon On Insulator Technologies Sa 電気特性を向上させた複合基板の作製方法
JP2008211052A (ja) * 2007-02-27 2008-09-11 Toshiba Corp 相補型半導体装置
JP2010067929A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 半導体装置およびその製造方法
JP2010232568A (ja) * 2009-03-29 2010-10-14 Univ Of Tokyo 半導体デバイス及びその製造方法
JP2010272782A (ja) * 2009-05-25 2010-12-02 Panasonic Corp 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050252449A1 (en) * 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8557679B2 (en) * 2010-06-30 2013-10-15 Corning Incorporated Oxygen plasma conversion process for preparing a surface for bonding
US8772873B2 (en) * 2011-01-24 2014-07-08 Tsinghua University Ge-on-insulator structure and method for forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201430A (ja) * 2006-01-23 2007-08-09 Soi Tec Silicon On Insulator Technologies Sa 電気特性を向上させた複合基板の作製方法
JP2008211052A (ja) * 2007-02-27 2008-09-11 Toshiba Corp 相補型半導体装置
JP2010067929A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 半導体装置およびその製造方法
JP2010232568A (ja) * 2009-03-29 2010-10-14 Univ Of Tokyo 半導体デバイス及びその製造方法
JP2010272782A (ja) * 2009-05-25 2010-12-02 Panasonic Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170017880A (ko) * 2014-06-13 2017-02-15 인텔 코포레이션 웨이퍼 본딩을 위한 표면 캡슐화
JP2017523588A (ja) * 2014-06-13 2017-08-17 インテル・コーポレーション ウェハ接合のための表面封入
KR102206378B1 (ko) * 2014-06-13 2021-01-22 인텔 코포레이션 웨이퍼 본딩을 위한 표면 캡슐화

Also Published As

Publication number Publication date
TW201330097A (zh) 2013-07-16
TWI495007B (zh) 2015-08-01
WO2013073468A1 (ja) 2013-05-23
US20140252555A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
JP4452883B2 (ja) 絶縁酸化物が部分的に置換されたひずみデバイス膜を備えたシリコンオンインシュレータデバイス及びその製造方法
JP2009188388A (ja) 局所的にＧｅを濃縮するステップを含む、絶縁層上に半導体を製造するステップ
EP2701186B1 (en) Electronic Device Including Shallow Trench Isolation (STI) Regions with Bottom Nitride Linear and Upper Oxide Linear and Related Methods
US20090032873A1 (en) Ultra thin single crystalline semiconductor TFT and process for making same
TWI492276B (zh) 併合半導體基材之製造程序
JP2007059704A (ja) 貼合せ基板の製造方法及び貼合せ基板
CN102214684A (zh) 一种具有悬空源漏的半导体结构及其形成方法
TWI746555B (zh) 用於製作應變式絕緣體上半導體底材之方法
JP2011249804A (ja) 多層ウェーハ中のトレンチ構造
WO2013073468A1 (ja) 素子形成用基板及びその製造方法
JP2011009741A (ja) 半導体装置及びその製造方法
JP6174756B2 (ja) Ｓｏｉ基板の製造方法
JP5190201B2 (ja) 二軸圧縮歪みの状態の＜１１０＞Ｓｉ中の電子および正孔移動度の増加（シリコン含有半導体材料および形成方法）
US20090039428A1 (en) Fabricating method for silicon on insulator and structure thereof
WO2016062674A1 (en) Substrate and method for producing a substrate
JP6032963B2 (ja) Ｓｏｉ基板、ｓｏｉ基板の製造方法および半導体装置の製造方法
JP2006210552A (ja) 半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP2009164216A (ja) 半導体装置の製造方法
TWI786782B (zh) 製造絕緣體上矽晶片的方法
JP2007134616A (ja) Ｓｏｉ基板およびその製造方法
JP2012059889A (ja) 貼り合わせウェーハの製造方法及びウェーハ載置用サセプタ
JP4862253B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
JP2016100566A (ja) Ｓｏｉウエハの製造方法及びｓｏｉウエハ
CN102361036B (zh) 具有金属源漏的半导体结构及其形成方法
TWI279906B (en) SOI device and method for manufacturing the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160802