JP2009188388A - 局所的にGeを濃縮するステップを含む、絶縁層上に半導体を製造するステップ - Google Patents

局所的にGeを濃縮するステップを含む、絶縁層上に半導体を製造するステップ Download PDF

Info

Publication number
JP2009188388A
JP2009188388A JP2009000015A JP2009000015A JP2009188388A JP 2009188388 A JP2009188388 A JP 2009188388A JP 2009000015 A JP2009000015 A JP 2009000015A JP 2009000015 A JP2009000015 A JP 2009000015A JP 2009188388 A JP2009188388 A JP 2009188388A
Authority
JP
Japan
Prior art keywords
layer
germanium
silicon
oxidation
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009000015A
Other languages
English (en)
Other versions
JP5463040B2 (ja
Inventor
Benjamin Vincent
ヴァンサン バンジャマン
Laurent Clavelier
クラヴリエ ローラン
Jean-Francois Damlencourt
ダムランクール ジャン−フランソワ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2009188388A publication Critical patent/JP2009188388A/ja
Application granted granted Critical
Publication of JP5463040B2 publication Critical patent/JP5463040B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32105Oxidation of silicon-containing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Abstract

【課題】半導体オンインシュレータ基板を、表面シリコン層を埋め込み絶縁層と呼ばれる電気絶縁層の上に含むSOI基板を利用して形成する方法を提供する。
【解決手段】積層体をエッチングが埋め込み絶縁層12に達するまで行なうことにより、積層体の少なくとも一つのアイランド14を有するエッチング済み構造を得る。または表面シリコン層に達するまで行なうことにより積層体の少なくとも一つのシリコン領域及び少なくとも一つのアイランド14を有するエッチング済み構造が得られるようにする工程、酸化防止保護マスク17をエッチング済み構造の上に形成し、保護マスクによって、アイランドのシリコン酸化膜層のみが露出して残されるようにする工程、アイランドのSi1−XGeX層15のゲルマニウムを濃縮して、ゲルマニウムリッチ層を得られるようにする。
【選択図】図5

Description

本発明は、局所的にGeを濃縮するステップを含む、絶縁層上に半導体を製造するステップに関する。
今日まで、マイクロエレクトロニクス技術は主として、シリコンを使用する技術を利用してきた。この材料は現在、MOSFET素子の寸法を継続的に縮小するための当該材料の使用限界に達しつつある。
益々高速化する素子を形成するためには、シリコンを、キャリアの移動度が高い半導体材料に置き換えることが特に考えられる。ゲルマニウムは理論的にはこの要件を満たして、正孔及び電子の両方の移動度を高める。
実験から、ゲルマニウムは高性能pMOSFET(正孔による電気伝導)に特に適合するものと考えられる。しかしながら、nMOSFET(電子による電気伝導)用の基板としてのゲルマニウムの利点は、実験的に未だ立証されておらず、現在議論の主題となっている。従って、高性能CMOS(「Complementary Metal Oxide Semiconductor(相補型金属酸化物半導体)」)技術を用いた製造では、シリコン基板とゲルマニウム基板の混載集積(co−integration)が、マイクロエレクトロニクス分野における革新的な基板の開発において鋭意研究が行なわれている。これにより、nMOSFETオンシリコン(シリコンにnMOSFETが形成される構造)とpMOSFETオンゲルマニウム(ゲルマニウムにpMOSFETが形成される構造)の混載集積が可能になる。
トランジスタの電気特性を更に向上させるためには、シリコン−ゲルマニウムを一緒に絶縁体の上に形成した構造(Silicon−Germanium on insulator co−integration)を想到することもできる。従って、nMOSFETをSOI(Silicon On Insulator:シリコンオンインシュレータ)基板に設け、そしてpMOSFETをGeOI(Germanium On Insulator:ゲルマニウムオンインシュレータ)基板に設ける。絶縁層の上にシリコン材料及びゲルマニウム材料を設けることにより、それぞれの基板のリーク電流を減らすことができるので、2つの導電型のトランジスタ、すなわち、n型トランジスタ及びp型トランジスタの電気特性を最適化することができる。
種々のゲルマニウムオンインシュレータ基板製造技術またはシリコン−ゲルマニウムオンインシュレータ(Silicon−Gerumanium on insulator:SGOI)基板製造技術、すなわち、SMART CUT(登録商標)法、RMG(Rapid Melt Growth:高速融解成長)技術、及び「germanium enriched(ゲルマニウムを濃縮する)」方法が先行技術において提案されている。この技術に関する刊行物では、この方法は「ゲルマニウム濃縮(germanium condensation)」と呼ばれることがある。
この最後に挙げた技術によって、全面にゲルマニウムが設けられるゲルマニウムオンインシュレータ基板を製造する、または局所的にゲルマニウムが設けられるゲルマニウムオンインシュレータ基板を製造することができる。当該技術によって更に、シリコン−ゲルマニウムオンインシュレータ(SGOI)基板構造を形成することができる。この方法では、ゲルマニウムに対してシリコンのみを高温の乾燥雰囲気中で選択的に酸化する工程、及びシリコン−ゲルマニウム合金中のゲルマニウム及びシリコンを、この合金中のゲルマニウムの濃度に関係なく全て混和する工程を行なう(非特許文献1を参照されたい)。
この方法の第1工程では、SiGe層をシリコンオンインシュレータ基板の上にエピタキシー成長させる。エピタキシーSiGe層の濃度及び膜厚は、SiGe層が準安定歪み状態(state of pseudo−morphous strain)になるように選択されることが好ましい。第2工程では、乾燥雰囲気中の酸化を高温(900℃超)で行なって、GeOの形成エンタルピーの絶対値よりもSiOの形成(負の)エンタルピーの絶対値が大きいことに起因してSiO酸化膜のみを形成することができる。酸化中、ゲルマニウムは2つのバリアの間で、すなわち、固定された埋め込み酸化膜(buried oxide:BOX)との界面と、酸化により移動する界面との間で捕獲される。酸化が高温で行なわれるために、ゲルマニウムは、これらの2つのバリアによって画定されるSiGe層内に拡散するので、SiGe合金が均質になる。SiGeの厚さが薄いので、ゲルマニウムの濃度は酸化中に高くなって、SGOI(シリコン−ゲルマニウムオンインシュレータ)基板が形成される。Geの濃度は、この方法を使用して100%に到達するので、GeのみからなるGeOI(ゲルマニウムオンインシュレータ)基板を適切な酸化時間で形成することができる。
図1A〜1Dはこの方法を示している。図1Aは、シリコン基板1が埋め込み酸化膜層BOX2、及び高い電子的特性を有するシリコン薄膜層3を支持する様子を示している。SiGe層4がエピタキシー法によって薄膜層3の上に堆積している。次に、シリコン酸化膜層5を、高温の乾燥雰囲気中の酸化を行なってSiGe層4の上に形成する(図1B参照)。従って、SiGe合金のゲルマニウムが埋め込み酸化膜層2上で濃縮される。図1Cに示す構造がこのようにして得られ、この構造はゲルマニウム層6を、シリコン酸化膜層5を支持する埋め込み酸化膜層2の上に含む。従って、酸化膜層5を除去することによりゲルマニウム層6を露出させることができる。この様子を図1Dに示す。
濃縮方法(enrichment method)は、GeOI(ゲルマニウムオンインシュレータ)基板形成方法またはSGOI(シリコン−ゲルマニウムオンインシュレータ)基板形成方法であり、この方法では、SOI基板とGeOI基板の平板状の混載集積、またはSOI基板とSGOI基板の平板状の混載集積が可能になる。この方法は2つの手法を使用して行なうことができる。
第1の手法では、局所酸化を行なう。局所的に濃縮される領域(enriched zones)は、SiGeオンSOI構造(SiGe層がSOI基板の上に配設される構造)の上に予め堆積させた酸化保護マスクの開口によって画定される。
第2の手法では、SOI構造上のSiGe層をエピタキシー成長させた後にエッチング形成される、局所的なアイランド(島)状のSiGeオンSOI構造を酸化する。この手法は、非特許文献2に記載されている。
この第2の手法では、2つの問題が実験によって注目されている。これらの問題を図2に示す。第1の問題は、複数のパターンが、これらのパターンが横方向に酸化されるために横方向に狭くなることによって生じる。これらのパターンが狭くなることによって更に、これらのパターンの初期サイズに応じてゲルマニウムが様々な量に濃縮される、すなわち、幅狭パターンは実際には幅広パターンよりも相対的に速く濃縮が進む。第2の問題は、Si基板が、活性領域の外側の埋め込み酸化膜を介して酸化されることによって生じる。この問題は、埋め込み酸化膜が非常に薄い場合に一層深刻になる。薄い埋め込み酸化膜は、埋め込み酸化膜の局所的変形に影響を与えることにより、ゲルマニウムの濃縮層が活性領域のエッジで変形する(隆起する)。
第1の問題(横方向酸化)が生じる場合、IBMが提案する(特許文献1を参照)SiGe/Si活性領域の両側に設けられるスペーサ(シリコン窒化膜のような酸素を透過しない材料により形成される)を形成することにより、この問題を解決することができる。
図3は、このような構造、すなわちスペーサ付きのSiGe/Siアイランドにおける濃縮の様子を示している。スペーサによって構造が横方向に酸化される現象を防止するが、これらの活性領域の外側の埋め込み酸化膜を介しての酸化が行なわれることによって生じる層の変形は防止することはできない。実際、図3では、埋め込み酸化膜が80nmだけ膨張することにより、スペーサ近傍の濃縮SiGe層の端部が変形する様子を観察することができる。
先行技術においては、この第2の問題を解決することができない。しかしながら、この問題は、局所的に濃縮する方法に関して、この方法が構造の平坦性に影響するので非常に深刻になる。図4は、濃縮後の2つの隣接するアイランド(島)に対して行なわれる走査型電子顕微鏡観察によるSEM(scanning electron microscope:走査型電子顕微鏡)像を示している。埋め込み酸化膜がこれらの2つのアイランドの間で膨張している様子から、最終構造の平坦性が失われている状態が判明し、この状態は、トランジスタを形成する後続の工程において深刻な影響をもたらす。
米国特許出願公開第2003/013305号公報には、SiGeオンインシュレータ層を形成する方法が開示されている。埋め込みシリコン酸化膜層を特徴とするSOI基板では、表面シリコン層の上に、SiGe層、シリコン層、シリコン酸化膜層、多結晶シリコン層、及びシリコン酸化膜層を連続的に堆積させる。従って、SiGe層は2つのシリコン層の間に位置する。次に、トレンチを積層体に、埋め込み酸化膜層に達するまで形成して複数のアイランドを絶縁する。次に、シリコン酸化膜層を形成して各アイランドを取り囲む。このシリコン酸化膜層の目的は、複数のアイランドから成る構造を後続の高温熱処理中に保護して、これらのアイランドが球形に変形してしまう現象を回避することにある。熱処理中、SiGe層のゲルマニウムが隣接するシリコン層に拡散し、これによって単一のSiGe層が形成される。この方法では、ゲルマニウムのみから成るゲルマニウムオンインシュレータ層を形成することができない。
米国特許第7067400号明細書 米国特許出願公開第2003/013305号公報
Jpn. J. Appl. Phys., Vol. 40 (2001), pages 2866〜2874に掲載されたT. TEZUKAらによる論文 Appl. Phys. Lett., Vol. 80, no. 19, 13 May 2002, pages 3560〜3562に掲載されたT. TEZUKAらによる「緩和SiGeを絶縁層上に転位を生じることなく形成する」と題する論文
提案する発明によって、GeOI及びSGOIの局所領域をエピタキシーSiGeオンSOIの局所領域を酸化することにより形成することができ、これらの領域のサイズを小さくすることがなく、かつ積層体を構成する複数の層(埋め込み酸化膜またはゲルマニウム層)を変形することがないので、確実に、層の平坦性を維持することができる。
本発明は、酸化マスク(oxidation mask)によって取り囲まれる局所エピタキシーSiGeオンSOI構造を濃縮する(enriching)方法から成る。このマスクは、濃縮領域(enrichment zones)を横方向酸化から保護し、かつ濃縮領域の外部の埋め込み酸化膜が酸化することがないように、埋め込み酸化膜を保護する(好ましくは、このマスクはシリコン窒化膜により形成される)。
濃縮の前の初期構造では、酸化膜層を初期SiGe層の上に使用することにより、ゲルマニウムの部分酸化膜が、温度が濃縮温度(enrichment temperature)にまで上昇する間に形成される現象を全て回避することが好ましい。
従って、本発明の目的は、半導体オンインシュレータ基板を、表面シリコン層を埋め込み絶縁層と呼ばれる電気絶縁層の上に含む構造を特徴とするSOI基板を利用して形成する方法であり、この方法では、Si1−XGe層を表面シリコン層の上に形成し、そして本方法は次の工程を含み、これらの工程は、
−シリコン酸化膜層をSi1−XGe層の上に形成する工程、
−表面シリコン層、Si1−XGe層、及びシリコン酸化膜層により形成される積層体をエッチングし、エッチングを埋め込み絶縁層に達するまで行なうことにより、前記積層体の少なくとも一つのアイランドを有するエッチング済み構造が得られる、またはエッチングを表面シリコン層に達するまで行なうことにより、前記積層体の少なくとも一つのシリコン領域及び少なくとも一つのアイランドを有するエッチング済み構造が得られるようにする工程、
−酸化防止保護マスクをエッチング済み構造の上に形成し、保護マスクによって、アイランドのシリコン酸化膜層のみが露出して残されるようにする工程、
−アイランドのSi1−XGe層のゲルマニウムを濃縮して、ゲルマニウムリッチ層を含む、またはゲルマニウム層さえも含むアイランドを埋め込み絶縁層の上に、シリコン酸化膜層がゲルマニウムリッチ層またはゲルマニウム層の上に位置する状態で得られるようにする工程である。
一の特定の実施形態によれば、酸化防止保護マスクを形成する工程は、
−酸化防止保護層をエッチング済み構造の上に堆積させて、酸化防止保護層が、表面シリコン層及びSi1−XGe層の合計膜厚よりも厚く、かつ積層体の膜厚よりも薄くなるようにする工程と、
−酸化防止保護層を、アイランドのシリコン酸化膜層が露出するまで平坦化する工程とを含む。
この特定の実施形態では、本方法は更に、酸化防止保護層を堆積させた後、被覆層を酸化防止保護層の上に堆積させる工程を含み、平坦化する工程は、被覆層を化学的機械研磨して、研磨が、酸化防止保護層の内、アイランド上に位置する部分で停止するようにする工程と、次に酸化防止保護層でエッチングが停止するように、かつ前記マスクが得られるまで酸化防止保護層及び被覆層を同時にエッチングする工程とを含む。
本方法は更に、ゲルマニウムを濃縮する工程の後に、酸化防止保護マスクと、そしてゲルマニウムリッチ層上のシリコン酸化膜層とを除去する工程を含むことができる。
本発明による方法によって、シリコンゲルマニウム層を基板の電気絶縁層の上に含む、またはゲルマニウム層さえも基板の電気絶縁層の上に含む少なくとも一つのアイランド(または、メサ)を実現することができる。本発明による方法によって更に、シリコン及びシリコンゲルマニウムを絶縁体の上に同時に形成することができる(または、単にゲルマニウムのみを絶縁体の上に形成することができる)。
一の特定の実施形態によれば、ゲルマニウムを濃縮する工程では、酸化工程及び還元(de−oxidation)工程を繰り返す。酸化工程及び還元工程のこの繰り返しは、前記ゲルマニウムリッチ層上の前記シリコン酸化膜層が酸化防止保護マスクよりも飛び出すことがないように行なわれる。酸化防止保護マスクは、引っ張り歪み状態、または圧縮歪み状態で形成することができる。
非制限的な例を挙げて行なわれ、かつ添付の図面を参照しながら行なわれる以下の記述を一読することにより、本発明を更に明瞭に理解することができ、かつ他の利点及び特徴について考察することができる。
既に説明が為されている図1A〜1Dは、先行技術による「ゲルマニウムを濃縮する」方法を示している。 SOI基板の部分断面図であり、SOI基板において、先行技術に従って、SiGe層をエピタキシー成長させた後に、エッチング済みのSiGeの局所アイランド状構造を酸化している。 SOI基板の部分断面図であり、SOI基板において、先行技術に従って、図2と同様にSiGeの局所アイランド状構造を酸化しているが、この場合はこの構造にスペーサが形成されている。 先行技術による構造において、ゲルマニウム濃縮後の2つの隣接するアイランドに対して行なわれる走査型電子顕微鏡観察によるSEM(scanning electron microscope:走査型電子顕微鏡)像を示している。 図5A及び5Bは、本発明による形成方法の原理を示し、この場合、実施形態の第1の変形例に従って横方向酸化防止保護マスクを用い、そして埋め込み絶縁層を介した酸化が行なわれる。 図6A〜6Gは、特定の実施形態による本発明の方法の種々の工程を示している。 図7A及び7Bは、本発明による形成方法の原理を示し、この場合、実施形態の第2の変形例に従って横方向酸化防止保護マスクを用い、そして埋め込み絶縁層を介した酸化が行なわれる。
形成方法では、SOI基板を利用し、SOI基板は、シリコン酸化膜層または埋め込み酸化膜層を支持するシリコン支持体、及び表面シリコン層により形成される。最初の基板はsSOI(「歪みSOI(strained SOI)」)基板とすることもできる。最初の基板はXsSOI(「歪みが極めて大きいSOI(eXtreme strained SOI)」)基板とすることもできる。これらの基板によって、濃縮後の引っ張り歪みSOI/圧縮歪みGeOI(またはSGOI)の混載集積(co−integration)が可能になるので有利である。表面シリコン層の上には、単結晶SiGe(または、Si1−XGe)層がエピタキシー法により形成される。SiGe層の濃度及び膜厚は、SiGe層が準安定歪み状態になるように選択されることが好ましい。成長直後のSiGe層の上には、シリコン酸化膜層を堆積させる。この酸化膜は高温熱酸化膜またはHTO(High Thermal Oxide:高温酸化膜)であることが好ましい。
本発明の実施形態の第1の変形例によれば、アイランド(またはメサ)をエッチングにより形成し、この場合、エッチングは埋め込み酸化膜層で停止させる。従って、各アイランドは、埋め込み酸化膜層の上に表面シリコン層の一部分を含み、表面シリコン層の一部分が、SiGeエピタキシー層の一部分、及びシリコン酸化膜層の一部分を支持する。
次に、形成される構造の上に酸化防止保護層を堆積させる。この保護層は、窒化物系(SiNまたはSi)から成ることが好ましく、そして下地の積層体が耐えられる温度を利用するPECVD(プラズマ支援化学気相堆積)法またはLPCVD(低圧化学気相堆積)法、或いは別のCVD(化学気相堆積)法により堆積させる。保護層は被エッチング構造の形状に厳密に沿って形成される。
保護層の上には、上部シリコン酸化膜層を堆積させる。好適には、この酸化膜はHDP(High Density Plasma:高密度プラズマ)酸化膜である。新規の保護層は、既に形成されている構造の形状に厳密に沿って形成される。
次に、上部シリコン酸化膜層の化学的機械研磨(CMP)を行ない、研磨は酸化防止保護層で停止する。
次に、共通エッチングを、酸化防止保護層の突出部分、及び上部シリコン酸化膜層の材料に対して、酸化防止保護層の材料エッチング速度及び上部シリコン酸化膜層の材料のエッチング速度が同じになる化学エッチングを用いて行なう。この共通エッチングは、エッチングが保護層の内、埋め込み酸化膜層の上に位置する部分で停止して、酸化防止保護マスクが形成されるまで行なわれる。
形成される構造を図5Aに示す。この図は、SOI基板のシリコン支持体11と、埋め込み酸化膜層12と、そして表面シリコン層の残留部分13とを示している。参照番号14は、アイランド群(またはメサ群)を示し、これらのアイランドは、シリコンの残留部分13、SiGeの残留部分15、及びシリコン酸化膜の残留部分16を重ねた構造を含む。参照番号17は、アイランド群14を取り囲む酸化防止保護マスクを示し、これらのアイランドの表面には、シリコン酸化膜層16のみが設けられる。
次に、アイランド群によって画定される局所領域に対するゲルマニウム濃縮を、高温の乾燥雰囲気中での酸化により行なう。図5Bに示すように、アイランドの改質(transformation)は、表面シリコンの残留部分をゲルマニウム(Ge)リッチとすることによって行なわれ、アイランド毎にSiGe層18が、埋め込み酸化膜層12の上に形成される。この濃縮は、層18がゲルマニウムによってのみ形成されるように行なうことができる。アイランドの残りの部分はシリコン酸化膜19によって形成される。シリコン酸化膜19及びマスク17を除去することにより、SiGeオンインシュレータ構造が得られる、またはゲルマニウムオンインシュレータ構造さえも得られる。
図6A〜6Dは、この特定の実施形態による本発明の方法の種々の工程を更に詳細に示している。
図6AはSOI基板を示し、SOI基板は、シリコン支持体21がシリコン酸化膜層22及び表面シリコン層23を支持する構造により構成される。表面シリコン層23は、Si1−XGeエピタキシー層25、及びシリコン酸化膜層26を連続的に支持する。この実施形態では、酸化膜層26は、堆積させる保護マスク(図6Cの参照番号27)の膜厚と、シリコン層23及びエピタキシー層25を積層することにより形成される2重層の膜厚との差よりも厚い。保護マスク27の膜厚は2重層の膜厚よりも厚い。
図6Bは、積層させた層23,25,及び26をエッチングした後に得られるアイランド群24(またはメサ群)を示している。
図6Cは、酸化防止保護層27を堆積させた後に上部シリコン酸化膜層20を堆積させた後に得られる構造を示している。この層20に関して、保護層27の膜厚の少なくとも2〜3倍の厚さの膜厚を選択することにより適切な研磨が可能になる。
例えば、エピタキシーSiGe層は75nmの膜厚、及び10%のGe原子濃度を有し、そしてSOI基板の表面シリコン層は20nmの膜厚を有する。この事例では、40nmの膜厚の酸化膜層26、120nmの膜厚の保護マスク27、及び300nmの膜厚の酸化膜層20が選択される。
次に、化学的機械研磨(chemical−mechanical polishing:CMP)工程を上部酸化膜層20に対して、研磨が酸化防止保護層27の上側部分で停止するように行なう。この様子を図6Dに示す。
次に、上部酸化膜層20、及び酸化防止保護層27の突出部分(この部分はアイランド24の上に位置する)に対する同時エッチングを、エッチングがマスク27を構成する保護層で停止するように行なう。図6Eに示す構造が得られる。酸化膜層26がこのようにして露出する。
ゲルマニウム(Ge)を濃縮することにより、埋め込み酸化膜層22上にSiGe層28が得られる、またはゲルマニウムのみから成るGe層さえも得られる。層28は、シリコン酸化膜層29を層28の上に有する。この様子を図6Fに示す。
次に、シリコン酸化膜層29及びマスク27をエッチングによって除去することにより、図6Gに示す構造が得られる。
上に説明した方法では、研磨が図5Aの実施形態におけるSiGe層の上の酸化膜層で停止するように酸化膜マスクを化学的機械研磨する工程を無くすことができる。実際、この方式の平坦化は技術的に重要である。これとは異なり、研磨がマスクで停止するように酸化膜を化学的機械研磨する工程、及び酸化膜及びマスクを同じ速度でエッチングする工程は、技術的に可能な工程である。
高温の乾燥雰囲気中での酸化を利用するゲルマニウム(Ge)濃縮工程が行なわれている間、「バーズビーク(birds’ beaks)」と呼ばれる領域をゲルマニウム(Ge)リッチ層において、かつ酸化防止保護マスクの近傍で露出させることができる。これらの領域は酸化が相対的に遅く進行する領域に対応する。これらの領域では、SiGe層が相対的に厚くなるのでGe濃縮が相対的に進行し難い。酸化の動力学では、酸化が酸化防止保護マスクの近傍で遅く進行するが、この現象は、保護マスクによって誘起される歪みが原因で発生し、これによって酸化がこのように遅くなる。これらの不均一な濃縮領域は、ゲルマニウム(Ge)リッチ層を有するアイランドの密度を高くする必要がある場合に、出来る限り小さくする必要がある。
これらの不均一領域を小さくするために、ゲルマニウム濃縮(ゲルマニウムリッチにする)方法は、酸化工程及び還元工程を繰り返して、形成されるシリコン酸化膜層が酸化防止保護マスクの膜厚よりも厚くならないようにすることにより使用することができる。各酸化工程の後に、アイランド上に、数ナノメートルの膜厚のシリコン酸化膜層を堆積させて、各酸化工程が開始されるときにゲルマニウムが酸化されることがないようにゲルマニウムを保護することが好ましい。一の実施形態では、バーズビークの幅を171nmから20nmに狭くすることができた。
これらの不均一領域を小さくすることができる別の方法では、酸化防止保護マスクを、引っ張り歪みの状態で、または圧縮歪みの状態で堆積させる。これにより、酸化領域に誘起される歪みを変化させることができ、従って酸化動力学の不均一性を小さくすることができる。
本発明の第2の実施形態によれば、本方法によって、シリコンオンインシュレータ領域またはシリコン/ゲルマニウムオンインシュレータ領域を横方向に並べて混載集積する(side by side co−integration)ことができる。この第2の変形例を図7A及び7Bに示す。第1の変形例との唯一の違いは、アイランド群(またはメサ群)をエッチング形成している間において、エッチング停止層が、埋め込み絶縁層によって形成されるのではなく、SOI基板の表面シリコン層によって形成されることである。
図7Aを図5Aと比較する必要がある。図7Aは、シリコン支持体31が埋め込み酸化膜層32及び表面シリコン層33を支持する様子を示している。参照番号34はアイランド群を示し、各アイランドは、表面シリコン層領域、SiGe(または、Si1−XGe)をエッチングした後の残留部分35、及びシリコン酸化膜の残留部分36を重ねた構造を含む。参照番号37はアイランド群34を取り囲む酸化防止保護マスクを示し、これらのアイランドの表面には、シリコン酸化膜層36のみが設けられる。この変形例では、マスクがシリコン層33の上に載っている。
次に、アイランド群によって画定される局所領域をゲルマニウムリッチにする処理は、高温の乾燥雰囲気中での酸化により行なわれる。図7Bに示すように、アイランド群の改質は、これらのアイランドに対応するシリコン領域群のゲルマニウム(Ge)濃度を高くすることにより行なわれ、アイランド毎にSiGe層38が(または、ゲルマニウムのみから成るゲルマニウム層でさえも)、埋め込み酸化膜層32に載るようにして設けられる。アイランドの残りの部分はシリコン酸化膜39により形成される。シリコン酸化膜39及びマスク37を除去することにより、SiGe(またはGe)オンインシュレータ領域をSiオンインシュレータ領域に隣接するように備える構造が得られる。

Claims (13)

  1. 半導体オンインシュレータ基板を、表面シリコン層(13,23,33)を埋め込み絶縁層と呼ばれる電気絶縁層(12,22,32)の上に含むSOI基板を利用して形成する方法であって、Si1−XGe層(15,25,35)が表面シリコン層の上に形成され、前記方法は次の工程、
    −シリコン酸化膜層(16,26,36)をSi1−XGe層の上に形成する工程、
    −表面シリコン層、Si1−XGe層、及びシリコン酸化膜層により形成される積層体をエッチングし、エッチングを埋め込み絶縁層に達するまで行なうことにより、前記積層体の少なくとも一つのアイランド(14,24)を有するエッチング済み構造が得られる、またはエッチングを表面シリコン層(33)に達するまで行なうことにより、前記積層体の少なくとも一つのシリコン領域(33)及び少なくとも一つのアイランド(34)を有するエッチング済み構造が得られるようにする工程、
    −酸化防止保護マスク(17,27,37)をエッチング済み構造の上に形成し、保護マスクによって、アイランドのシリコン酸化膜層(16,26,36)のみが露出して残されるようにする工程、
    −アイランドのSi1−XGe層のゲルマニウムを濃縮して、ゲルマニウムリッチ層(18,28,38)を含む、またはゲルマニウム層さえも含むアイランドを埋め込み絶縁層の上に、シリコン酸化膜層(19,29,39)がゲルマニウムリッチ層またはゲルマニウム層の上に位置する状態で得られるようにする工程を含む、方法。
  2. 酸化防止保護マスクを形成する工程が、
    −酸化防止保護層(27)をエッチング済み構造の上に堆積させて、酸化防止保護層が、表面シリコン層(23)及びSi1−XGe層(27)の合計膜厚よりも厚く、かつ積層体の膜厚よりも薄くなるようにする工程と、
    −酸化防止保護層(27)を、アイランド(24)のシリコン酸化膜層(26)が露出するまで平坦化する工程とを含むことを特徴とする、請求項1に記載の方法。
  3. 酸化防止保護層(27)を堆積させた後、被覆層(20)を酸化防止保護層の上に堆積させる工程を行ない、平坦化する工程は、被覆層(20)を化学的機械研磨して、研磨が、酸化防止保護層(27)の内、アイランド(24)上に位置する部分で停止するようにする工程と、次に酸化防止保護層(27)でエッチングが停止するように、かつ前記マスクが得られるまで酸化防止保護層(27)及び被覆層(20)を同時にエッチングする工程とを含むことを特徴とする、請求項2に記載の方法。
  4. 被覆層(20)はシリコン酸化膜層であることを特徴とする、請求項3に記載の方法。
  5. 被覆層(20)はHDP(高密度プラズマ)シリコン酸化膜層であることを特徴とする、請求項4に記載の方法。
  6. ゲルマニウムを濃縮する工程の後に、酸化防止保護マスク(17,27,37)と、そしてゲルマニウムリッチ層(18,28,38)上のシリコン酸化膜層(19,29,39)とを除去する工程を設けることを特徴とする、請求項1乃至5のいずれか一項に記載の方法。
  7. Si1−XGe層(15,25,35)はエピタキシー法により形成されることを特徴とする、請求項1乃至6のいずれか一項に記載の方法。
  8. Si1−XGe層(15,25,35)上に形成されるシリコン酸化膜層(16,26,36)が、高温の熱酸化により形成される(HTO酸化膜)ことを特徴とする、請求項1乃至7のいずれか一項に記載の方法。
  9. SOI基板の埋め込み絶縁層はシリコン酸化膜層であることを特徴とする、請求項1乃至8のいずれか一項に記載の方法。
  10. 酸化防止保護マスク(17,27,37)はシリコン窒化膜により形成されることを特徴とする、請求項1乃至9のいずれか一項に記載の方法。
  11. ゲルマニウムを濃縮する工程では、酸化工程及び還元工程を繰り返すことを特徴とする、請求項1乃至10のいずれか一項に記載の方法。
  12. 酸化工程及び還元工程の繰り返しは、前記ゲルマニウムリッチ層上の前記シリコン酸化膜層が酸化防止保護マスクよりも飛び出すことがないように行なわれることを特徴とする、請求項11に記載の方法。
  13. 酸化防止保護マスクは、引っ張り歪み状態、または圧縮歪み状態で形成されることを特徴とする、請求項1乃至12のいずれか一項に記載の方法。
JP2009000015A 2007-12-27 2009-01-05 局所的にGeを濃縮するステップを含む、絶縁層上に半導体を製造するステップ Expired - Fee Related JP5463040B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0760380A FR2925979A1 (fr) 2007-12-27 2007-12-27 PROCEDE DE FABRICATION D'UN SUBSTRAT SEMICONDUCTEUR SUR ISOLANT COMPRENANT UNE ETAPE D'ENRICHISSEMENT EN Ge LOCALISE
FR0760380 2007-12-27

Publications (2)

Publication Number Publication Date
JP2009188388A true JP2009188388A (ja) 2009-08-20
JP5463040B2 JP5463040B2 (ja) 2014-04-09

Family

ID=39661416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009000015A Expired - Fee Related JP5463040B2 (ja) 2007-12-27 2009-01-05 局所的にGeを濃縮するステップを含む、絶縁層上に半導体を製造するステップ

Country Status (4)

Country Link
US (1) US7989327B2 (ja)
EP (1) EP2075826B1 (ja)
JP (1) JP5463040B2 (ja)
FR (1) FR2925979A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8685842B2 (en) 2010-03-31 2014-04-01 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US8871615B2 (en) 2013-03-25 2014-10-28 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
US8492811B2 (en) 2010-09-20 2013-07-23 International Business Machines Corporation Self-aligned strap for embedded capacitor and replacement gate devices
CN102623386A (zh) * 2012-04-12 2012-08-01 厦门大学 具有张应变的绝缘体上锗薄膜的制备方法
US8877608B2 (en) * 2012-07-02 2014-11-04 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences Method for preparing GOI chip structure
CN102738060B (zh) * 2012-07-02 2014-04-23 中国科学院上海微系统与信息技术研究所 一种goi晶片结构的制备方法
CN103681447A (zh) * 2012-09-10 2014-03-26 中国科学院微电子研究所 Soi衬底制作方法及soi衬底
FR2997558B1 (fr) 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
FR2999800B1 (fr) 2012-12-13 2017-10-13 St Microelectronics Sa Procede de fabrication d'une plaquette semiconductrice hybride soi/massif
US9418870B2 (en) * 2014-02-12 2016-08-16 International Business Machines Corporation Silicon germanium-on-insulator formation by thermal mixing
FR3023410A1 (fr) 2014-07-02 2016-01-08 Aledia Dispositif optoelectronique a elements semiconducteurs et son procede de fabrication
FR3030882B1 (fr) 2014-12-22 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit integre comportant des transistors pmos a tensions de seuil distinctes
US10559593B1 (en) 2018-08-13 2020-02-11 Globalfoundries Inc. Field-effect transistors with a grown silicon-germanium channel
FR3088481A1 (fr) * 2018-11-14 2020-05-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un transistor a effet de champ a jonction alignee avec des espaceurs
FR3098345B1 (fr) 2019-07-05 2021-10-08 Commissariat Energie Atomique Procede de realisation d’au moins un dispositif dans du semi-conducteur contraint en compression
CN113675135A (zh) * 2020-05-14 2021-11-19 上海功成半导体科技有限公司 Fd-soi衬底结构、器件结构的制备方法
CN113314397A (zh) * 2021-04-16 2021-08-27 中国科学院微电子研究所 一种半导体衬底及半导体结构的制备方法
US20230121650A1 (en) * 2021-10-15 2023-04-20 International Business Machines Corporation Stacked nanosheet gate-all-around device structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023160A (ja) * 2001-07-06 2003-01-24 Toshiba Corp 電界効果トランジスタの製造方法、電界効果トランジスタ及び集積回路素子
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
JP2005142217A (ja) * 2003-11-04 2005-06-02 Toshiba Corp 素子形成用基板
JP2007258485A (ja) * 2006-03-23 2007-10-04 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180499B1 (en) * 1998-09-29 2001-01-30 Advanced Micro Devices, Inc. Method for forming polysilicon-germanium gate in CMOS transistor and device made thereby
US6855436B2 (en) * 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
JP2004531901A (ja) * 2001-06-21 2004-10-14 マサチューセッツ インスティテュート オブ テクノロジー 歪み半導体層を備えたmosfet
US7163903B2 (en) * 2004-04-30 2007-01-16 Freescale Semiconductor, Inc. Method for making a semiconductor structure using silicon germanium
US7067400B2 (en) * 2004-09-17 2006-06-27 International Business Machines Corporation Method for preventing sidewall consumption during oxidation of SGOI islands
FR2902234B1 (fr) 2006-06-12 2008-10-10 Commissariat Energie Atomique PROCEDE DE REALISATION DE ZONES A BASE DE Si1-yGey DE DIFFERENTES TENEURS EN Ge SUR UN MEME SUBSTRAT PAR CONDENSATION DE GERMANIUM

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023160A (ja) * 2001-07-06 2003-01-24 Toshiba Corp 電界効果トランジスタの製造方法、電界効果トランジスタ及び集積回路素子
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
JP2005142217A (ja) * 2003-11-04 2005-06-02 Toshiba Corp 素子形成用基板
JP2007258485A (ja) * 2006-03-23 2007-10-04 Toshiba Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8685842B2 (en) 2010-03-31 2014-04-01 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US8871615B2 (en) 2013-03-25 2014-10-28 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
EP2075826A3 (fr) 2011-02-16
EP2075826A2 (fr) 2009-07-01
US20090170295A1 (en) 2009-07-02
FR2925979A1 (fr) 2009-07-03
US7989327B2 (en) 2011-08-02
EP2075826B1 (fr) 2013-08-07
JP5463040B2 (ja) 2014-04-09

Similar Documents

Publication Publication Date Title
JP5463040B2 (ja) 局所的にGeを濃縮するステップを含む、絶縁層上に半導体を製造するステップ
JP4678877B2 (ja) Si:C−OIおよびSGOI上のシリコン・デバイスならびに製造方法
US7528056B2 (en) Low-cost strained SOI substrate for high-performance CMOS technology
CN100461430C (zh) 半导体结构及其形成方法
TWI270146B (en) Semiconductor-on-insulator (SOI) strained active areas
US9461174B2 (en) Method for the formation of silicon and silicon-germanium fin structures for FinFET devices
EP3195354B1 (en) Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers
CN104241134A (zh) 具有替代鳍的非平面晶体管及其制造方法
TWI234202B (en) Manufacturing method of semiconductor device
US9865511B2 (en) Formation of strained fins in a finFET device
JP4328708B2 (ja) Cmosデバイスの製造方法及びcmosデバイスを備える構造
US9034102B2 (en) Method of fabricating hybrid orientation substrate and structure of the same
JP4888385B2 (ja) 半導体装置及びその製造方法
JP2003078116A (ja) 半導体部材の製造方法及び半導体装置の製造方法
JP4322706B2 (ja) 半導体装置の製造方法
JP4037803B2 (ja) Sgoi基板の製造方法
JP2002184962A (ja) 半導体基板及びその製造方法、並びに半導体装置
JP2009164216A (ja) 半導体装置の製造方法
JP4149966B2 (ja) 半導体基板と半導体基板の製造方法
JP2004296744A (ja) 半導体装置の製造方法
CN103681447A (zh) Soi衬底制作方法及soi衬底
JP2007103491A (ja) 半導体装置および半導体装置の製造方法
JP2007299977A (ja) 半導体装置の製造方法
JP2007103489A (ja) 半導体装置および半導体装置の製造方法
JP2004363636A (ja) 半導体基板の製造方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Ref document number: 5463040

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees