FR3088481A1 - Procede de fabrication d’un transistor a effet de champ a jonction alignee avec des espaceurs - Google Patents

Procede de fabrication d’un transistor a effet de champ a jonction alignee avec des espaceurs Download PDF

Info

Publication number
FR3088481A1
FR3088481A1 FR1871512A FR1871512A FR3088481A1 FR 3088481 A1 FR3088481 A1 FR 3088481A1 FR 1871512 A FR1871512 A FR 1871512A FR 1871512 A FR1871512 A FR 1871512A FR 3088481 A1 FR3088481 A1 FR 3088481A1
Authority
FR
France
Prior art keywords
layer
silicon
manufacturing
sige
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1871512A
Other languages
English (en)
Inventor
Shay REBOH
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1871512A priority Critical patent/FR3088481A1/fr
Priority to US16/681,912 priority patent/US11062951B2/en
Publication of FR3088481A1 publication Critical patent/FR3088481A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility

Abstract

L'invention concerne un procédé de fabrication d'un transistor à effet de champ (1), comprenant les étapes de : -fourniture d'une structure incluant une première couche de Silicium (102) et une deuxième couche en alliage de SiGe (103) recouvrant la première couche de Silicium ; -formation d'une grille sacrificielle (110) recouverte d'un masque dur (116) sur ladite deuxième couche (103) en alliage de SiGe ; -gravure de la deuxième couche (103) en alliage de SiGe selon le motif du masque dur (116) pour délimiter un élément (113) en alliage de SiGe dans la deuxième couche (103) ; -formation d'espaceurs (120) sur la première couche (102) de Silicium de part et d'autre de la grille sacrificielle (110) et dudit élément (113) ; -retrait de la grille sacrificielle (110) ; -enrichissement en Germanium de la première couche (102) disposée sous ledit élément (113) par un procédé de condensation de Germanium.

Description

Description
Titre de l’invention : Procédé de fabrication d’un transistor à effet de champ a jonction alignée avec des espaceurs [0001] L’invention concerne les transistors à effet de champ, et en particulier les procédés de fabrication de tels transistors visant à accroître la mobilité des électrons dans leur canal par génération d’une contrainte dans celui-ci.
[0002] Avec la réduction de la taille des nœuds technologiques, de nouvelles techniques sont envisagées pour améliorer les performances des transistors CMOS. Ainsi, il a été constaté que l’application de contraintes sur le canal de tels transistors permettait d’influer sur leurs performances. Des contraintes en tension dans le canal permettent notamment d’accroître la mobilité d’électrons, tandis que des contraintes en compression dans le canal améliorent la mobilité des trous. Il a ainsi été proposé de former des canaux en silicium contraint en tension pour des transistors nMOS, et des canaux en SiGe contraint en compression pour des transistors pMOS.
[0003] Différents procédés de fabrication sont envisagés pour contrôler la contrainte mécanique locale dans le canal des transistors. En particulier pour les transistors pMOS réalisés sur un substrat FDSOI, la couche de silicium présente sur l’isolant est recouverte de SiGe dans les zones destinées à former des transistors pMOS. Un procédé de condensation du Germanium dans la couche de Silicium par oxydation thermique est ensuite mis en œuvre. Une oxydation thermique est mise en œuvre, conduisant à former une couche de S1O2 en partie supérieure, et diffusant le germanium vers la couche de silicium pour la transformer en couche de SiGe. La couche d’isolant formant une barrière, la couche de SiGe présente une concentration en Germanium relativement homogène. Une telle couche de SiGe conserve normalement les paramètres cristallins de la couche de silicium d’origine. La diffusion du germanium dans cette couche de silicium conduit à la contraindre en compression de façon biaxiale dans un plan parallèle à la couche d’isolant.
[0004] Un procédé connu pour former le canal en SiGe d’un transistor pMOS est le suivant. En partant d’un substrat comportant une couche d’isolant surmontée
ICG011348-DD19153AB FR Depot Texte.docx d’une couche de silicium, une couche de SiGe est déposée sur la couche de silicium dans la zone où des transistors pMOS doivent être formés. Un empilement de grille sacrificielle est ensuite formé sur la couche de SiGe et des espaceurs sont formés de part et d’autre de l’empilement de grille sacrificielle. Une source et un drain relevés sont déposés par épitaxie de silicium sur la couche de SiGe, de part et d’autre de l’ensemble incluant l’empilement de grille et les espaceurs. La source et le drain relevés sont ensuite recouverts d’une couche de protection. L’empilement de grille sacrificielle est retiré pour former une gorge et découvrir la couche de SiGe au fond de cette gorge.
[0005] Une étape de condensation est ensuite mise en oeuvre pour diffuser le germanium de la couche de SiGe vers la couche de silicium au fond de la gorge, et de façon à former une couche de S1O2 en partie supérieure. Une couche inférieure de SiGe est ainsi formée sur la couche d’isolant au fond de la gorge. La couche de S1O2 est ensuite retirée au fond de la gorge. Un empilement de grille est ensuite formé dans la gorge.
[0006] La structure ainsi obtenue présente des inconvénients. La condensation au fond de la gorge se prolonge latéralement sous les espaceurs. On forme d’une part du SiO2 et d’autre part du SiGe sous les espaceurs. Un tel procédé peut ainsi détériorer les propriétés du transistor formé.
[0007] Selon un autre procédé connu, en partant d'un substrat comportant une couche d’isolant surmontée d’une couche de silicium, une couche de SiGe est déposée sur la couche de silicium dans la zone où des transistors pMOS doivent être formés. Une étape de condensation est ensuite mise en œuvre, pour diffuser du germanium de la couche de SiGe vers la couche de silicium. Le S1O2 formé en surface est retiré pour donner accès à la couche de SiGe formée lors de la condensation. Des gorges sont ensuite gravées entre la zone destinée aux transistors nMOS et la zone destinée aux transistors pMOS. Les gorges sont ensuite remplies de matériau isolant pour former des tranchées d’isolation, généralement désignées par le terme STI. Des empilements de grille et des sources et drains relevés sont ensuite formés sur la couche de SiGe. On a pu constater des phénomènes de relaxation de la couche de SiGe à proximité des tranchées d’isolation. Les transistors ainsi formés à proximité des tranchées
ICG011348-DD19153AB FR Depot Texte.docx d’isolation présentaient des performances moindres, du fait d’une réduction excessive de contrainte en compression dans leur canal en SiGe, alors que des modèles de contrainte laissaient supposer une simple baisse de la contrainte en compression.
[0008] L’invention vise à résoudre un ou plusieurs de ces inconvénients. L’invention porte ainsi sur un procédé de fabrication d’un transistor à effet de champ, comprenant les étapes de :
-fourniture d’une structure incluant une première couche de Silicium et une deuxième couche en alliage de SiGe recouvrant la première couche de Silicium ;
-formation d’une grille sacrificielle recouverte d’un masque dur sur ladite deuxième couche en alliage de SiGe ;
-gravure de la deuxième couche en alliage de SiGe selon le motif du masque dur jusqu’à atteindre la première couche de Silicium pour délimiter un élément en alliage de SiGe dans la deuxième couche en alliage de SiGe;
-formation d’espaceurs sur la première couche de Silicium de part et d’autre de la grille sacrificielle et dudit élément ;
-retrait de la grille sacrificielle ;
-enrichissement en Germanium de la première couche disposée sous ledit élément par un procédé de condensation de Germanium.
[0009] L’invention porte également sur les variantes suivantes. L’homme du métier comprendra que chacune des caractéristiques des variantes suivantes peut être combinée indépendamment aux caractéristiques ci-dessus, sans pour autant constituer une généralisation intermédiaire.
[0010] Selon une variante, le procédé comprend une étape de dépôt d’une troisième couche en alliage de Silicium sur la deuxième couche en alliage de SiGe.
[0011] Selon une autre variante, ladite troisième couche déposée présente une épaisseur comprise entre 1 et 5nm.
[0012] Selon encore une variante, la grille sacrificielle formée comprend un empilement d’une couche de S1O2 et d’une couche de Silicium amorphe.
ICG011348-DD19153AB FR Depot Texte.docx [0013] Selon encore une autre variante, le retrait de la grille sacrificielle comprend une gravure de la couche de Silicium amorphe avec arrêt sur la couche de SiOz.
[0014] Selon une variante, ladite étape d’enrichissement est mise en œuvre de sorte que seule une partie de l’épaisseur de la première couche est enrichie en Germanium.
[0015] Selon une autre variante, ladite première couche de la structure fournie inclut un nanofil, la deuxième couche de la structure fournie recouvrant trois faces du nanofil.
[0016] Selon encore une variante, l’épaisseur de ladite deuxième couche d’alliage de SiGe est inférieure à l’épaisseur critique de relaxation plastique de cet alliage de SiGe.
[0017] Selon encore une autre variante, la concentration en Germanium dans la deuxième couche d’alliage de Germanium est comprise entre 10% et 40% en quantité d’atomes.
[0018] Selon une variante, ladite structure fournie inclut une couche isolante enterrée formée sous ladite première couche de Silicium.
[0019] D'autres caractéristiques et avantages de l’invention ressortiront clairement de la description qui en est faite ci-après, à titre indicatif et nullement limitatif, en référence aux dessins annexés, dans lesquels :
[0020] [Fig. 1], [0021][Fig.2], [0022] [Fig.3], [0023] [Fîg.4], [0024] [Fig.5], [0025] [Fig.6], [0026] [Fig.7], [0027] [Fig.8], [0028][Fig,9],
ICG011348-DD19153AB FR Depot Texte.docx [0029] [Fig. 10], [0030] [Fig. 11], [0031] [Fig. 12], [0032] [Fig.13], [0033] [Fig.14], [0034] [Fig. 15], sont des vues en coupe d’un transistor à effet de champ à différentes étapes de son procédé de fabrication selon un premier mode de réalisation ;
[0035] [Fig.16] est un diagramme illustrant les étapes du procédé de fabrication selon le premier mode de réalisation ;
[0036] [Fig.17] illustre une étape d’une variante d’un procédé de fabrication selon le premier mode de réalisation ;
[0037] [Fig. 18] et [0038] [Fig. 19] sont des vues en coupe d’un transistor à effet de champ à différentes étapes d’une autre variante d’un procédé de fabrication selon le premier mode de réalisation ;
[0039] [Fig.20] est une vue en perspective d’un transistor à effet de champ à une étape d’un procédé de fabrication selon un deuxième mode de réalisation ;
[0040] [Fig.21], [0041] [Fig.22], [0042] [Fig.23], [0043] [Fig.24], [0044] [Fig.25], [0045] [Fig.26], [0046] [Fig.27], [0047] [Fig.28], [0048] [Fig.29], [0049] [Fig.30],
ICG011348-DD19153AB FR Depot Texte.docx [0050] [Fig.31] sont des vues en coupe d’un transistor à effet de champ à différentes étapes de son procédé de fabrication seion un deuxième mode de réalisation.
[0051] L’invention peut être mise en œuvre à partir de l’étape 305, en partant de la configuration illustrée à la figure 5. On va cependant décrire des exemples d’étapes préalables en vue d’obtenir la configuration illustrée à la figure 5.
[0052] A l’étape 300, on fournit un substrat muni d’une couche de Silicium 102, par exemple en Silicium non intentionnellement dopé. La couche de Silicium 102 présente une épaisseur typiquement comprise entre 5 et 20nm, par exemple de 6nm. La couche de Silicium 102 est ici formée sur une couche d’isolant enterrée 101, par exemple en SiOz, d’une épaisseur typiquement comprise entre 15 et 40 nm, par exemple de 25nm. La couche d’isolant enterrée 101 est formée sur un substrat 100, typiquement en Silicium non intentionnellement dopé. L’invention peut cependant également s'appliquer avec une couche de Silicium 102 appartenant à un substrat massif. On peut procéder à une étape de masquage préalable des zones de formation de transistors nMOS, pour ne rendre accessibles que les zones de formation de transistors pMOS.
[0053] A l’étape 301, on forme une couche 103 en alliage de SiGe sur la couche de Silicium 102, comme illustré à la figure 2. La couche 103 est typiquement déposée par croissance par épitaxie. La couche 103 présente typiquement une épaisseur comprise entre 10 et20nm. La couche 103 comprend par exemple une concentration en Germanium (en quantité d’atomes) comprise entre 15 et 60%. Le dépôt par croissance par épitaxie est par exemple réalisé avec du SiGe à 30% de Germanium, à une température de 630°C, en utilisant du Hz comme gaz vecteur et du Germane (GeH4) et du Dichlorosilane (DOS, SiHzClz) comme précurseurs. Le dépôt par croissance par épitaxie peut également être réalisé avec du SiGe à 10% de Germanium, à une température de 700°C, en utilisant du Hz comme gaz vecteur et du Germane (GeH4) et du Silane (SiH4) comme précurseurs. Avantageusement, la couche 103 est pseudo-morphique, c'est-àdire qu’elle présente une épaisseur inférieure à son épaisseur critique de relaxation, épaisseur critique à partir de laquelle il subit une relaxation plastique.
ICG011348-DD19153AB FR Depot Texte.docx [0054] La formation de la couche de SiGe peut être précédée d’une préparation de surface avec nettoyage in-situ à sec, désigné par SiCoNi dans la publication Journal of Vacuum Science & Technology B 28, 56 (2010).
[0055] Aux étapes 302 à 305, on met en œuvre des étapes de fabrication d'une grille sacrificielle.
[0056] A l’étape 302, on forme une couche 104 de protection sur la couche de SiGe 103, comme illustré à la figure 3. La couche 104 est typiquement réalisée en SiOa. Cette couche 104 présente typiquement une épaisseur comprise entre 1 et 10nm.
[0057] A l’étape 303, on forme une couche 105 de Silicium amorphe sur la couche de protection 104, comme illustré à la figure 4.
[0058] A l’étape 304, on forme une couche 106 de masque dur sur la couche de Silicium amorphe 105, comme illustré à la figure 5. La couche de masque dur 106 est par exemple formée en SiN.
[0059] A l’étape 305, on a réalisé une étape de lithographie. On met ensuite en œuvre une étape de gravure anisotrope de la couche 106,105 et de la couche 104 (et éventuellement de la couche 103 en remplacement de l’étape 306 détaillée ensuite) selon le masque de gravure 116, pour former l’empilement de grille sacrificielle 110. La gravure est ici arrêtée sur la couche 103, pour obtenir la configuration illustrée à la figure 6.
[0060] A l’étape 306, on met en œuvre une étape de gravure avantageusement anisotrope de la couche 103 selon le motif du masque 116, pour obtenir l’élément 113 en SiGe sous l’empilement de grille sacrificielle 110. La gravure est arrêtée sur la couche 102 de part et d’autre de l’empilement de grille, pour obtenir la configuration illustrée à la figure 7. La largeur de l’empilement de grille sacrificielle 110 réalisé peut par exemple être comprise entre 10 et 100 nm (cette largeur correspond à la longueur de grille).
[0061] A l’étape 307, on forme des espaceurs 120 de part et d’autre de l’empilement de grille sacrificielle 110, du masque dur 116 et de l’élément 113 en SiGe, pour obtenir la configuration illustrée à la figure 8. La formation des espaceurs 120 peut être mise en œuvre par dépôt conforme de SiN, puis par gravure anisotrope
1CG011348-DD19153AB FR Depot Texte.docx de cette couche de SiN, jusqu’à découvrir la couche 102. La largeur des espaceurs 120 réalisés peut par exemple être comprise entre 5 et 10 nm.
[0062] A l’étape 308, on forme une source 131 et un drain 132 relevés sur la couche 102, de part et d’autre de l’ensemble incluant les espaceurs 120 et l’empilement de grille sacrificielle 110, pour obtenir la configuration illustrée à la figure 9. La source 131 et le drain 132 sont typiquement formés par dépôt par épitaxie d’un alliage de Silicium sur la couche 102, typiquement dopé de façon appropriée.
[0063] A l’étape 309, on forme une couche de protection 107 sur la source 131 et le drain 132 de part et d’autre de l'ensemble incluant les espaceurs 120 et l’empilement de grille sacrificielle 110, pour obtenir la configuration illustrée à la figure 10. La formation de la couche de protection 107 comprend typiquement un dépôt de diélectrique, typiquement à base de SÎO2, suivi d’un polissage mécanochimique avec arrêt sur le masque dur 116.
[0064] A l’étape 310, on retire le masque dur 116 et l’élément 115 pour former une gorge 140 entre les espaceurs 120, pour obtenir la configuration illustrée à la figure 11. Ce retrait est par exemple mis en œuvre par gravure sélective avec arrêt sur l’élément 114. L’élément 114 forme alors le fond de la gorge 140. On peut également envisager de retirer l’élément 114 et d’arrêter la gravure sur l’élément 113 (exemple illustré en référence à la figure 17). Si on retire l’élément 114, on met avantageusement en œuvre une étape de nettoyage, par exemple avec des chimies HF-SPM-SC1-HCI, qui aboutit à la formation d’un oxyde chimique d’une épaisseur d’environ 1 nm sur l’élément 113. La conservation d’un oxyde sur l’élément 113 avant d’initier l’étape 311 va permettre de protéger cet élément 113, sans altérer le procédé de condensation.
[0065] A l’étape 311, on met en œuvre une étape de condensation du Germanium vers la couche 102, par oxydation thermique de l’élément 103, pour former un canal 152 en SiGe dans la couche 102. Un oxyde thermique 154 est également formé sur le canal 152 durant la condensation. Par ailleurs, comme illustré dans la configuration obtenue à la figure 12, le canal 152 en SiGe obtenu est aligné avec les faces internes des espaceurs 120. De plus, comme l’élément 113 est situé sur le côté des espaceurs 120 et non dessous, on évite la formation d’un
ICG011348-DD19153AB FR Depot Texte.docx oxyde thermique sous Ses espaceurs 120, oxyde qui devrait être retiré en formant des vides indésirables sous ces espaceurs 120.
[0066] La condensation du Germanium par oxydation thermique peut par exemple être mise en œuvre à une température de 1100°C. La durée du processus de condensation dépend de l’épaisseur de l’élément 113 et de sa concentration en Germanium. Par exemple, avec un élément 113 à 25% de Ge et d’une épaisseur de 8,5nm, sur une couche 102 d’une épaisseur de 11 nm sur une couche d’isolant 101, une durée comprise entre 45 et 50s s’est avérée appropriée. On a ainsi obtenu un canal 152 s’étendant jusqu’à la couche 101, avec une concentration en Germanium variant linéairement entre 5% à l’interface avec la couche 101, jusqu’à 27% à l’interface avec l’oxyde thermique.
[0067] On peut également envisager de réaliser la condensation du Germanium à une température de seulement 750°C sur une durée de l’ordre de 8h.
[0068] Pour réduire le budget thermique (produit du temps par la température d’une étape) de l’étape de condensation, on peut également condenser seulement une partie de l’épaisseur de la couche 102, du Silicium étant conservé entre te canal 152 en SiGe et la couche 101. Il n’est pas indispensable de réaliser un enrichissement de toute l’épaisseur de la couche 102. L’essentiel de la conduction intervenant à la surface du canal 152, un enrichissement de la couche 102 pour former un canal d’une épaisseur comprise entre 3 et 6nm peut s’avérer suffisant. L’enrichissement du canal 152 peut également aboutir à un gradient de concentration de Germanium dans l’épaisseur du canal 152.
[0069] A l’étape 313, on a procédé à ia formation d’un isolant de grille 108 sur tes faces latérales et sur te fond de la gorge 140, pour obtenir la configuration illustrée à la figure 14.
[0070] A l’étape 314, on a procédé à la formation d’une électrode de grille 133 dans la gorge 140 et sur l’isolant de grille 108, pour obtenir la configuration illustrée à la figure 15. Le métal de grille pourra par exempte être du W.
[0071] Les figures 18 et 19 illustrent des étapes d’une variante du procédé de fabrication selon te premier mode de réalisation. Selon cette variante, dans la configuration illustrée à la figure 3, on met en œuvre une étape de dépôt d'une
ICG011348-DD19153AB FR Depot Texte.docx couche de Silicium 108 sur la couche 102, avant de procéder au dépôt de la couche 104. On peut ensuite mettre en œuvre les étapes décrites en référence aux figures 6 à 15, en incluant une étape de gravure de la couche 108 selon le motif du masque dur 116, de façon à former un élément en Silicium 118 sous l’empilement de grille sacrificielle 110. On peut alors aboutir à la configuration illustrée à la figure 19. Un élément 118 en alliage de Silicium est ainsi formé sur l’élément 113.
[0072] La figure 20 est une vue en perspective d’un transistor à effet de champ 2 à une étape d’un procédé de fabrication, selon un deuxième mode de réalisation. Un transistor de type FinFET présente typiquement une grille en vis-à-vis de 3 faces d’un canal sous la forme d’un nanofil.
[0073] On fournit initialement une structure munie d’un substrat de Silicium (non illustré). Un nanofil de Silicium 200 est mis en forme dans le substrat. Des parois de diélectrique 201 sont formées de part et d’autre du nanofil de Silicium 200. Un nanofil 202 de Silicium est formé sur le nanofil 200. Ce nanofil 202 est encapsulé par une couche de SiGe 203.
[0074] La couche 203 est typiquement déposée par croissance par épitaxie depuis le nanofil 202. La couche 203 présente typiquement une épaisseur comprise entre 10 et 20nm. La couche 203 comprend par exemple une concentration en Germanium (en quantité d’atomes) comprise entre 15 et 60%. Le dépôt par croissance par épitaxie est par exemple réalisé avec du SiGe à 30% de Germanium, à une température de 630°C, en utilisant du Hz comme gaz vecteur et du Germane (GeH<) et du Dichlorosilane (DCS, SiHzClz) comme précurseurs. Avantageusement, la couche 103 est pseudo-morphique, c'est-à-dire qu’elle présente une épaisseur inférieure à son épaisseur critique de relaxation, épaisseur critique à partir de laquelle il subit une relaxation plastique.
[0075] Les étapes suivantes du procédé de fabrication du transistor 2 vont être illustrées par des vues en coupe à travers le nanofil 202, selon un plan parallèle au substrat de la structure.
[0076] Dans la configuration illustrée à la figure 21, on a mis en œuvre des étapes de :
ICG011348-DD19153AB FR Depot Texte.docx
-dépôt conforme d’une couche de protection 204 sur la couche de SiGe 203. La couche de protection 204 est typiquement réalisée en S1O2 ;
-dépôt conforme d’une couche de Silicium amorphe 205 sur la couche de protection 204 ;
-dépôt conforme d’une couche de masque dur 206 sur la couche de masque dur 205. La couche de masque dur 206 est par exemple formée en SiN.
[0077] Dans la configuration illustrée à la figure 22, on a réalisé une étape de lithographie. On met ensuite en œuvre une étape de gravure anisotrope de la couche 206 (pour former 1e masque de gravure 216), de la couche 205 et de la couche 204 (et éventuellement gravure de la couche 203 en remplacement de l’étape illustrée en référence à la figure 23), pour former un empilement de grille sacriftcielte 210. La gravure est arrêtée sur la couche 203, pour obtenir la configuration illustrée à la figure 22.
[0078] Dans la configuration illustrée à la figure 23, on a réalisé une étape de gravure avantageusement anisotrope de la couche 203 selon te motif du masque 216, pour obtenir l’élément 213 en SiGe sous l’empilement de grille sacrificielle 210. La gravure est arrêtée sur te nanofil 202 de part et d’autre de l’empilement de grille, pour obtenir la configuration illustrée à la figure 23.
[0079] Dans la configuration illustrée à la figure 24, on forme des espaceurs 220 de part et d’autre de l’empilement de grille sacrificielle 210, du masque dur 216 et de l’élément 213 en SiGe. La formation des espaceurs 220 peut être mise en œuvre par dépôt de SiN, puis par gravure de cette couche de SiN. Les parties du nanofil 202 de part et de l’autre de l’empilement de grille et des espaceurs est typiquement gravé jusqu’au niveau du nanofii 200.
[0080] Dans la configuration illustrée à la figure 25, on a formé une source 231 et un drain 232 sur te nanfofil 200, de part et d’autre de l’ensemble incluant les espaceurs 220 et l’empilement de grille sacrificielle 210. La source 231 et te drain 232 sont typiquement formés par dépôt par épitaxie d’un alliage de Silicium sur la partie découverte du nanofil 202. Cet alliage de Silicium peut typiquement être dopé de façon appropriée.
ICG011348-DD19153AB FR Depot Texte.docx [0081] Dans la configuration illustrée à la figure 26, on a formé une couche de protection 207 sur la source 231 et le drain 232 de part et d’autre de l’ensemble incluant les espaceurs 220 et l’empilement de grille sacrificielle 210.
[0082] Dans la configuration illustrée à la figure 27, on a retiré le masque dur 216 et l’élément 215 pour former une rainure 240 entre les espaceurs 220. Ce retrait est par exemple mis en oeuvre par gravure isotrope sélective avec arrêt sur l’élément 214. L’élément 214 forme alors le fond de la rainure 240. On peut également envisager de retirer l’élément 214 et d’arrêter la gravure sur l’élément 213.
[0083] Dans la configuration illustrée à la figure 28, on a mis en œuvre une étape de condensation du Germanium vers le nanofil 202, par oxydation thermique de l’élément 203, pour former un canal 252 en SiGe dans le nanofil 202. Un oxyde thermique 254 est également formé en périphérie du canal 252 durant la condensation. Par ailleurs, comme illustré dans la configuration obtenue à la figure 28, le canal 252 en SiGe obtenu est aligné avec les faces internes des espaceurs 220. De plus, comme l’élément 213 est situé sur le côté des espaceurs 220 et non dessous, on évite la formation d’un oxyde thermique sous les espaceurs 220, oxyde qui devrait être retiré en formant des vides indésirables sous ces espaceurs 220.
[0084] Dans la configuration illustrée à la figure 29, on a procédé au retrait de l’oxyde thermique 254 pour découvrir le canal 252 au fond de la rainure 240.
[0085] Dans la configuration illustrée à la figure 30, on a procédé à la formation d’un isolant de grille 208 sur les faces latérales et sur le fond de la rainure 240. L’isolant de grille 208 pourra par exemple être du S1O2 ou un matériau de type à haute constante diélectrique comme un HfOx.
[0086] Dans la configuration illustrée à la figure 31, on a procédé à ia formation d’une électrode de grille 233 dans la rainure 240 et sur l’isolant de grille 208. Le métal de grille pourra par exemple être du W, Poly-Si.
[0087] L’invention a été illustrée dans son application à un transistor formé sur un substrat de type silicium sur isolant. Cependant, l’invention peut également s’appliquer pour un transistor formé sur un substrat massif, dit bulk en langue anglaise.

Claims (1)

  1. Revendications [Revendication 1] Procédé de fabrication d’un transistor à effet de champ (1), comprenant les étapes de :
    -fourniture d’une structure incluant une première couche de Silicium (102) et une deuxième couche en alliage de SiGe (103) recouvrant la première couche de Silicium ;
    -formation d’une grille sacrificielle (110) recouverte d’un masque dur (116) sur ladite deuxième couche (103) en alliage de SiGe ;
    -gravure de la deuxième couche (103) en alliage de SiGe selon le motif du masque dur (116) jusqu’à atteindre la première couche de Silicium (102) pour délimiter un élément (113) en alliage de SiGe dans la deuxième couche (103) en alliage de SiGe ;
    -formation d’espaceurs (120) sur la première couche (102) de Silicium de part et d’autre de la grille sacrificielle (110) et dudit élément (113) ;
    -retrait de la grille sacrificielle (110) ;
    -enrichissement en Germanium de la première couche (102) disposée sous ledit élément (113) par un procédé de condensation de Germanium.
    [Revendication 2] Procédé de fabrication selon la revendication 1, comprenant une étape de dépôt d’une troisième couche (108) en alliage de Silicium sur la deuxième couche (103) en alliage de SiGe.
    [Revendication 3] Procédé de fabrication selon la revendication 2, dans lequel ladite troisième couche (108) déposée présente une épaisseur comprise entre 1 et 5nm.
    [Revendication 4] Procédé de fabrication selon l'une quelconque des revendications précédentes, dans lequel la grille sacrificielle (110) formée comprend un empilement d’une couche de S1O2 (114) et d’une couche de Silicium amorphe (115).
    [Revendication 5] Procédé de fabrication selon l'une quelconque des revendications précédentes, dans lequel te retrait de la grille sacrificielle (110) comprend une gravure de la couche de Silicium amorphe (115) avec arrêt sur la couche de S1O2 (114).
    ÎCG011348-DD19153AB FR Depot Texte.docx [Revendication 6] Procédé de fabrication selon l'une quelconque des revendications précédentes, dans lequel ladite étape d’enrichissement est mise en œuvre de sorte que seule une partie de l’épaisseur de la première couche (102) est enrichie en Germanium.
    [Revendication 7] Procédé de fabrication selon l’une quelconque des revendications précédentes, dans lequel ladite première couche (202) de la structure fournie inclut un nanofil, la deuxième couche (203) de la structure fournie recouvrant trois faces du nanofil.
    [Revendication 8] Procédé de fabrication selon l'une quelconque des revendications précédentes, dans lequel l’épaisseur de ladite deuxième couche (103) d’alliage de SiGe est inférieure à l’épaisseur critique de relaxation plastique de cet alliage de SiGe.
    [Revendication 9] Procédé de fabrication selon l'une quelconque des revendications précédentes, dans lequel la concentration en Germanium dans la deuxième couche (103) d’alliage de Germanium est comprise entre 10% et 40% en quantité d’atomes.
    [Revendication 10] Procédé de fabrication selon l’une quelconque des revendications précédentes, dans lequel ladite structure fournie inclut une couche isolante enterrée (101) formée sous ladite première couche de Silicium.
FR1871512A 2018-11-14 2018-11-14 Procede de fabrication d’un transistor a effet de champ a jonction alignee avec des espaceurs Pending FR3088481A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1871512A FR3088481A1 (fr) 2018-11-14 2018-11-14 Procede de fabrication d’un transistor a effet de champ a jonction alignee avec des espaceurs
US16/681,912 US11062951B2 (en) 2018-11-14 2019-11-13 Method of manufacturing of a field effect transistor having a junction aligned with spacers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1871512A FR3088481A1 (fr) 2018-11-14 2018-11-14 Procede de fabrication d’un transistor a effet de champ a jonction alignee avec des espaceurs

Publications (1)

Publication Number Publication Date
FR3088481A1 true FR3088481A1 (fr) 2020-05-15

Family

ID=66286416

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1871512A Pending FR3088481A1 (fr) 2018-11-14 2018-11-14 Procede de fabrication d’un transistor a effet de champ a jonction alignee avec des espaceurs

Country Status (2)

Country Link
US (1) US11062951B2 (fr)
FR (1) FR3088481A1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3088481A1 (fr) * 2018-11-14 2020-05-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un transistor a effet de champ a jonction alignee avec des espaceurs
CN113410309A (zh) * 2021-06-23 2021-09-17 电子科技大学 一种低比导通电阻的分立栅mosfet器件及其制造方法
CN115579279A (zh) * 2021-07-06 2023-01-06 联华电子股份有限公司 半导体装置制造过程中的清洁程序方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050245092A1 (en) * 2004-04-30 2005-11-03 Orlowski Marius K Method for making a semiconductor structure using silicon germanium
EP2075826A2 (fr) * 2007-12-27 2009-07-01 Commissariat à l'Energie Atomique Procédé de fabrication d'un substrat semiconducteur-sur-isolant comprenant une étape d'enrichissement en Ge localisé
US20170018630A1 (en) * 2015-07-15 2017-01-19 International Business Machines Corporations Silicon germanium fin channel formation
US20180175166A1 (en) * 2016-12-15 2018-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for producing a semiconductor device with self-aligned internal spacers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1833094B1 (fr) * 2006-03-06 2011-02-02 STMicroelectronics (Crolles 2) SAS Formation d'un canal de conduction peu profond à base de SiGe
FR2935194B1 (fr) * 2008-08-22 2010-10-08 Commissariat Energie Atomique Procede de realisation de structures geoi localisees, obtenues par enrichissement en germanium
US9299840B2 (en) * 2013-03-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US9406529B1 (en) * 2015-03-05 2016-08-02 International Business Machines Corporation Formation of FinFET junction
US10147820B1 (en) * 2017-07-26 2018-12-04 International Business Machines Corporation Germanium condensation for replacement metal gate devices with silicon germanium channel
US10665511B2 (en) * 2018-06-07 2020-05-26 International Business Machines Corporation Self-limiting liners for increasing contact trench volume in N-type and P-type transistors
FR3088481A1 (fr) * 2018-11-14 2020-05-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un transistor a effet de champ a jonction alignee avec des espaceurs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050245092A1 (en) * 2004-04-30 2005-11-03 Orlowski Marius K Method for making a semiconductor structure using silicon germanium
EP2075826A2 (fr) * 2007-12-27 2009-07-01 Commissariat à l'Energie Atomique Procédé de fabrication d'un substrat semiconducteur-sur-isolant comprenant une étape d'enrichissement en Ge localisé
US20170018630A1 (en) * 2015-07-15 2017-01-19 International Business Machines Corporations Silicon germanium fin channel formation
US20180175166A1 (en) * 2016-12-15 2018-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for producing a semiconductor device with self-aligned internal spacers

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JOURNAL OF VACUUM SCIENCE & TECHNOLOGY, vol. 28, 2010, pages 56

Also Published As

Publication number Publication date
US11062951B2 (en) 2021-07-13
US20200161186A1 (en) 2020-05-21

Similar Documents

Publication Publication Date Title
EP1837916B1 (fr) Procédé de réalisation d&#39;un transistor à canal comprenant du germanium
KR101446822B1 (ko) 다층 소스/드레인 스트레서
EP2075826B1 (fr) Procédé de fabrication d&#39;un substrat semiconducteur-sur-isolant comprenant une étape d&#39;enrichissement en Ge localisé
EP1638149B1 (fr) Procédé de fabrication d&#39;un transistor à effet de champ à grille isolée à canal à hétérostructure
FR3060840A1 (fr) Procede de realisation d&#39;un dispositif semi-conducteur a espaceurs internes auto-alignes
FR3060841A1 (fr) Procede de realisation d&#39;un dispositif semi-conducteur a espaceurs internes auto-alignes
FR2806832A1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d&#39;un tel transistor
FR3088481A1 (fr) Procede de fabrication d’un transistor a effet de champ a jonction alignee avec des espaceurs
EP2562804B1 (fr) Procede de realisation d&#39;un dispositif a transistors contraints par siliciuration des zones de source et de drain, et dispositif
FR3026225A1 (fr)
EP3503175A1 (fr) Procede de realisation d&#39;un substrat semi-conducteur comprenant au moins une portion de semi-conducteur contraint en compression
FR3005372A1 (fr) Procede de realisation d&#39;un film en silicium-germanium a teneur en germanium variable
EP1734568B1 (fr) Transistor isolé à canal contraint et son procédé de fabrication
FR3048816A1 (fr) Procede de fabrication d&#39;un dispositif avec transistor nmos contraint en tension et transistor pmos contraint en compression uni-axiale
FR3063835A1 (fr) Transistor a regions source et drain structurees et son procede d&#39;elaboration
EP3026712B1 (fr) Procede ameliore de mise en contrainte d&#39;une zone de canal de transistor
EP2562803B1 (fr) Procédé de réalisation d&#39;un dispositif à transistors contraints à l&#39;aide d&#39;une couche externe, et dispositif
EP3671826B1 (fr) Procédé amélioré de fabrication d&#39;un circuit intégré comportant un transistor nmos et un transistor pmos
EP2620984A1 (fr) Procédé pour contraindre un motif mince et procédé de fabrication de transistor integrant ledit procédé
EP3961721A1 (fr) Procede ameliore d&#39;enrichissement germanium autour du canal d&#39;un transistor
FR2978602A1 (fr) Procede de depot d&#39;une couche d&#39;oxyde de silicium de meme epaisseur sur du silicium et sur du silicium-germanium
EP3667715A1 (fr) Procede de realisation d&#39;un substrat semi-conducteur comprenant une region de semi-conducteur contraint
FR3035265A1 (fr) Procede de fabrication de transistors soi pour une densite d&#39;integration accrue
EP2428985B1 (fr) Procédé de fabrication d&#39;un transistor MOS à canal contraint
EP4369415A1 (fr) Procédé de réalisation d&#39;un dispositif microélectronique ayant une grille en t

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200515

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6