FR3048816A1 - Procede de fabrication d'un dispositif avec transistor nmos contraint en tension et transistor pmos contraint en compression uni-axiale - Google Patents

Procede de fabrication d'un dispositif avec transistor nmos contraint en tension et transistor pmos contraint en compression uni-axiale Download PDF

Info

Publication number
FR3048816A1
FR3048816A1 FR1651963A FR1651963A FR3048816A1 FR 3048816 A1 FR3048816 A1 FR 3048816A1 FR 1651963 A FR1651963 A FR 1651963A FR 1651963 A FR1651963 A FR 1651963A FR 3048816 A1 FR3048816 A1 FR 3048816A1
Authority
FR
France
Prior art keywords
masking
zones
transistor
surface layer
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1651963A
Other languages
English (en)
Other versions
FR3048816B1 (fr
Inventor
Sylvain Maitrejean
Emmanuel Augendre
Pierre Morin
Shay Reboh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
STMicroelectronics lnc USA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA, STMicroelectronics lnc USA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1651963A priority Critical patent/FR3048816B1/fr
Priority to US15/452,049 priority patent/US10600786B2/en
Publication of FR3048816A1 publication Critical patent/FR3048816A1/fr
Application granted granted Critical
Publication of FR3048816B1 publication Critical patent/FR3048816B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Réalisation d'un dispositif à transistor(s), doté d'au moins un transistor de type P à structure de canal contraint en compression en contrainte uni-axiale à partir d'une couche en silicium contraint en tension bi-axiale, par amorphisation recristallisation puis condensation Germanium (figure 1D).

Description

PROCEDE DE FABRICATION D'UN DISPOSITIF AVEC TRANSISTOR NMOS CONTRAINT EN TENSION ET TRANSISTOR PMOS CONTRAINT EN COMPRESSION UNI-AXIALE
DESCRIPTION
DOMAINE TECHNIQUE ET ART ANTÉRIEUR
La présente description concerne le domaine des structures de transistors, et plus particulièrement celles dotées d'une zone de canal subissant une déformation ou contrainte mécanique.
Par déformation mécanique on entend un matériau qui a son ou ses paramètre(s) de maille cristalline allongé(s) ou écourté(s).
Dans le cas où le paramètre de maille déformé est plus important que le paramètre dit « naturel » d'un matériau cristallin, celui-ci est dit en déformation en tension. Lorsque le paramètre de maille déformé est plus petit que le paramètre de maille naturel, le matériau est dit en déformation compressive ou en compression.
Une contrainte appliquée à un matériau semi-conducteur induit une modification de la maille cristalline et donc de sa structure de bande, dont va découler une modification de la mobilité des porteurs dans ce matériau.
La mobilité des électrons est augmentée (respectivement diminuée) par une contrainte en tension (respectivement en compression) du matériau semi-conducteur dans lequel ils transitent alors que la mobilité des trous sera augmentée (respectivement diminuée) lorsque le semi-conducteur est en compression (respectivement en tension).
On sait réaliser des transistors sur une couche superficielle semi-conductrice contrainte d'un substrat de type semi-conducteur isolant.
La contrainte dans cette couche superficielle est généralement une contrainte bi-axiale.
Pour améliorer les performances d'un transistor à canal contraint, on peut vouloir relaxer la contrainte dans une direction orthogonale à celle dans laquelle le canal s'étend, autrement dit dans une direction orthogonale à la direction dans laquelle le courant du transistor est destiné à circuler.
Une telle relaxation peut être réalisée par gravure des bords latéraux d'une structure de canal en matériau semi-conducteur contraint.
De même, pour pouvoir réaliser des transistors de type N et de type P à partir d'un même matériau semi-conducteur contraint, par exemple du silicium contraint en tension, on peut chercher à relaxer certaines régions du matériau contraint.
Le document US 7 335 545 B2 propose un méthode pour relaxer une région de silicium contraint en tension, cette région étant ensuite contrainte en compression par le biais d'un liner en nitrure de silicium. La contrainte en compression mise en oeuvre est bi-axiale.
Il se pose le problème de trouver un nouveau procédé de réalisation d'un dispositif à transistor(s) doté(s) d'un canal contraint, en particulier de transistors différents à partir d'une même couche de matériau semi-conducteur contraint.
EXPOSÉ DE L'INVENTION C'est un but de la présente invention de réaliser un transistor à canal contraint en compression uni-axiale dans une couche superficielle d'un substrat, et en particulier une couche superficielle comportant une région adaptée à la mise en oeuvre d'un autre transistor à canal contraint en tension.
Selon un mode de réalisation, la présente invention concerne un procédé de réalisation d'un dispositif à transistor(s), doté d'au moins un transistor de type P à structure de canal contraint en compression comprenant des étapes consistant à : - former un masquage sur une première région d'une couche superficielle d'un substrat comprenant une couche de support, une couche isolante séparant la couche de support de la couche superficielle, la couche superficielle étant à base de matériau semi-conducteur contraint, en particulier en silicium, contraint selon une contrainte en tension bi-axiale, le masquage étant formé d'au moins un bloc de masquage de forme allongée disposé sur une première zone de la couche superficielle, la première zone ayant une longueur mesurée parallèlement à une première direction et une largeur mesurée parallèlement à une deuxième direction, la première zone étant apte à accueillir une structure de canal d'un transistor, le masquage étant configuré de sorte qu'une ou plusieurs ouvertures de forme allongée et s'étendant parallèlement à la première direction sont disposées de part et d'autre du bloc de masquage et dévoilent respectivement des deuxièmes zones de la couche superficielle disposées de part et d'autre de la première zone, - réaliser au moins une implantation ionique de la couche superficielle à travers les ouvertures du masquage, de sorte à rendre amorphe les deuxièmes zones, - effectuer une recristallisation des deuxièmes zones de la couche superficielle, puis après avoir retiré le masquage, - enrichir en Germanium la première zone de la couche superficielle, - formation d'au moins un bloc de grille d'au moins un transistor sur la première zone de la couche superficielle, le bloc de grille s'étendant parallèlement à la deuxième direction.
Le bloc de grille est ainsi disposé en regard de la première zone à un emplacement où se trouvait le bloc de masquage retiré auparavant.
Le substrat est en particulier de type sSOI.
Ainsi, par amorphisation à travers les ouvertures d'un masquage de forme allongée on réalise une relaxation de la première zone dans la deuxième direction tout en conservant une contrainte en tension dans la première direction.
Puis, en réalisant l'enrichissement en Germanium de la première zone on crée une contrainte en compression dans la deuxième direction, tandis que dans la première direction, du fait d'avoir conservé une contrainte en tension, l'enrichissement en Germanium permet de former une région globalement relaxée dans la première direction.
Avantageusement, lors de l'amorphisation des deuxièmes zones, la recristallisation des deuxième zones, et l'enrichissement en Germanium de la couche superficielle, une deuxième région de la couche superficielle dédiée à au moins un autre transistor est protégée par un masque, l'autre transistor étant de type N, le procédé comprenant en outre, après ledit enrichissement en Germanium, des étapes de : - retrait du masque, - formation d'au moins une grille sur la deuxième région.
Ainsi, sur la deuxième région de la couche superficielle on peut réaliser un ou plusieurs autres transistors de type N dont le canal est en Si contraint en tension.
Plusieurs blocs de grilles peuvent être réalisés en même temps respectivement sur la première région dédiée à au moins un transistor de type P et sur une deuxième région dédiée à au moins un transistor de type N.
Pour améliorer l'effet de relaxation de la première zone dans la deuxième direction (c'est-à-dire la direction dans laquelle sa largeur est mesurée), on peut, après amorphisation des deuxièmes zones de la couche superficielle et préalablement à ladite recristallisation de ces deuxièmes zones : effectuer un traitement thermique laser des deuxièmes zones.
Selon une première mise en oeuvre particulière du procédé, le bloc de masquage de forme allongée peut être un bloc de grille sacrificiel.
Dans ce cas, le procédé peut comprendre, après amorphisation puis recristallisation des deuxièmes zones, des étapes de : - réalisation d'un deuxième masquage formé d'éléments disposés de part et d'autre et contre le bloc de masquage, - retrait du bloc de masquage entre lesdits éléments du deuxième masquage de sorte à former au moins une cavité dévoilant la première zone, puis, après ledit enrichissement en Germanium de la première zone: - former dans ladite cavité une grille de remplacement.
Dans ce cas, on réalise un auto-positionnement ou auto-alignement de la grille en regard de la première zone dont on a modifié l'état de contrainte en augmentant sa concentration en Germanium. Un tel mode de réalisation a pour avantage de permettre de positionner des régions de rencontre de fronts de recristallisation lors de la recristallisation des deuxièmes zones en dehors de l'emplacement prévu pour la ou les zones de canal. Ainsi, dans le cas où la rencontre des fronts crée des défauts, ceux-ci seront situés hors du canal.
Avantageusement, après la recristallisation des deuxièmes zones et avant la réalisation du deuxième masquage, on effectue une croissance de régions semi-conductrices de source et de drain de part et d'autre du bloc de masquage, le deuxième masquage étant ensuite formé de sorte à recouvrir les régions semi-conductrices de source et de drain. Ainsi, les régions semi-conductrices sont formées avant l'enrichissement en Germanium et protégées de cette étape d'enrichissement par le deuxième masquage.
Selon une deuxième mise en oeuvre particulière du procédé, après amorphisation des deuxièmes zones et préalablement audit enrichissement en Germanium on retire le masquage, l'enrichissement en Germanium étant un enrichissement en Germanium de la première zone et des deuxièmes zones.
Pour permettre d'augmenter l'effet de relaxation dans la deuxième direction lors de l'amorphisation, on peut avantageusement prévoir le bloc de masquage de forme allongée est en un matériau ayant une contrainte élastique intrinsèque en tension. L'enrichissement en Germanium est avantageusement réalisé par un procédé de condensation en Germanium lors duquel on dépose une couche semi-conductrice à base de Sii-xGex puis on réalise une oxydation thermique de sorte à faire migrer le Germanium de cette couche semi-conductrice dans la première zone. L'épaisseur de Sii-xGex déposée et les conditions de l'oxydation (durée ; température) sont modulées en fonction du niveau de contrainte requis.
Selon un autre aspect, la présente invention concerne un dispositif à transistor(s) obtenu à l'aide d'un procédé tel que défini plus haut.
Ainsi un mode de réalisation concerne un dispositif à transistor(s) doté d'au moins un transistor de type P à structure de canal contraint en compression uni-axiale formée dans une première région d'une couche superficielle en silicium contraint en tension d'un substrat de type sSOI, et d'au moins un transistor de type N à structure de canal contraint en tension dans une deuxième région de la couche superficielle.
BRÈVE DESCRIPTION DES DESSINS
La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels : - les figures lA-lJ servent à illustrer un exemple de procédé de réalisation d'un dispositif à transistor(s) doté d'au moins un transistor contraint en compression en particulier selon une contrainte uni-axiale ; - les figures 2A-2M servent à illustrer un autre exemple de procédé de réalisation d'un dispositif à transistors comportant un canal contraint en compression uniaxiale avec une grille auto-alignée.
En outre, dans la description ci-après, des termes qui dépendent de l'orientation du dispositif s'appliquent en considérant que la structure est orientée de la façon illustrée sur les figures.
Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre.
Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
Un exemple de procédé de réalisation d'un dispositif à transistors dotés d'une structure de canal contraint va à présent être donné en liaison avec les figures lA-IJ.
Le matériau de départ de ce procédé est ici un substrat de type semi-conducteur contraint sur isolant comprenant une couche de support 10 semi-conductrice, une couche isolante 11 située sur et en contact avec la couche de support 10, elle-même revêtue d'une couche semi conductrice 12 dite « superficielle » en un matériau semi-conducteur contraint. On utilise en particulier un substrat de type sSOI (SOI pour « strained Silicon on insulator » ou « silicium contraint sur isolant ») dans lequel la couche semi conductrice 12 superficielle est à base de silicium contraint selon une contrainte bi-axiale en tension.
Dans un cas où l'on met en oeuvre des transistors en technologie FDSOI, (pour « Fully Depleted Silicon On Insulator »), la couche superficielle semi conductrice 12 a une épaisseur ei qui peut être comprise par exemple entre 3 et 20 nm, tandis que la couche isolante 11 communément appelée de BOX (BOX pour « Buried Oxide ») et à base de Si02 a une épaisseur e2 qui peut être par exemple comprise entre 5 nm et 200 nm (les épaisseurs ei et e2 étant des dimensions mesurées parallèlement à un axe z d'un repère orthogonal [O ; x ; y ; z] représenté sur la figure lA).
Selon une étape du procédé, on réalise un masque 15 visant à protéger une région 122 de la couche semi conductrice 12 dans laquelle un ou plusieurs transistors de type N sont destinés à être formés. Le masque 15 peut être mis en oeuvre à partir d'une couche en SiN d'épaisseur comprise par exemple entre 40 et 150 nm. On effectue alors typiquement un procédé de photolithographie lors duquel on utilise une ou plusieurs marques d'alignement afin de positionner précisément le masque 15 en regard de la région 122 de la couche superficielle 12 qui est dédiée aux transistors de type N. On grave ensuite la couche de SiN en regard d'une autre région 121 dédiée aux transistors de type P, de sorte à dévoiler cette autre région 121.
Sur cette autre région 121 de la couche superficielle 12, on forme ensuite un masquage. L'épaisseur et la composition du masquage sont prévues de sorte que celui-ci soit à même de protéger certaines zones 12a de la région 121 lors d'étape(s) ultérieure(s) d'implantation. Le masquage est typiquement un masque dur, par exemple à base de SiN ou de Si02. Dans l'exemple de réalisation illustré sur les figures IB et IC, le masquage est formé de plusieurs blocs 22 disposés respectivement sur des premières zones 12a de la couche superficielle 12. Les premières zones 12a sont destinées à accueillir des zones de canal de transistors.
Pour réaliser les blocs de masquage 22 on peut utiliser une technique type communément appelé « multiple patterning » ou une technique de SIT (pour « Sidewall image transfer ») avec laquelle on forme des espaceurs contre un élément que l'on retire ensuite sélectivement vis-à-vis des espaceurs, ces espaceurs formant ensuite des blocs de masquage.
Les blocs 22 de masquage ont une forme oblongue ou allongée, avantageusement parallélépipédique. Par forme « allongée », on entend qu'ils ont une largeur Wi (mesurée parallèlement à l'axe x du repère [O; x; y; z]) inférieure et à leur longueur (mesurée quant à elle parallèlement à l'axe y du repère [Ο ; X ; y ; z]. Typiquement, les blocs 22 de masquage peuvent être prévus avec une largeur Wi comprise par exemple entre 5 nm et 50 nm et une longueur U comprise par exemple entre 100 nm et 10 pm. Le masquage comporte des ouvertures 23 dévoilant respectivement des deuxièmes zones 12b de la couche superficielle 12. Les ouvertures 23 ont également une forme oblongue ou allongée, par exemple rectangulaire, et s'étendent de part et d'autre des blocs 22 du masquage 20, le long de ces derniers. Les deuxièmes zones 12b sont destinées à accueillir des zones de source et de drain de transistors. Toutefois, on peut prévoir de faire déborder légèrement les zones de source et de drain dans les premières zones 12a.
Sur la figure IC, la contrainte en tension bi-axiale s'exerçant sur la couche semi-conductrice superficielle 12 est représentée de manière schématique par des flèches Al, A'I et A2, A'2. On souhaite alors relaxer la région dédiée aux transistors de type P dans une direction donnée de la contrainte bi-axiale correspondant à une direction orthogonale à celle dans laquelle les blocs 22 s'étendent (cette direction étant une direction parallèle à l'axe AlA'l, autrement dit à l'axe y sur la figure IC).
Pour cela, on effectue ensuite une amorphisation des deuxièmes zones 12b de la couche superficielle 12 dévoilées par les ouvertures 23 du masquage 20. Cette amorphisation est réalisée à l'aide d'une ou plusieurs implantation(s) ionique(s), les blocs 22 du masquage 20 protégeant les premières zones 12a de la couche superficielle 12 sur lesquelles ils reposent. L'implantation amorphisante (figure ID) peut être réalisée par exemple à l'aide d'atomes de Si, ou de Xe, à une énergie choisie en fonction de la nature des espèces implantées, de la nature et épaisseur de la couche superficielle 12, de la densité de courant d'implantation et de la température du substrat lors de l'implantation.
Par exemple, pour rendre amorphe une épaisseur de 15 nm de Si, on peut implanter des ions Si à une énergie comprise entre 6 keV à 8 keV avec une dose de l'ordre de 1 X 10^^ atomes/cm^. Pour rendre amorphe une épaisseur de 30 nm de Si, on peut par exemple implanter des ions Si à une énergie comprise entre 14 keV et 25 keV à une dose de l'ordre de 5 x 10^^ atomes/cm^. Selon un autre exemple, pour rendre amorphe une épaisseur de 36 nm de Si, on peut également utiliser du Xe à une énergie de l'ordre de 60 keV pour une dose comprise entre et 3E^^ at/cm^.
On rend ainsi amorphe des deuxièmes zones 12b de la couche superficielle 12 qui s'étendent contre les première zones 12a de la couche superficielle non-implantées et dont la structure cristalline est conservée. Les deuxièmes zones 12b peuvent être rendues amorphes sur toute leur épaisseur, c'est-à-dire jusqu'à atteindre la couche isolante 11 du substrat. L'amorphisation des deuxièmes zones 12b conduit à une relaxation de la contrainte dans les premières zones 12a dans une direction qui est orthogonale à celle dans laquelle les premières zones 12a et les deuxième zones 12b s'étendent, cette direction étant également parallèle au plan principal de la couche superficielle 12. Par « plan principal » de la couche superficielle 12, on entend ici un plan passant par la couche superficielle 12 et parallèle à un plan [O; x; y] du repère orthogonal [O; x; y; z]. La direction dans laquelle la relaxation se produit, est parallèle à la direction dans laquelle la largeur des première zones semi-conductrices 12a est mesurée. Autrement dit, une relaxation dans une direction parallèle à l'axe xdu repère orthogonal [O; x; y; z] est opérée.
Une contrainte est toutefois conservée dans les premières zones 12a dans une autre direction correspondant à la direction dans laquelle s'étendent les premières zones 12a, c'est à dire une direction prise parallèlement à la longueur Li des première zones semi-conductrices 12a. Autrement dit, une contrainte uni-axiale est conservée dans une direction prise parallèlement à l'axe y du repère orthogonal [O ; X ; y ; z]. La relaxation opérée est ainsi réalisée sans gravure de la couche superficielle 12, sans créer de relief, ce qui peut permettre de faciliter la réalisation ultérieure d'une grille de transistor.
Pour permettre de relaxer davantage les premières zones 12a dans une direction orthogonale à celle dans laquelle elle s'étendent, le masquage 20 peut lui-même être à base d'un matériau ayant une contrainte intrinsèque en tension. Un masquage, par exemple à base de SiN en tension peut être utilisé.
Afin de relaxer davantage la région 121 du substrat dédiée aux transistors P, on peut également effectuer un traitement thermique localisé à l'aide d'un laser.
Pour des zones 12a, 12b en silicium un recuit selon une durée comprise par exemple entre 5 ns et 250 ns, avec une température supérieure à 1150°C et inférieure à 1400°C peut être par exemple mis en oeuvre, la longueur d'onde du laser utilisée étant typiquement inférieure à 1 pm.
Puis, on effectue une recristallisation des deuxième zones 12b semi-conductrices rendues amorphes de la couche superficielle 12 (figure lE). Pour cela, on se sert des premières zones 12a dont la structure cristalline a été conservée comme zones de départ de fronts de recristallisation. Typiquement, les fronts de recristallisation se propagent parallèlement au plan principal du support. La recristallisation est réalisée à l'aide d'au moins un recuit thermique. La durée et la température de ce recuit sont adaptées en fonction de l'épaisseur de la couche superficielle 12 et de l'orientation cristallographique de son matériau. Pour réaliser une recristallisation de silicium avec une orientation <110>, on choisit de préférence une température de recuit inférieure à 700°C, par exemple comprise entre 500°C et 700°C.
Pour permettre d'améliorer la recristallisation sans augmenter la température de recuit, on peut, préalablement au recuit, avoir réalisé une implantation d'espèces dopantes, par exemple du Phosphore ou du Bore. A titre d'exemple, dans le cas où les zones 12b sont orientées dans la direction cristallographique (110) et le plan du substrat est {100}, que la couche de Si a une épaisseur par exemple de l'ordre de 36 nm, à 650°C, un recuit de 2mn peut s'avérer suffisant pour recristalliser des zones 12b de largeur (dimension mesurée parallèlement à l'axe x) de l'ordre de 20 nm.
Sur la figure lE, le dispositif en cours de réalisation est montré une fois la recristallisation effectuée. Cette figure illustre de manière schématique des lieux 31 de rencontre de fronts de recristallisation. Ces lieux 31, éventuellement susceptibles de comporter des défauts cristallins, sont situés dans les deuxième zones semi-conductrices 12b que l'on vient de recristalliser et donc hors de zones dans lesquelles le canal ou les canaux de transistor(s) sont prévus.
Sur la figure IF, la contrainte en tension uni-axiale s'exerçant sur la couche semi-conductrice superficielle 12 est représentée de manière schématique par des flèches Al, A'I.
On effectue ensuite un retrait des blocs 22 de masquage, par exemple par une gravure humide à l'aide d'une solution à base d'acide phosphorique 85% chauffé en dessous du point d'ébullition pour un masquage en SiN. On dévoile ainsi les premières zones 12a de la région 121 dédiée au(x) transistor(s) de type P.
On effectue ensuite un enrichissement en Germanium de la couche semi-conductrice superficielle 12, et en particulier de la région 121 qui n'est pas protégée par le masque 15. L'enrichissement en Germanium de la couche 12 de silicium peut être réalisé par exemple à l'aide d'une technique dite de « condensation Germanium » telle que décrite par exemple dans le document « Fabrication of strained Si on an ultrathin SiGe on Insulator Virtual substrate with a high Ge fraction », Appl. Phys. Lett. 79,1798, de 2001, parTezuka et al. ou dans le document « the Ge condensation technique : a solution for planar SOI/GeOI co-integration for advanced CMOS technologies », Materials Science in Semiconductor Processing 11 (2008) 205-213, de Damiencourt et al.
Une autre possibilité pour réaliser un enrichissement en Germanium consiste à faire un dépôt de SiGe, puis de réaliser ensuite un recuit de diffusion afin de mélanger le Si et le Ge. On peut ensuite réduire l'épaisseur de la couche à enrichir. En variante, on peut réduire l'épaisseur de la couche à enrichir préalablement à cet enrichissement.
Pour effectuer ce procédé de condensation on forme tout d'abord par épitaxie une couche 32 de SixGei-x sur la couche superficielle 12 et en particulier sur la région 121 non protégée par le masque 15 (figure IG).
Puis, une oxydation thermique des couches semi-conductrices 12, 32 est mise en œuvre afin de faire migrer le Germanium dans la couche 12 de silicium sous-jacente. L'oxydation thermique peut être réalisée à une température comprise par exemple entre 900°C et 1100°C, pendant une durée suffisante pour permettre d'atteindre l'épaisseur de SiGe voulue, par exemple entre 1 minute et 30 minutes. Cette étape d'oxydation peut être entrecoupée de phases de diffusion de durée et de température comparables réalisées en atmosphère non oxydante et permettant d'uniformiser la répartition du Ge dans la couche sous-jacente. Le masque 15 est configuré en termes d'épaisseur et de composition de sorte à empêcher une oxydation dans la région 122 dédiée aux transistors de type N.
Une fois l'oxydation réalisée et la migration de Germanium obtenue, on retire une couche résiduelle d'oxyde qui s'est formée sur la couche superficielle 12, par exemple par gravure par voie humide à l'aide d'une solution à base de HF.
On adapte l'épaisseur de la couche 32 de SixGei-x déposée, la durée d'oxydation en fonction de la concentration en Germanium que l'on souhaite obtenir et par voie de conséquence du niveau de contrainte que l'on veut mettre en oeuvre dans la région 121 dédiée au(x) transistor(s) de type P.
La figure IH montre la couche superficielle 12 avec une région 121 à base de Sii-yGey (avec x > y > 0) enrichie en Germanium et une autre région 122 en Si contraint en tension que l'on a gardée intacte. On effectue ensuite un retrait du masque 15 de protection de la région 122 dédiée au(x) transistor(s) de type N.
Puis, on forme des transistors Tu, T21 respectivement sur la région 122 dédiée aux transistors de type N et sur la région 121 dédiée aux transistors de type P. La réalisation des transistors comprend notamment la formation d'électrodes de grilles 41,42 respectivement en regard de la région 121 et de la région 122. Pour cela, on dépose un empilement de grille comprenant un diélectrique et un matériau de grille, que l'on grave ensuite de manière à former des motifs de grille. Le diélectrique de grille est par exemple un matériau high-k tel que du Hf02 que l'on revêt par exemple d'un empilement à base de TiN et d'un matériau métallique de remplissage tel que du W.
Sur la région 121 dédiée aux transistors de type P, les grilles 41 réalisées sont disposées sur les premières zones 12a et s'étendent parallèlement aux premières zones semi-conductrices 12a prises dans le sens de leur longueur Li autrement dit dans une direction parallèle à celle dans laquelle les blocs de masquage à implantation s'étendaient.
Ainsi, dans l'exemple illustré sur les figures 11 et IJ, les grilles 41 sont orientées dans une direction parallèle à l'axe y du repère orthogonal [O ; x ; y ; z ] et qui est orthogonale à celle de la contrainte compressive uni-axiale.
Pour les transistors de type P on a ainsi conservé la contrainte uni-axiale compressive dans la même direction que celle dans laquelle le courant de ces transistors est destiné à circuler, tout en ayant une contrainte relaxée dans la direction orthogonale à celle dans laquelle un courant est destiné à circuler. Les transistor(s) T21 de type N ont, quant à eux des régions de canal qui sont réalisées dans une région 122 non modifiée de la couche semi-conductrice superficielle 12 qui est contrainte en tension.
On réalise ainsi, à partir d'une même couche superficielle 12, un dispositif doté de transistor de type N avec un canal contraint en tension et de transistor de type P avec un canal contraint en compression uni-axiale.
Pour permettre d'isoler les régions 121,122 dédiées respectivement aux transistors de type N et aux transistors de type P, au moins une zone d'isolation 125 de type STI traversant le substrat peut être également formée. On réalise pour cela au moins une tranchée que l'on remplit de matériau diélectrique. Typiquement, la zone d'isolation 125 de type STI est réalisée avant formation des grilles.
Selon une variante de réalisation du procédé qui vient d'être décrit, on peut utiliser des masques différents respectivement pour protéger la région 122 de l'implantation d'amorphisation puis pour protéger ultérieurement cette même région 122 de l'oxydation thermique permettant de réaliser la condensation en Germanium.
Ainsi, dans un cas particulier où le masque 15 utilisé pour protéger la région 122 de l'implantation d'amorphisation est un masque en polymère, on peut prévoir de retirer celui-ci avant le recuit de recristallisation.
Un autre exemple de procédé suivant l'invention va à présent être donné en liaison avec les figures 2A-2M. Cette variante permet d'améliorer la précision du positionnement des grilles vis-à-vis des premières zones semi-conductrices 12a dans lesquelles les régions de canal sont prévues.
On forme tout d'abord un ou plusieurs blocs 132 de grille(s) sacrificiels sur la région 121 dédiée aux transistors de type P. Sur la région 122 de la couche superficielle 12 dédiée cette fois aux transistors de type N, un ou plusieurs autres blocs de grille sacrificiels peuvent être également réalisés. Les blocs de grille sacrificiels sont par exemple en polysilicium. Dans l'exemple de réalisation illustré sur la figure 2A, un masque 145 est agencé sur la région 122 dédiée aux transistors de type N.
Des espaceurs isolants 137, par exemple à base de nitrure de silicium ou d'un matériau low-k tel que du SiOCN peuvent être également formés de part et d'autre des blocs 132 de grille sacrificiels. Une gravure de régions non protégées par le masque 145 d'une couche diélectrique est effectuée pour réaliser les espaceurs 137.
On effectue ensuite au moins une implantation ionique de zones 120b de la couche superficielle 12 qui ne sont pas protégés par les blocs 132 de grille sacrificiels, afin de rendre ces zones 120b amorphes. Les blocs 132 de grille sacrificiels et les espaceurs disposés contre ces blocs 132 servent alors de protection à l'implantation amorphisante. Le masque 145 peut être conservé lors de l'implantation. Il est dans ce cas configuré pour protéger la région 122 dédiée aux transistors de type N lors de cette implantation. D'autres zones 120a de la couche superficielle 12 situées sous les blocs 132 de grille sacrificiels ne sont donc pas rendues amorphes et ont leurs structures cristalline préservée (figures 2B et 2C). L'amorphisation permet de relaxer ces zones dans une direction orthogonale à celle dans laquelle les blocs 132 sacrificiels s'étendent.
On effectue ensuite la recristallisation des zones 120b semi-conductrices en réalisant un ou plusieurs recuits thermiques. Dans le cas par exemple où le masque 145 est en résine, on retire celui-ci avant de procéder au(x) recuit(s) (figure 2D sur laquelle les lieux 31 de rencontre des fronts de recristallisation sont représentés de manière schématique).
Une fois la recristallisation effectuée, on forme des régions semi-conductrices 151 de source et de drain de part et d'autre des grilles 132 sacrificielles. Les régions semi-conductrices 151 sont réalisées par croissance par épitaxie à partir de la couche superficielle 12. Les régions semi-conductrices 151 sont réalisées avantageusement à base d'un matériau tel que par exemple du Silicium Germanium adapté pour contraindre en compression les zones 120a de la région 121 dédiée aux transistors P.
Pour réaliser les régions semi-conductrices de source et de drain dans la région 122 dédiée aux transistors N, la région 121 dédiée aux transistors de type P peut être protégée par une couche de résine. Puis on forme des espaceurs dans la région 122 dédiée aux transistors N,
Ensuite, on forme des régions de source et de drain par épitaxie dans la région 122 dédiée aux transistors N.
Ensuite, on forme une couche isolante 153 par dépôt conforme de sorte à recouvrir les régions semi-conductrices 151 les blocs de grille 132 et leurs espaceurs 137 associés (figure 2F). Cette couche isolante 153 peut être une couche d'arrêt de gravure typiquement à base de nitrure de silicium.
Puis, une autre couche isolante 157 est déposée. Cette autre couche isolante 157 peut être par exemple en oxyde de silicium et de préférence prévue avec une épaisseur de sorte à combler des espaces situés de part et d'autre des blocs de grille (figure 2G).
On peut ensuite effectuer un retrait de portions des couches isolantes 153,157 dépassant d'un niveau situé au-dessus de la face supérieure des blocs 132 de grille sacrificiels, typiquement par polissage mécano chimique (CMP). L'empilement de couches isolantes 153, 157 forme alors un autre masquage, des blocs formant ce deuxième masquage étant disposés de part et d'autre des blocs 132 de grille sacrificiels.
Une fois avoir dévoilé la face supérieure des blocs 132 de grille sacrificiels, on effectue un retrait de ces blocs de grille sacrificiels. Lorsque les blocs de grilles sacrificiels sont en polysilicium sur une couche de Si02, ce retrait peut être effectué par exemple par gravure à l'aide de TMAH à une température comprise entre 50°C et 70°C pour le polySi.
On retire ensuite le Si02 en utilisant une solution de HF dilué. On libère ainsi des cavités 158 entourées de blocs du deuxième masquage 155-157 (figure 2H).
Puis, on dépose sélectivement un matériau semi-conducteur 162 en SixGei-x sur la couche superficielle 12 et en particulier sur des zones 120a de la couche superficielle 12 dévoilées par les cavités 158 et qui ne sont donc pas protégées par le masquage 153-157 (figure 21).
Ensuite, une oxydation thermique est mise en oeuvre de sorte à enrichir en Germanium la couche 12 de Si sous-jacente et en particulier les zones 120a. Le masquage 155-157 sert alors de masquage à oxydation protégeant les zones semi-conductrices 151 épitaxiées ainsi que les zones semi-conductrice 120b (figure 2J).
On retire ensuite les portions oxydées, par exemple à l'aide d'une solution à base de HF, de manière à dévoiler les zones 12a enrichies en Germanium.
Lorsque la couche isolante 157 est en oxyde de silicium, on peut prévoir l'épaisseur de cette couche suffisante pour ne pas être entièrement consommée lors du retrait des portions oxydées.
Puis, dans les ouvertures 158, on dépose ensuite un diélectrique 163 de grille, par exemple de type high-k tel que du Hf02, puis au moins un matériau 165 de grille, formé par exemple d'un revêtement métallique à base de TiN et d'un matériau métallique de remplissage tel que du W. L'empilement de grille comble ainsi une région située entre les espaceurs isolants 137 (figure 2K).
Une étape de retrait d'une épaisseur de l'empilement de grille est ensuite effectuée typiquement par polissage mécano-chimique (CMP) (figure 2L).
On a ainsi réalisé des grilles de remplacement positionnées précisément en regard des zones 120a enrichies en Germanium. Ces zones 120a sont contraintes en compression, la contrainte en compression étant ici principalement orientée orthogonalement à la direction dans laquelle les grilles de remplacement s'étendent (figure 2M).

Claims (10)

  1. REVENDICATIONS
    1. Procédé de réalisation d'un dispositif à transistor(s), doté d'au moins un transistor de type P à structure de canal contraint en compression comprenant des étapes consistant à : - former un masquage sur une première région d'une couche superficielle (12) en silicium d'un substrat de type sSOI comprenant une couche de support (10), une couche isolante (11) séparant la couche de support de la couche superficielle, la couche superficielle (12) étant à base d'un matériau semi-conducteur contraint en silicium selon une contrainte en tension bi-axiale, le masquage étant formé d'au moins un bloc de masquage de forme allongée disposé sur une première zone (12a) de la couche superficielle, la première zone (12a) ayant une longueur (U) mesurée parallèlement à une première direction et une largeur (Wi) mesurée parallèlement à une deuxième direction, la première zone (12a) étant apte à accueillir une structure de canal d'un transistor, le masquage étant configuré de sorte qu'une ou plusieurs ouvertures (23) de forme allongée et s'étendant parallèlement à la première direction sont disposées de part et d'autre du bloc (22) de masquage et dévoilent respectivement des deuxièmes zones (12b) de la couche superficielle disposées de part et d'autre de la première zone (12a), - réaliser au moins une implantation ionique de la couche superficielle à travers les ouvertures (23) du masquage (20), de sorte à rendre amorphe les deuxièmes zones (12b) et à induire une relaxation de la première zone (12a) dans la deuxième direction, - effectuer une recristallisation des deuxièmes zones (12b) de la couche superficielle (12), - enrichir en Germanium la première zone (12a), - formation d'au moins un bloc de grille d'au moins un transistor sur la première zone (12a) de la couche superficielle (12), le bloc de grille (30) s'étendant parallèlement à la deuxième direction.
  2. 2. Procédé selon la revendication 1, dans lequel lors de l'amorphisation des deuxièmes zones (12b), la recristallisation des deuxième zones, et l'enrichissement en Germanium de la couche superficielle (12), une deuxième région de la couche superficielle dédiée à au moins un autre transistor est protégée par un masque (15), l'autre transistor étant de type N, le procédé comprenant en outre, après ledit enrichissement en Germanium, des étapes de : - retrait du masque (15), - formation d'au moins une grille sur la deuxième région.
  3. 3. Procédé selon l'une des revendications 1 ou 2, dans lequel après amorphisation des deuxièmes zones (12b) de la couche superficielle (12) et préalablement à ladite recristallisation de ces deuxièmes zones (12b), on effectue un traitement thermique laser des deuxièmes zones (12b).
  4. 4. Procédé selon l'une des revendications 1 à 3, dans lequel le bloc de masquage de forme allongée est un bloc de grille sacrificiel, le procédé comprenant après amorphisation puis recristallisation des deuxièmes zones (12b), des étapes de : - réalisation d'un deuxième masquage (153-157) formé d'éléments disposés de part et d'autre et contre le bloc (22) de masquage, - retrait du bloc (22) de masquage entre lesdits éléments du deuxième masquage de sorte à former une cavité (156) dévoilant la première zone (12a), puis, après ledit enrichissement en Germanium de la première zone (12a) : - former dans ladite cavité (156) une grille de remplacement.
  5. 5. Procédé selon la revendication 4, dans lequel, après ladite recristallisation des deuxièmes zones (12b) et avant la réalisation du deuxième masquage, on effectue une croissance de régions semi-conductrices (151) de source et de drain de part et d'autre du bloc (22) de masquage, le deuxième masquage (153-157) étant ensuite formé de sorte à recouvrir les régions semi-conductrices (151) de source et de drain.
  6. 6. Procédé selon l'une des revendications 1 à 5, dans lequel après amorphisation des deuxièmes zones (12b) et préalablement audit enrichissement en Germanium on retire le masquage, l'enrichissement en Germanium étant un enrichissement en Germanium de la première zone (12a) et des deuxièmes zones (12b).
  7. 7. Procédé selon l'une des revendications 1 à 6, dans lequel le bloc de masquage (22) de forme allongée est en un matériau ayant une contrainte élastique intrinsèque.
  8. 8. Procédé selon l'une des revendications 1 à 7, dans lequel l'enrichissement en Germanium est réalisé par un procédé de condensation en Germanium lors duquel on dépose une couche semi-conductrice à base de Sii-xGex puis on réalise une oxydation thermique de sorte à faire migrer le Germanium de cette couche semi-conductrice dans la première zone.
  9. 9. Procédé selon l'une des revendications 1 à 8, dans lequel le ou les transistors sont en technologie FDSOI.
  10. 10. Dispositif à transistor(s) doté d'au moins un transistor de type P à structure de canal contraint en compression uni-axiale formée dans une première région d'une couche superficielle en silicium contraint en tension d'un substrat de type sSOI, et d'au moins un transistor de type N à structure de canal contraint en tension dans une deuxième région de ladite couche superficielle.
FR1651963A 2016-03-09 2016-03-09 Procede de fabrication d'un dispositif avec transistor nmos contraint en tension et transistor pmos contraint en compression uni-axiale Active FR3048816B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1651963A FR3048816B1 (fr) 2016-03-09 2016-03-09 Procede de fabrication d'un dispositif avec transistor nmos contraint en tension et transistor pmos contraint en compression uni-axiale
US15/452,049 US10600786B2 (en) 2016-03-09 2017-03-07 Method for fabricating a device with a tensile-strained NMOS transistor and a uniaxial compression strained PMOS transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1651963 2016-03-09
FR1651963A FR3048816B1 (fr) 2016-03-09 2016-03-09 Procede de fabrication d'un dispositif avec transistor nmos contraint en tension et transistor pmos contraint en compression uni-axiale

Publications (2)

Publication Number Publication Date
FR3048816A1 true FR3048816A1 (fr) 2017-09-15
FR3048816B1 FR3048816B1 (fr) 2018-04-13

Family

ID=55759865

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1651963A Active FR3048816B1 (fr) 2016-03-09 2016-03-09 Procede de fabrication d'un dispositif avec transistor nmos contraint en tension et transistor pmos contraint en compression uni-axiale

Country Status (2)

Country Link
US (1) US10600786B2 (fr)
FR (1) FR3048816B1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3088480B1 (fr) 2018-11-09 2020-12-04 Commissariat Energie Atomique Procede de collage avec desorption stimulee electroniquement
FR3091619B1 (fr) 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de guérison avant transfert d’une couche semi-conductrice
FR3091620B1 (fr) 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
FR3100083B1 (fr) 2019-08-20 2021-09-10 Commissariat Energie Atomique Procédé de guérison d’une couche implantée comprenant un traitement thermique préalable à une recristallisation par recuit laser
EP3840033A1 (fr) 2019-12-17 2021-06-23 Commissariat à l'énergie atomique et aux énergies alternatives Procédé de fabrication d'un substrat rf-soi à couche de piégeage issue d'une transformation cristalline d'une couche enterrée

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070010073A1 (en) * 2005-07-06 2007-01-11 Chien-Hao Chen Method of forming a MOS device having a strained channel region
US20080124858A1 (en) * 2006-08-07 2008-05-29 Bich-Yen Nguyen Selective stress relaxation by amorphizing implant in strained silicon on insulator integrated circuit
US20080171426A1 (en) * 2007-01-12 2008-07-17 International Business Machines Corporation Uniaxial strain relaxation of biaxial-strained thin films using ion implantation
US20090291540A1 (en) * 2008-05-22 2009-11-26 Da Zhang CMOS Process with Optimized PMOS and NMOS Transistor Devices
US20130337637A1 (en) * 2012-06-18 2013-12-19 International Business Machines Corporation Strained silicon and strained silicon germanium on insulator metal oxide semiconductor field effect transistors (mosfets)
US20150155170A1 (en) * 2013-11-29 2015-06-04 Commissariat A L'energie Atomique Et Aux Ene Alt Method of fabricating a semiconductor substrate on insulator

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243854A (ja) * 1999-02-22 2000-09-08 Toshiba Corp 半導体装置及びその製造方法
US6558994B2 (en) * 2001-03-01 2003-05-06 Chartered Semiconductors Maufacturing Ltd. Dual silicon-on-insulator device wafer die
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US7601858B2 (en) * 2004-08-17 2009-10-13 Gs Cleantech Corporation Method of processing ethanol byproducts and related subsystems
EP1851789B1 (fr) * 2005-02-24 2013-05-01 Soitec Oxydation thermique d'une couche de sige et applications correspondantes
US7569443B2 (en) * 2005-06-21 2009-08-04 Intel Corporation Complementary metal oxide semiconductor integrated circuit using raised source drain and replacement metal gate
DE102006019935B4 (de) * 2006-04-28 2011-01-13 Advanced Micro Devices, Inc., Sunnyvale SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung
US20080017142A1 (en) * 2006-06-30 2008-01-24 Eaton Corporation Energy Recovery System for an Added Motion System
US20100044748A1 (en) * 2008-08-19 2010-02-25 Ta-Cheng Lin Electrostatic discharge protection device
US8492278B2 (en) * 2010-03-30 2013-07-23 Micron Technology, Inc. Method of forming a plurality of spaced features

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070010073A1 (en) * 2005-07-06 2007-01-11 Chien-Hao Chen Method of forming a MOS device having a strained channel region
US20080124858A1 (en) * 2006-08-07 2008-05-29 Bich-Yen Nguyen Selective stress relaxation by amorphizing implant in strained silicon on insulator integrated circuit
US20080171426A1 (en) * 2007-01-12 2008-07-17 International Business Machines Corporation Uniaxial strain relaxation of biaxial-strained thin films using ion implantation
US20090291540A1 (en) * 2008-05-22 2009-11-26 Da Zhang CMOS Process with Optimized PMOS and NMOS Transistor Devices
US20130337637A1 (en) * 2012-06-18 2013-12-19 International Business Machines Corporation Strained silicon and strained silicon germanium on insulator metal oxide semiconductor field effect transistors (mosfets)
US20150155170A1 (en) * 2013-11-29 2015-06-04 Commissariat A L'energie Atomique Et Aux Ene Alt Method of fabricating a semiconductor substrate on insulator

Also Published As

Publication number Publication date
US20170263607A1 (en) 2017-09-14
FR3048816B1 (fr) 2018-04-13
US10600786B2 (en) 2020-03-24

Similar Documents

Publication Publication Date Title
EP3070744B1 (fr) Procédé de réalisation amelioré d&#39;un transistor dans un empilement de couches semi-conductrices superposées
EP3142151B1 (fr) Procede de realisation d&#39;une structure de canal de transistor en contrainte uni-axiale
EP2887384B1 (fr) Procédé amélioré de réalisation de blocs semi-conducteurs contraints sur la couche isolante d&#39;un substrat semi-conducteur sur isolant
FR3060840A1 (fr) Procede de realisation d&#39;un dispositif semi-conducteur a espaceurs internes auto-alignes
FR3048816A1 (fr) Procede de fabrication d&#39;un dispositif avec transistor nmos contraint en tension et transistor pmos contraint en compression uni-axiale
FR3014244A1 (fr) Procede ameliore de realisation d&#39;un substrat semi-conducteur contraint sur isolant
JP2009535850A (ja) ｉｎｓｉｔｕまたはｅｘｓｉｔｕ熱処理と組み合わされた改良型電界効果トランジスタ向けのイオン注入（ＦＥＴデバイスを製造する方法およびＦＥＴデバイス）
EP2835832A2 (fr) Procede ameliore de realisation de zones dopees et/ou exercant une contrainte sous les espaceurs d&#39;un transistor
US10115590B2 (en) Manufacturing of silicon strained in tension on insulator by amorphisation then recrystallisation
FR3012665A1 (fr)
FR3023411A1 (fr) Generation localisee de contrainte dans un substrat soi
FR2979480A1 (fr) Procede de realisation d&#39;un dispositif a transistors contraints par siliciuration des zones de source et de drain
EP3026711B1 (fr) Procede ameliore pour induire une contrainte dans un canal de transistor a l&#39;aide de regions source/drain sacrificielles et d&#39;un remplacement de grille
EP3503175A1 (fr) Procede de realisation d&#39;un substrat semi-conducteur comprenant au moins une portion de semi-conducteur contraint en compression
EP3026712B1 (fr) Procede ameliore de mise en contrainte d&#39;une zone de canal de transistor
US10170621B2 (en) Method of making a transistor having a source and a drain obtained by recrystallization of semiconductor
US7951662B2 (en) Method of fabricating strained silicon transistor
EP3667715B1 (fr) Procede de realisation d&#39;un substrat semi-conducteur comprenant une region de semi-conducteur contraint
EP3671826B1 (fr) Procédé amélioré de fabrication d&#39;un circuit intégré comportant un transistor nmos et un transistor pmos
FR3012666A1 (fr)
FR3012667A1 (fr)
FR3059150A1 (fr) Procede de realisation d&#39;un transistor fet a grille debordante
EP3667734B1 (fr) Procédé de fabrication de composants microélectroniques
EP4071827A1 (fr) Procédé de réalisation d&#39;un dispositif microélectronique
FR3098345A1 (fr) Procede de realisation d’au moins un dispositif dans du semi-conducteur contraint en compression

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170915

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9