JP5463040B2 - 局所的にGeを濃縮するステップを含む、絶縁層上に半導体を製造するステップ - Google Patents
局所的にGeを濃縮するステップを含む、絶縁層上に半導体を製造するステップ Download PDFInfo
- Publication number
- JP5463040B2 JP5463040B2 JP2009000015A JP2009000015A JP5463040B2 JP 5463040 B2 JP5463040 B2 JP 5463040B2 JP 2009000015 A JP2009000015 A JP 2009000015A JP 2009000015 A JP2009000015 A JP 2009000015A JP 5463040 B2 JP5463040 B2 JP 5463040B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- germanium
- silicon
- oxidation
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32105—Oxidation of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
Description
−シリコン酸化膜層をSi1−XGeX層の上に形成する工程、
−表面シリコン層、Si1−XGeX層、及びシリコン酸化膜層により形成される積層体をエッチングし、エッチングを埋め込み絶縁層に達するまで行なうことにより、前記積層体の少なくとも一つのアイランドを有するエッチング済み構造が得られる、またはエッチングを表面シリコン層に達するまで行なうことにより、前記積層体の少なくとも一つのシリコン領域及び少なくとも一つのアイランドを有するエッチング済み構造が得られるようにする工程、
−酸化防止保護マスクをエッチング済み構造の上に形成し、保護マスクによって、アイランドのシリコン酸化膜層のみが露出して残されるようにする工程、
−アイランドのSi1−XGeX層のゲルマニウムを濃縮して、ゲルマニウムリッチ層を含む、またはゲルマニウム層さえも含むアイランドを埋め込み絶縁層の上に、シリコン酸化膜層がゲルマニウムリッチ層またはゲルマニウム層の上に位置する状態で得られるようにする工程である。
−酸化防止保護層をエッチング済み構造の上に堆積させて、酸化防止保護層が、表面シリコン層及びSi1−XGeX層の合計膜厚よりも厚く、かつ積層体の膜厚よりも薄くなるようにする工程と、
−酸化防止保護層を、アイランドのシリコン酸化膜層が露出するまで平坦化する工程とを含む。
Claims (13)
- 半導体オンインシュレータ基板を、表面シリコン層(13,23,33)を埋め込み絶縁層と呼ばれる電気絶縁層(12,22,32)の上に含むSOI基板を利用して形成する方法であって、前記SOI基板は更に表面シリコン層の上に形成されたSi1−XGeX層(15,25,35)を有し、前記方法は次の工程を含み、これらの工程は:
−シリコン酸化膜層(16,26,36)をSi1−XGeX層の上に形成する工程、
−表面シリコン層、Si1−XGeX層、及びシリコン酸化膜層により形成される積層体をエッチングし、エッチングを埋め込み絶縁層に達するまで行なうことにより、前記積層体の少なくとも一つのアイランド(14,24)を有するエッチング済み構造が得られる、またはエッチングを表面シリコン層(33)に達するまで行なうことにより、前記積層体の少なくとも一つのシリコン領域(33)及び少なくとも一つのアイランド(34)を有するエッチング済み構造が得られるようにする工程、
−酸化防止保護マスク(17,27,37)をエッチング済み構造の上に形成する工程であって、保護マスクが前記少なくとも一つのアイランドを囲むようにする工程、
−アイランドのSi1−XGeX層のゲルマニウムを濃縮して、ゲルマニウムリッチ又はゲルマニウムからなる層(18,28,38)を含むアイランドを、前記ゲルマニウムリッチ又はゲルマニウムからなる層(18,28,38)の上に、シリコン酸化膜層(19,29,39)が位置する状態で得られるようにする工程、
である、方法。 - 酸化防止保護マスクを形成する工程は:
−酸化防止保護層(27)をエッチング済み構造の上に堆積させる工程と、
−酸化防止保護層(27)を、アイランド(24)のシリコン酸化膜層(26)が露出するまで平坦化する工程と、
を含むことを特徴とする、請求項1記載の方法。 - 酸化防止保護層(27)を堆積させた後、被覆層(20)を酸化防止保護層の上に堆積させる工程を含み、
前記平坦化する工程は、
被覆層(20)を化学的機械研磨して、研磨が、酸化防止保護層(27)の内、アイランド(24)上に位置する部分で停止するようにする工程と、次に、
酸化防止保護層(27)でエッチングが停止するように、酸化防止保護層(27)及び被覆層(20)を同時にエッチングする工程と、
を含むことを特徴とする、請求項2記載の方法。 - 被覆層(20)はシリコン酸化膜層であることを特徴とする、請求項3記載の方法。
- 被覆層(20)はHDP(高密度プラズマ)シリコン酸化膜層であることを特徴とする、請求項4記載の方法。
- ゲルマニウムを濃縮する工程の後に、酸化防止保護マスク(17,27,37)と、そしてゲルマニウムリッチ又はゲルマニウムからなる層(18,28,38)上のシリコン酸化膜層(19,29,39)と、を除去する工程を設けることを特徴とする、請求項1乃至5のいずれか一項に記載の方法。
- Si1−XGeX層(15,25,35)はエピタキシー法により形成されることを特徴とする、請求項1乃至6のいずれか一項に記載の方法。
- Si1−XGeX層(15,25,35)上に形成されるシリコン酸化膜層(16,26,36)は、高温の熱酸化により形成される(HTO酸化膜)ことを特徴とする、請求項1乃至7のいずれか一項に記載の方法。
- SOI基板の埋め込み絶縁層は酸化シリコンで形成されることを特徴とする、請求項1乃至8のいずれか一項に記載の方法。
- 酸化防止保護マスク(17,27,37)はシリコン窒化膜により形成されることを特徴とする、請求項1乃至9のいずれか一項に記載の方法。
- ゲルマニウムを濃縮する工程では、酸化工程及び還元工程を繰り返すことを特徴とする、請求項1乃至10のいずれか一項に記載の方法。
- 酸化工程及び還元工程の繰り返しは、前記ゲルマニウムリッチ層上の前記シリコン酸化膜層が酸化防止保護マスクよりも飛び出すことがないように行なわれることを特徴とする、請求項11記載の方法。
- 酸化防止保護マスクは、引っ張り歪み状態、または圧縮歪み状態で形成されることを特徴とする、請求項1乃至12のいずれか一項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0760380A FR2925979A1 (fr) | 2007-12-27 | 2007-12-27 | PROCEDE DE FABRICATION D'UN SUBSTRAT SEMICONDUCTEUR SUR ISOLANT COMPRENANT UNE ETAPE D'ENRICHISSEMENT EN Ge LOCALISE |
FR0760380 | 2007-12-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009188388A JP2009188388A (ja) | 2009-08-20 |
JP5463040B2 true JP5463040B2 (ja) | 2014-04-09 |
Family
ID=39661416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009000015A Expired - Fee Related JP5463040B2 (ja) | 2007-12-27 | 2009-01-05 | 局所的にGeを濃縮するステップを含む、絶縁層上に半導体を製造するステップ |
Country Status (4)
Country | Link |
---|---|
US (1) | US7989327B2 (ja) |
EP (1) | EP2075826B1 (ja) |
JP (1) | JP5463040B2 (ja) |
FR (1) | FR2925979A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2953640B1 (fr) * | 2009-12-04 | 2012-02-10 | S O I Tec Silicon On Insulator Tech | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante |
JP5454984B2 (ja) | 2010-03-31 | 2014-03-26 | 株式会社東芝 | 半導体装置の製造方法 |
US8492811B2 (en) | 2010-09-20 | 2013-07-23 | International Business Machines Corporation | Self-aligned strap for embedded capacitor and replacement gate devices |
CN102623386A (zh) * | 2012-04-12 | 2012-08-01 | 厦门大学 | 具有张应变的绝缘体上锗薄膜的制备方法 |
US8877608B2 (en) * | 2012-07-02 | 2014-11-04 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences | Method for preparing GOI chip structure |
CN102738060B (zh) * | 2012-07-02 | 2014-04-23 | 中国科学院上海微系统与信息技术研究所 | 一种goi晶片结构的制备方法 |
CN103681447A (zh) * | 2012-09-10 | 2014-03-26 | 中国科学院微电子研究所 | Soi衬底制作方法及soi衬底 |
FR2997558B1 (fr) | 2012-10-26 | 2015-12-18 | Aledia | Dispositif opto-electrique et son procede de fabrication |
FR2999800B1 (fr) | 2012-12-13 | 2017-10-13 | St Microelectronics Sa | Procede de fabrication d'une plaquette semiconductrice hybride soi/massif |
JP2014187259A (ja) | 2013-03-25 | 2014-10-02 | Toshiba Corp | 半導体装置の製造方法 |
US9418870B2 (en) * | 2014-02-12 | 2016-08-16 | International Business Machines Corporation | Silicon germanium-on-insulator formation by thermal mixing |
FR3023410A1 (fr) | 2014-07-02 | 2016-01-08 | Aledia | Dispositif optoelectronique a elements semiconducteurs et son procede de fabrication |
FR3030882B1 (fr) | 2014-12-22 | 2018-03-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Circuit integre comportant des transistors pmos a tensions de seuil distinctes |
US10559593B1 (en) | 2018-08-13 | 2020-02-11 | Globalfoundries Inc. | Field-effect transistors with a grown silicon-germanium channel |
FR3088481A1 (fr) | 2018-11-14 | 2020-05-15 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication d’un transistor a effet de champ a jonction alignee avec des espaceurs |
FR3098345B1 (fr) * | 2019-07-05 | 2021-10-08 | Commissariat Energie Atomique | Procede de realisation d’au moins un dispositif dans du semi-conducteur contraint en compression |
CN113675135A (zh) * | 2020-05-14 | 2021-11-19 | 上海功成半导体科技有限公司 | Fd-soi衬底结构、器件结构的制备方法 |
CN113314397A (zh) * | 2021-04-16 | 2021-08-27 | 中国科学院微电子研究所 | 一种半导体衬底及半导体结构的制备方法 |
US20230121650A1 (en) * | 2021-10-15 | 2023-04-20 | International Business Machines Corporation | Stacked nanosheet gate-all-around device structures |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6180499B1 (en) * | 1998-09-29 | 2001-01-30 | Advanced Micro Devices, Inc. | Method for forming polysilicon-germanium gate in CMOS transistor and device made thereby |
US6855436B2 (en) * | 2003-05-30 | 2005-02-15 | International Business Machines Corporation | Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal |
EP1399974A1 (en) * | 2001-06-21 | 2004-03-24 | Massachusetts Institute Of Technology | Mosfets with strained semiconductor layers |
JP3647777B2 (ja) * | 2001-07-06 | 2005-05-18 | 株式会社東芝 | 電界効果トランジスタの製造方法及び集積回路素子 |
JP2003031495A (ja) * | 2001-07-12 | 2003-01-31 | Hitachi Ltd | 半導体装置用基板の製造方法および半導体装置の製造方法 |
JP4413580B2 (ja) * | 2003-11-04 | 2010-02-10 | 株式会社東芝 | 素子形成用基板の製造方法 |
US7163903B2 (en) * | 2004-04-30 | 2007-01-16 | Freescale Semiconductor, Inc. | Method for making a semiconductor structure using silicon germanium |
US7067400B2 (en) * | 2004-09-17 | 2006-06-27 | International Business Machines Corporation | Method for preventing sidewall consumption during oxidation of SGOI islands |
JP2007258485A (ja) * | 2006-03-23 | 2007-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
FR2902234B1 (fr) * | 2006-06-12 | 2008-10-10 | Commissariat Energie Atomique | PROCEDE DE REALISATION DE ZONES A BASE DE Si1-yGey DE DIFFERENTES TENEURS EN Ge SUR UN MEME SUBSTRAT PAR CONDENSATION DE GERMANIUM |
-
2007
- 2007-12-27 FR FR0760380A patent/FR2925979A1/fr not_active Withdrawn
-
2008
- 2008-12-22 US US12/340,839 patent/US7989327B2/en active Active
- 2008-12-22 EP EP08172510.3A patent/EP2075826B1/fr active Active
-
2009
- 2009-01-05 JP JP2009000015A patent/JP5463040B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP2075826B1 (fr) | 2013-08-07 |
EP2075826A3 (fr) | 2011-02-16 |
FR2925979A1 (fr) | 2009-07-03 |
EP2075826A2 (fr) | 2009-07-01 |
US7989327B2 (en) | 2011-08-02 |
JP2009188388A (ja) | 2009-08-20 |
US20090170295A1 (en) | 2009-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5463040B2 (ja) | 局所的にGeを濃縮するステップを含む、絶縁層上に半導体を製造するステップ | |
JP5179200B2 (ja) | 高性能cmos技術のための低コストの歪みsoi基板 | |
JP4678877B2 (ja) | Si:C−OIおよびSGOI上のシリコン・デバイスならびに製造方法 | |
US9812530B2 (en) | High germanium content silicon germanium fins | |
US9461174B2 (en) | Method for the formation of silicon and silicon-germanium fin structures for FinFET devices | |
CN102593118B (zh) | 半导体器件及其制造方法 | |
TWI270146B (en) | Semiconductor-on-insulator (SOI) strained active areas | |
EP3195354B1 (en) | Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers | |
CN104241134A (zh) | 具有替代鳍的非平面晶体管及其制造方法 | |
TWI234202B (en) | Manufacturing method of semiconductor device | |
TWI525823B (zh) | 積體電路裝置及其製造方法 | |
US9865511B2 (en) | Formation of strained fins in a finFET device | |
JP2008053638A (ja) | 半導体素子及びその製造方法 | |
JP4328708B2 (ja) | Cmosデバイスの製造方法及びcmosデバイスを備える構造 | |
JP4888385B2 (ja) | 半導体装置及びその製造方法 | |
US20160359001A1 (en) | Silicon germanium fin | |
JP4322706B2 (ja) | 半導体装置の製造方法 | |
CN107369648B (zh) | 一种双栅氧化层制造方法 | |
CN111710649A (zh) | 一种半导体器件及其制作方法 | |
JP2005197405A (ja) | 半導体装置とその製造方法 | |
JP4290038B2 (ja) | 半導体装置及びトランジスタ並びに半導体装置の製造方法 | |
JP2009164216A (ja) | 半導体装置の製造方法 | |
JP2002184962A (ja) | 半導体基板及びその製造方法、並びに半導体装置 | |
JP2005044892A (ja) | Sgoi基板の製造方法およびひずみsoi基板の製造方法 | |
JP4149966B2 (ja) | 半導体基板と半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131128 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5463040 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |