JP2016100566A - Ｓｏｉウエハの製造方法及びｓｏｉウエハ - Google Patents

Ｓｏｉウエハの製造方法及びｓｏｉウエハ Download PDF

Info

Publication number
JP2016100566A
JP2016100566A JP2014238699A JP2014238699A JP2016100566A JP 2016100566 A JP2016100566 A JP 2016100566A JP 2014238699 A JP2014238699 A JP 2014238699A JP 2014238699 A JP2014238699 A JP 2014238699A JP 2016100566 A JP2016100566 A JP 2016100566A
Authority
JP
Japan
Prior art keywords
layer
diffusion
wafer
soi wafer
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014238699A
Other languages
English (en)
Inventor
山田　哲也
Tetsuya Yamada
哲也 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014238699A priority Critical patent/JP2016100566A/ja
Priority to US14/922,692 priority patent/US20160148834A1/en
Publication of JP2016100566A publication Critical patent/JP2016100566A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Abstract

【課題】ＳＯＩウエハにおいてドーパントの拡散の影響による活性層に形成されるデバイス素子の電気特性の低下を抑制する。【解決手段】支持基板用ウエハ１０の貼り合わせ面を酸化させて酸化層１４を形成する第２工程と、活性層用ウエハ１２の貼り合わせ面にドーパントを導入した拡散層１８、及び、拡散層１８に接してドーパントの拡散を防止する酸化層１６を形成する第３工程及び第４工程と、支持基板用ウエハ１０の貼り合わせ面と活性層用ウエハ１２の貼り合わせ面とを貼り合わせて加熱処理を施す第５工程と、を備えるＳＯＩウエハの製造方法とする。【選択図】図１

Description

本発明は、貼り合わせ法によるＳＯＩウエハの製造方法及びＳＯＩウエハに関する。
高耐圧素子、高集積素子等の半導体電子素子においてＳＯＩ(Silicon on Insulator)ウエハが用いられるようになっている。ＳＯＩウエハは、半導体基板の表面にデバイス作製領域となる活性層と、基板の深さ方向に沿って活性層の下に酸化層等の埋め込み絶縁層を設けた三層構造を有する。
ＳＯＩウエハの製造方法としては、支持基板となるシリコン単結晶ウエハと拡散層を含むシリコン単結晶ウエハとの少なくとも一方の表面に酸化層を形成し、これらのウエハを貼り合わせた後に加熱処理して結合させ、拡散層側のシリコン単結晶ウエハを薄膜化してＳＯＩウエハを得る方法が知られている（特許文献１等）。
国際公開第２００７／１２５７７１号
ところで、埋め込み酸化膜層を有するＳＯＩウエハの製造方法において、埋め込み酸化膜層の界面付近の浅い領域にゲッタリングや空乏層の伸びを抑制するための拡散層を設けた場合、製造時の高温での加熱処理工程において拡散層の不純物が不必要に拡散してしまうという問題があった。例えば、活性層の膜厚が１０μｍ以上のＳＯＩウエハでは、貼り合わせ時の加熱処理による不純物の拡散は大きな問題とならないが、活性層の膜厚が１０μｍ未満になると活性層への不純物の拡散がデバイス素子の電気特性に影響を及ぼすようになる。具体的には、接合漏れ電流の増加等の特性のばらつきや信頼性の低下をもたらす原因となる。
本発明の一つの態様は、支持基板用ウエハの貼り合わせ面を酸化させて酸化層を形成する第１の工程と、活性層用ウエハの貼り合わせ面にドーパントを導入した拡散層、及び、前記拡散層に接して前記ドーパントの拡散を防止する拡散防止層を形成する第２の工程と、前記支持基板用ウエハの貼り合わせ面と前記活性層用ウエハの貼り合わせ面とを貼り合わせて加熱処理を施す第３の工程と、を備えることを特徴とするＳＯＩウエハの製造方法である。
ここで、前記拡散防止層の少なくとも一部は、前記活性層用ウエハの貼り合わせ面から膜厚方向に沿って前記拡散層より深い位置に形成されることが好適である。
また、前記拡散層は、前記活性層用ウエハの貼り合わせ面の一部の領域に形成され、前記拡散防止層は、前記拡散層の周囲の領域に形成されることが好適である。
また、前記拡散防止層は、膜厚が０．１μｍ以上のシリコン酸化層であることが好適である。
本発明の別の態様は、支持基板となる半導体ウエハと、前記半導体ウエハ上に形成された埋め込み酸化層と、前記埋め込み酸化層上に形成された活性層と、を有するＳＯＩウエハであって、前記活性層内に、前記埋め込み酸化層に隣接してドーパントが添加された拡散層を有し、前記拡散層は、前記埋め込み酸化層との界面から前記ドーパントの濃度の最大値に対して濃度が１／１０となる位置までの膜厚が１μｍ以下であることを特徴とするＳＯＩウエハである。
ここで、前記活性層の膜厚が１０μｍ未満であることが好適である。
本発明によれば、ドーパントの拡散の影響によって活性層に形成されるデバイス素子の電気特性が低下することを防ぐことができる。
第１の実施の形態におけるＳＯＩウエハの製造方法を示すフローチャートである。 ＳＯＩウエハの活性層内における拡散層を説明するための図である。 第２の実施の形態におけるＳＯＩウエハの製造方法を示すフローチャートである。 変形例におけるＳＯＩウエハの製造方法を示すフローチャートである。
＜第１の実施の形態＞
図１は、第１の実施の形態におけるＳＯＩウエハの製造方法を示すフローチャートである。以下、図１を参照しつつ、ＳＯＩウエハの製造方法について説明する。
第１工程では、支持基板用ウエハ１０及び活性層用ウエハ１２が準備される。支持基板用ウエハ１０は、ＳＯＩウエハの活性層を支持するための半導体ウエハである。活性層用ウエハ１２は、支持基板用ウエハ１０に貼り合わされて活性層とされる半導体ウエハである。本実施の形態では、支持基板用ウエハ１０及び活性層用ウエハ１２はシリコン半導体ウエハとする。
第２工程では、支持基板用ウエハ１０の表面に酸化層１４が形成される。酸化層１４は、ＳＯＩウエハの埋め込み酸化層（ＢＯＸ酸化層）となる層であり、後述するように支持基板用ウエハ１０と活性層用ウエハ１２とを貼り合わせる際の貼り合わせ面に少なくとも形成される。酸化層１４は、例えば、熱酸化法、デポジション法により形成することができる。酸化層１４の膜厚は、ＳＯＩウエハの埋め込み酸化層（ＢＯＸ酸化層）として必要な特性を得られるようにすればよいが、１μｍ以上とすることが好適である。
第３工程では、活性層用ウエハ１２に酸化層１６が形成される。酸化層１６は、後述するようにＳＯＩウエハから活性層用ウエハ１２を分離する際に利用されると共に、ＳＯＩウエハの活性層内に形成される拡散層のドーパントの拡散を抑制する拡散防止層として利用される。酸化層１６は、酸素原子を活性層用ウエハ１２にイオン注入するＳＩＭＯＸ(Separation by IMplantation of OXygen)で形成することができる。イオン注入は、活性層用ウエハ１２の貼り合わせ面に拡散層となる非酸化領域が残るような注入エネルギーによって行われる。また、酸化層１６は一般的な貼り合わせ法で形成してもよい。
第４工程では、活性層用ウエハ１２に拡散層１８が形成される。拡散層１８は、活性層用ウエハ１２の貼り合わせ面側の埋め込み酸化層１６より表面側の領域にドーパントを導入することによって形成される。拡散層１８の膜厚は、例えば０．１μｍ以上０．３μｍ以下程度とされる。また、拡散層１８に導入されるドーパントは、活性層用ウエハ１２がシリコン半導体ウエハである場合、ｎ型であればリン（Ｐ）、砒素（Ａｓ）、ｐ型であればホウ素（Ｂ）、アルミニウム（Ａｌ）、アンチモン（Ｓｂ）とされる。
拡散層１８は、ドーパントをイオン注入法によって添加することにより形成することができる。ドーパントの導入量は、拡散層１８の利用目的によって異ならせることが好適である。拡散層１８を電界緩和等の一般的な高濃度ドーパント層として利用する場合、リン（Ｐ）、砒素（Ａｓ）、ホウ素（Ｂ）、アンチモン（Ｓｂ）等のドーパントイオンを１０12／ｃｍ2以上１０13／ｃｍ2以下のオーダーでイオン注入することが好ましい。一方、拡散層１８をゲッタリングの目的で形成する場合、砒素（Ａｓ）、アンチモン（Ｓｂ）等のドーパントイオンを１０15／ｃｍ2以上１０16／ｃｍ2以下のオーダーでイオン注入することが好ましい。ゲッタリングとは、ウエハ中の金属不純物が拡散層１８に集まる現象であり、当該現象を積極的に利用することによってＳＯＩウエハの活性層に形成されるデバイス素子への金属不純物の悪影響を抑制することができる。なお、拡散層１８へのドーパントの導入量はこれらに限定されるものではなく、その目的によって適宜変更してもよい。また、イオンの注入エネルギーは、これに限定されるものではないが、４０ｋｅＶ以上１００ｋｅＶ以下の範囲とすることが好適である。なお、第４工程において拡散層１８を形成する際にフォトリソグラフィ等の手法を用いて局所的に拡散層１８を形成してもよい。
第５工程では、支持基板用ウエハ１０と活性層用ウエハ１２が貼り合わされる。支持基板用ウエハ１０の貼り合わせ面と活性層用ウエハ１２の貼り合わせ面を向かい合わせて接触させ、適切な圧力を与えながら加熱することによって支持基板用ウエハ１０と活性層用ウエハ１２とが貼り合わされる。加熱は、１１００℃以上１２００℃以下の温度範囲において１時間以上３時間以下の時間範囲で行うことが好適である。
当該工程における加熱処理によって、酸化層１６に隣接する拡散層１８に導入されたドーパントが拡散し、拡散層１８内におけるドーパント濃度が均一化される。ここで、酸化層１６中のドーパントの拡散係数は拡散層１８中のドーパントの拡散係数よりも概略２〜３桁小さいため、酸化層１６がドーパントの拡散マスクとして働き、ドーパントはほぼ拡散層１８内のみにおいて拡散する。例えば、酸化層１６が設けられていない場合、ドーパントは２μｍ〜４μｍ程度まで拡散するが、酸化層１６が設けられている場合、拡散距離は０．１μｍ〜０．５μｍ程度まで制限され、拡散層１８内に収まる。これにより、酸化層１６と拡散層１８との界面においてドーパント濃度の変化を急峻にすることができる。
第６工程では、拡散層１８を残して活性層用ウエハ１２及び酸化層１６が除去される。化学機械研磨（ＣＭＰ）等の方法によって活性層用ウエハ１２が除去され、さらにウエットエッチングやドライエッチング等の方法によって酸化層１６上に残存するシリコン及び酸化層１６が除去される。これによって、支持基板用ウエハ１０の表面に形成された酸化層１４上に拡散層１８のみが残される。
第７工程では、拡散層１８上にエピタキシャル層２０が形成される。エピタキシャル層２０は、拡散層１８が残留する支持基板用ウエハ１０を１１００℃以上１２００℃以下の温度範囲で加熱しながら、トリクロロシラン（ＨＳｉＣｌ3）、シラン（ＳｉＨ4）等のケイ素含有の原料ガスを拡散層１８の表面上に供給することによって拡散層１８上に成膜される。原料ガスは、水素（Ｈ2）によって希釈してもよい。また、必要に応じてドーパントを含むガスを混合してもよい。
エピタキシャル層２０の膜厚は、特に限定されるものではないが、活性層２２として十分な膜厚とすることが好ましい。エピタキシャル層２０の膜厚は、例えば、３μｍ以上とすることが好適である。拡散層１８とエピタキシャル層２０は併せてＳＯＩウエハの活性層２２として機能する。
ここで、エピタキシャル層２０の成膜に掛る時間は数分であり、拡散層１８からエピタキシャル層２０へのドーパントの拡散は実質的に影響がない程度に抑制することができる。したがって、図２に示すように、第４工程で形成された拡散層１８の膜厚Ｔ１が０．１μｍ以上０．３μｍ以下であれば、第５工程の加熱処理によるドーパントの拡散を考慮したとしても、酸化層１４（埋め込み酸化層）と拡散層１８の界面Ｘから拡散層１８のドーパント濃度の最大値Ｄｍａｘに対してドーパント濃度が１／１０となる位置Ｙまでの膜厚Ｔ２は０．６μｍ〜１．０μｍに抑えることができる。すなわち、拡散層１８の実質的な厚さは酸化層１４との界面から１μｍ以下となる。
なお、ＳＯＩウエハのドーパント濃度の深さ方向の変化は二次イオン質量分析法（ＳＩＭＳ）を用いて測定することができる。すなわち、ＳＯＩウエハ試料を深さ方向に削りながらＳＩＭＳ測定を行うことにより、ＳＯＩウエハ内のドーパント濃度の深さ方向分布を測定することができる。
以上のように、本実施の形態におけるＳＯＩウエハの製造方法によれば、酸化層１６を設けることで、ウエハの貼り合わせ時における加熱による活性層用ウエハ１２内のドーパントの拡散を拡散層１８内にほぼ限定することができる。すなわち、ＳＯＩウエハの製造時の高温での加熱処理による拡散層１８の不純物の不必要な拡散を抑制することができる。したがって、ドーパントの拡散によって活性層２２に形成されるデバイス素子の電気特性の低下を防ぐことができる。特に、活性層２２の膜厚が１０μｍ未満のＳＯＩウエハでは、拡散層１８からのドーパントの拡散が大きければ活性層２２に形成されるデバイス素子の電気特性への影響が大きくなるので、本実施の形態によるデバイス素子への影響の抑制効果が顕著となり、デバイス素子の電気特性が低下することを防ぐことができる。なお、第４工程において拡散層１８を形成する際にフォトリソグラフィ等の手法を用いて局所的に拡散層１８を形成し、局所的にドーパントの拡散を抑制するようにしてもよい。
＜第２の実施の形態＞
上記第１の実施の形態では、酸化層１６を設けることによって、ＳＯＩウエハの活性層２２における膜厚方向へのドーパントの拡散を抑制した。第２の実施の形態では、活性層用ウエハ１２の貼り合わせ面における拡散層１８の一部の領域にトレンチ状に埋め込まれた酸化層を形成することによって横方向（ウエハの面内方向）へのドーパントの拡散を抑制する。
図３は、第２の実施の形態におけるＳＯＩウエハの製造方法を示すフローチャートである。以下、図３を参照しつつ、ＳＯＩウエハの製造方法について説明する。なお、第１の実施の形態と同様の処理を行う工程については説明を省略する。
第３工程では、活性層用ウエハ１２に酸化層１６及びトレンチ状の酸化層２４が形成される。酸化層１６は、上記第１の実施の形態と同様に形成される。酸化層１６の形成後、フォトリソグラフィ技術を用いて、拡散層１８となる領域のうちトレンチ状の酸化層２４を形成する領域のシリコン層をエッチングで除去し、その領域に酸化層２４を埋め込み形成し、表面を化学機械研磨（ＣＭＰ）等の方法によって研磨して平坦化する。
第４工程では、活性層用ウエハ１２に拡散層１８が形成される。拡散層１８は、フォトリソグラフィ技術を用いて、活性層用ウエハ１２の貼り合わせ面側の埋め込み酸化層１６より表面側の領域において酸化層２４によって囲まれた領域にドーパントを導入することによって形成される。これにより、拡散層１８は、酸化層２４の周囲において酸化層２４によってトレンチ分離された領域に形成される。
以下、第１の実施の形態と同様に第５工程から第７工程が行われ、エピタキシャル層２０及び拡散層１８を含む活性層、酸化層１４及び支持基板用ウエハ１０が積層されたＳＯＩウエハが形成される。
本実施の形態では、酸化層１６及び酸化層２４がドーパントの拡散マスクとして機能し、貼り合わせ工程（第５工程）における加熱処理において拡散層１８に導入されたドーパントは酸化層１６及び酸化層２４に囲まれた領域内のみにおいて拡散する。このように、ＳＯＩウエハの深さ方向のみならず平面方向（横方向）へのドーパントの拡散を抑制することによって、ＳＯＩウエハの埋め込み酸化層となる酸化層１６の近傍に高いドーパント濃度を有する拡散層１８を局所的に形成することができる。
これにより、ＳＯＩウエハの表面の一部の領域に埋め込み拡散層を形成しようとした場合、貼り合わせ時の加熱処理によって横方向への拡散が生じることを防ぐことができ、互いに隣り合うデバイス素子との距離を短くし、チップ面積を減少させることができる。
特に、ＳＯＩウエハの活性層の表面領域におけるデバイス素子形成において、拡散層１８を必要とするデバイス素子と必要としないデバイス素子との平面距離を短くすることができる。したがって、チップ面積を小さくすることができ、素子の集積度を高めることができる。なお、本実施の形態では、酸化層１６を設けて深さ方向へのドーパントの拡散を抑制する構成としたが、酸化層１６を設けることなく酸化層２４によって平面方向（横方向）のみへのドーパントの拡散を抑制するようにしてもよい。
＜変形例＞
上記第２の実施の形態では、拡散層１８を活性層用ウエハ１２の表面の一箇所の領域のみに形成する態様としたが、これに限定されるものではなく、複数箇所の領域に拡散層１８を形成してもよい。
具体的には、上記第２の実施の形態における第４工程において、図４に示すように、フォトリソグラフィ技術を複数回適用して、活性層用ウエハ１２の貼り合わせ面内において複数の拡散層１８（１８ａ，１８ｂ）を形成することができる。図４の例では、一回目のフォトリソグラフィによってレジスト層２６を形成し、レジスト層２６をマスクとしてイオン注入することによって中央部の拡散層１８ａを形成している。その後、レジスト層２６を除去し、二回目のフォトリソグラフィによって再びレジスト層２８を形成し、レジスト層２８をマスクとしてイオン注入することによって拡散層１８ａの両側に拡散層１８ｂを形成している。
このとき、拡散層１８ａに対するイオン注入条件（イオン注入量、イオン注入エネルギー）を拡散層１８ｂに対するイオン注入条件と異ならせることによって、拡散層１８ａ及び拡散層１８ｂのそれぞれにおいてドーパント量及びその分布がことなる複数の拡散層１８を形成することができる。
また、活性層用ウエハ１２に形成した酸化層１６を複数の拡散層１８を形成するためのアライメント用マークとして利用できるため、拡散層１８を形成するためのアライメント用マーク形成工程を省くことができる。そして、当該アライメント用マークを利用することによって、複数の拡散層１８を局所的に作り分けることが可能となる。
本変形例によれば、ＳＯＩウエハの活性層に形成されるデバイス素子の各々に対して必要される拡散層１８の特性に合わせて、各デバイス素子が形成される領域に当該デバイス素子に適した拡散層１８を局所的に形成することができる。これにより、ＳＯＩウエハに形成されるデバイス素子の特性を向上させることができる。
本発明の実施の形態及び変形例に係る発明は、様々なタイプのＳＯＩウエハに適用することが可能であり、ＳＯＩウエハ上に形成されるデバイス素子の特性を向上させることができる。
１０ 支持基板用ウエハ、１２ 活性層用ウエハ、１４ 酸化層、１６ 酸化層、１８（１８ａ，１８ｂ） 拡散層、２０ エピタキシャル層、２２ 活性層、２４ 酸化層、２６，２８ レジスト層。

Claims (6)

  1. 支持基板用ウエハの貼り合わせ面を酸化させて酸化層を形成する第１の工程と、
    活性層用ウエハの貼り合わせ面にドーパントを導入した拡散層、及び、前記拡散層に接して前記ドーパントの拡散を防止する拡散防止層を形成する第２の工程と、
    前記支持基板用ウエハの貼り合わせ面と前記活性層用ウエハの貼り合わせ面とを貼り合わせて加熱処理を施す第３の工程と、
    を備えることを特徴とするＳＯＩウエハの製造方法。
  2. 請求項１に記載のＳＯＩウエハの製造方法であって、
    前記拡散防止層の少なくとも一部は、前記活性層用ウエハの貼り合わせ面から膜厚方向に沿って前記拡散層より深い位置に形成されることを特徴とするＳＯＩウエハの製造方法。
  3. 請求項１又は２に記載のＳＯＩウエハの製造方法であって、
    前記拡散層は、前記活性層用ウエハの貼り合わせ面の一部の領域に形成され、
    前記拡散防止層は、前記拡散層の周囲の領域に形成されることを特徴とするＳＯＩウエハの製造方法。
  4. 請求項１〜３のいずれか１項に記載のＳＯＩウエハの製造方法であって、
    前記拡散防止層は、膜厚が０．１μｍ以上のシリコン酸化層であることを特徴とするＳＯＩウエハの製造方法。
  5. 支持基板となる半導体ウエハと、
    前記半導体ウエハ上に形成された埋め込み酸化層と、
    前記埋め込み酸化層上に形成された活性層と、
    を有するＳＯＩウエハであって、
    前記活性層内に、前記埋め込み酸化層に隣接してドーパントが添加された拡散層を有し、前記拡散層は、前記埋め込み酸化層との界面から前記ドーパントの濃度の最大値に対して濃度が１／１０となる位置までの膜厚が１μｍ以下であることを特徴とするＳＯＩウエハ。
  6. 請求項５に記載のＳＯＩウエハであって、
    前記活性層の膜厚が１０μｍ未満であることを特徴とするＳＯＩウエハ。
JP2014238699A 2014-11-26 2014-11-26 Ｓｏｉウエハの製造方法及びｓｏｉウエハ Pending JP2016100566A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014238699A JP2016100566A (ja) 2014-11-26 2014-11-26 Ｓｏｉウエハの製造方法及びｓｏｉウエハ
US14/922,692 US20160148834A1 (en) 2014-11-26 2015-10-26 Soi wafer fabrication method and soi wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014238699A JP2016100566A (ja) 2014-11-26 2014-11-26 Ｓｏｉウエハの製造方法及びｓｏｉウエハ

Publications (1)

Publication Number Publication Date
JP2016100566A true JP2016100566A (ja) 2016-05-30

Family

ID=56010935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014238699A Pending JP2016100566A (ja) 2014-11-26 2014-11-26 Ｓｏｉウエハの製造方法及びｓｏｉウエハ

Country Status (2)

Country Link
US (1) US20160148834A1 (ja)
JP (1) JP2016100566A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312133B2 (en) 2016-03-23 2019-06-04 Toyota Jidosha Kabushiki Kaisha Method of manufacturing silicon on insulator substrate

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129258A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 半導体ウエハの製造方法および半導体集積回路装置の製造方法
JPH05136108A (ja) * 1991-11-08 1993-06-01 Shin Etsu Handotai Co Ltd Ｓｏｉ基板の製造方法
JPH06163862A (ja) * 1992-11-27 1994-06-10 Nec Corp Ｓｏｉ基板構造及びその製造方法
JPH09260618A (ja) * 1996-03-19 1997-10-03 Nippon Telegr & Teleph Corp <Ntt> Ｓｏｉ基板の製造方法
JPH1032321A (ja) * 1995-12-30 1998-02-03 Hyundai Electron Ind Co Ltd Ｓｏｉ基板およびその製造方法
US20090280621A1 (en) * 2008-05-08 2009-11-12 Sumco Corporation Method Of Producing Bonded Wafer
JP2014099477A (ja) * 2012-11-13 2014-05-29 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129258A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 半導体ウエハの製造方法および半導体集積回路装置の製造方法
JPH05136108A (ja) * 1991-11-08 1993-06-01 Shin Etsu Handotai Co Ltd Ｓｏｉ基板の製造方法
JPH06163862A (ja) * 1992-11-27 1994-06-10 Nec Corp Ｓｏｉ基板構造及びその製造方法
JPH1032321A (ja) * 1995-12-30 1998-02-03 Hyundai Electron Ind Co Ltd Ｓｏｉ基板およびその製造方法
JPH09260618A (ja) * 1996-03-19 1997-10-03 Nippon Telegr & Teleph Corp <Ntt> Ｓｏｉ基板の製造方法
US20090280621A1 (en) * 2008-05-08 2009-11-12 Sumco Corporation Method Of Producing Bonded Wafer
JP2009272471A (ja) * 2008-05-08 2009-11-19 Sumco Corp 貼り合わせウェーハの製造方法
JP2014099477A (ja) * 2012-11-13 2014-05-29 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312133B2 (en) 2016-03-23 2019-06-04 Toyota Jidosha Kabushiki Kaisha Method of manufacturing silicon on insulator substrate

Also Published As

Publication number Publication date
US20160148834A1 (en) 2016-05-26

Similar Documents

Publication Publication Date Title
JP7189403B2 (ja) ディープトレンチ充填のためのポリサンドイッチ
US9543418B2 (en) Semiconductor liner of semiconductor device
CN104934472B (zh) Finfet结构及其制造方法
US9306069B2 (en) Isolation structure of fin field effect transistor
US7422956B2 (en) Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers
JP2007299951A (ja) 半導体装置およびその製造方法
US8710621B2 (en) Bipolar transistor with diffused layer between deep trench sidewall and collector diffused layer
US20140302657A1 (en) Method for fabricating power semiconductor device
CN106233439B (zh) 高击穿n型埋层
JP2011066188A (ja) 半導体装置及びその製造方法
JP2016100566A (ja) Ｓｏｉウエハの製造方法及びｓｏｉウエハ
US9129910B2 (en) Wafer processing
TWI548090B (zh) 半導體裝置及其製作方法
TW202013507A (zh) 半導體結構的形成方法
JP7334698B2 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2011187612A (ja) 半導体装置
TWI642116B (zh) 製作半導體元件的方法
JP2008187124A (ja) 半導体装置及びその製造方法
JP4943394B2 (ja) 半導体装置の製造方法
KR20230011297A (ko) 무선 주파수 응용을 위한 반도체-온-절연체 기판을 제조하는 공정
KR101289121B1 (ko) 반도체 소자 및 이의 제조방법
JP5588162B2 (ja) 半導体装置の製造方法
JP2009283492A (ja) 半導体装置の製造方法
JP2009111020A (ja) 半導体装置およびその製造方法
JP2007103489A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170725