JP2009283492A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】拡散層の結晶欠陥を減少させることができ、さらにデッドエリアを減少させてチップサイズを小さくすることができる半導体装置の製造方法を提供する。
【解決手段】シリコンからなる基材１にトレンチ５を形成するトレンチ形成工程と、トレンチ５の内表面５ａ，５ｂに応力を緩和する緩衝層６を形成する緩衝層形成工程と、緩衝層６が形成されたトレンチ６に絶縁物７を充填する絶縁物充填工程と、基材１の絶縁物７が充填されたトレンチ５によって分離された領域Ｐ，Ｎに不純物を注入する不純物注入工程と、基材１を熱処理して、注入された不純物を熱拡散させる熱処理工程と、を有することを特徴とする。
【選択図】図２

Description

この発明は、半導体装置の製造方法に関するものである。

従来から、デジタル回路、アナログ回路、高電圧回路、高周波回路等、機能や動作が異なる回路ブロックを１つのチップに混載した半導体装置が知られている。
このような半導体装置では微細化、高集積化、多機能化、多電源化が進み、デジタル回路やアナログ回路の電源は低電圧化が、高周波回路の電源は高周波化が進んでいる。そのため、回路のラッチアップや、回路ブロックの各々の間におけるノイズ伝播によるクロストーク、誤作動等が問題となっている。
このような問題の解決策として、ＳＯＩ基板と深いトレンチ（溝）により、回路ブロックの各々の間を絶縁分離する技術が開示されている（例えば、特許文献１および２参照）。
特開２００４−６４０００号公報 特開２００５−２２８９３１号公報

しかしながら、上記従来の半導体装置では、高耐圧トランジスタを混載する場合、その高耐圧化のために低濃度で深い拡散層が必要となる。そのため、導電性の不純物をイオン注入し、高温・長時間の熱処理を行って、熱拡散により低濃度で深い拡散層を形成する必要がある。このとき、イオン注入した領域の周辺部やｐｎジャンクション境界付近では、不純物拡散により徐々に濃度が低下するような濃度勾配が発生する。

このような不純物の濃度勾配が発生した領域に半導体装置の素子を形成すると、素子の特性が変動してしまう。そのため、その領域は素子を配置することができない領域（デッドエリア）になるという問題がある。また、より低濃度でより深い拡散層を形成するほど、不純物が拡散する範囲が拡大し、デッドエリアが拡大する傾向がある。
このような問題を解決するために、高耐圧トランジスタの深い拡散層に応じた深いトレンチを形成し、そのトレンチに絶縁物を充填して、基材の表面方向等、深さ方向以外への不純物の拡散を防止することが考えられる。

しかし、深いトレンチを形成した後に拡散層を形成する場合には、高耐圧トランジスタの高温・長時間の熱処理によって、トレンチ内の絶縁物とシリコン基板との間に応力が発生する。そして、拡散層に結晶欠陥が広範囲に亘って生じるという課題がある。このような結晶欠陥は、リーク電流が発生する要因になる。
逆に、拡散層を形成後にトレンチを形成した場合には、熱処理時の不純物の濃度勾配の発生を防止できず、デッドエリアが発生してしまうという課題がある。

そこで、この発明は、拡散層の結晶欠陥を減少させることができ、さらにデッドエリアを減少させてチップサイズを小さくすることができる半導体装置の製造方法を提供する。

上記の課題を解決するために、本発明の半導体装置の製造方法は、シリコンからなる基材にトレンチを形成するトレンチ形成工程と、前記トレンチの内表面に応力を緩和する緩衝層を形成する緩衝層形成工程と、前記緩衝層が形成された前記トレンチに絶縁物を充填する絶縁物充填工程と、前記基材の前記絶縁物が充填された前記トレンチによって分離された領域に不純物を注入する不純物注入工程と、前記基材を熱処理して、注入された前記不純物を熱拡散させる熱処理工程と、を有することを特徴とする。

このように製造することで、熱処理工程において基材の表面近傍に注入された不純物が拡散する際に、基材の表面方向の拡散がトレンチに充填された絶縁物によって遮蔽される。これにより、基材の表面方向に不純物の濃度勾配が発生することが防止され、デッドエリアを減少させることができる。また、不純物をトレンチの深さ方向に拡散させ、深い拡散層を形成することが可能になる。
また、トレンチの内表面には緩衝層が形成されているので、熱処理工程において基材と絶縁物との間に発生した応力を、緩衝層により緩和することができる。これにより、熱処理工程において基材に結晶欠陥が発生することを防止できる。
したがって、本発明の半導体装置の製造方法によれば、高耐圧トランジスタ等の深い拡散層を形成する際に、拡散層の結晶欠陥を減少させることができる。また、デッドエリアを減少させてチップサイズを小さくすることができる。

また、本発明の半導体装置の製造方法は、前記緩衝層形成工程において、前記緩衝層をアモルファスシリコンにより形成することを特徴とする。

このように製造することで、緩衝層の結晶構造が基材の結晶構造よりも疎に形成される。そのため、基材と絶縁物との間に応力が発生した場合に、基材よりも緩衝層に結晶欠陥が発生しやすくなる。したがって、熱処理工程において結晶欠陥を緩衝層に集中させ、基材に結晶欠陥が発生することを防止できる。

また、本発明の半導体装置の製造方法は、前記絶縁物充填工程において、前記絶縁物としてシリコン酸化物を充填することを特徴とする。

このように製造することで、基材の表面近傍に注入された不純物が、熱処理時に基材の表面方向に拡散することを防止できる。

また、本発明の半導体装置の製造方法は、前記熱処理工程の後に、前記絶縁物を除去し、前記緩衝層を酸化して酸化膜を形成する緩衝層酸化工程を有することを特徴とする

このように製造することで、緩衝層を酸化してトレンチの内表面に酸化膜を形成することができる。また、酸化膜と基材との間に明確な境界面を形成することができる。

また、本発明の半導体装置の製造方法は、前記緩衝層酸化工程の後に、前記酸化膜を除去する酸化膜除去工程と、前記酸化膜除去工程により露出された前記トレンチの内側面を酸化する内側面酸化工程を有することを特徴とする。

このように製造することで、熱処理工程において緩衝層に結晶欠陥が発生した場合であっても、緩衝層を酸化膜として除去することができる。また、酸化膜を除去してトレンチの内側面を酸化することで、トレンチの内側面に均質な酸化シリコン膜を所望の厚さに形成することができる。

また、本発明の半導体装置の製造方法は、前記緩衝層酸化工程または前記内側面酸化工程の後に、前記トレンチに絶縁材料を充填する絶縁材料充填工程を有することを特徴とする。

このように製造することで、デジタル回路、アナログ回路、高電圧回路、高周波回路等、機能や動作が異なる回路ブロックを１つのチップに混載した半導体装置を製造することができる。

また、本発明の半導体装置の製造方法は、前記トレンチ形成工程の前に、前記基材の表面に酸化絶縁膜を形成する酸化絶縁膜形成工程と、前記酸化絶縁膜の表面に窒化膜を形成する窒化膜形成工程と、前記酸化絶縁膜および前記窒化膜に開口部を形成する開口部形成工程と、を有し、前記トレンチ形成工程において、前記酸化膜および窒化膜をマスクとして前記トレンチを形成することを特徴とする。

このように製造することで、窒化膜および酸化膜をマスクとして基材に高精度にトレンチを形成することができる。

また、本発明の半導体装置の製造方法は、前記絶縁物充填工程の後に、前記窒化膜上に形成された前記絶縁物および前記緩衝層を除去すると共に、前記窒化膜を研磨して平坦化する平坦化工程を有することを特徴とする。

このように製造することで、窒化膜の表面と緩衝層の端面と絶縁物の端面とを揃えるとともに、窒化膜を薄膜化することができる。

また、本発明の半導体装置の製造方法は、前記不純物注入工程の前に、前記窒化膜を薄膜化するエッチング工程を有することを特徴とする

このように製造することで、窒化膜を基材への不純物の注入に支障のない膜厚に薄膜化することができる。

また、本発明の半導体装置の製造方法は、前記絶縁材料充填工程の後に、前記窒化膜上に堆積した前記絶縁材料を除去するとともに、前記窒化膜を除去する酸化絶縁膜露出工程を有することを特徴とする。

このように製造することで、後の工程で基材上にトランジスタ等を形成することが可能になる。

＜第一実施形態＞
以下、本発明の第一実施形態について図面を参照して説明する。なお、以下の各図面では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を適宜変更している。
本実施形態では、ＳＯＩ（Silicon On Insulator）基板を用いて、デジタル回路、アナログ回路、高電圧回路、高周波回路等、機能や動作が異なる回路ブロックを１つのチップに混載した半導体装置の製造方法について説明する。

また、本実施形態では、シリコンからなる基材をエッチングしてトレンチを形成し、基材に不純物を注入して熱処理し、拡散層を形成する工程を中心に説明する。その他の工程は、公知のものを用いることができる。
図１（ａ）〜（ｆ）、図２（ａ）〜（ｆ）、および図３（ａ）〜（ｄ）は、本実施形態の半導体装置の製造工程を示す断面図である。

（酸化絶縁膜、窒化膜形成工程）
まず、図１（ａ）に示すように、シリコンからなる基材１の表面に酸化絶縁膜２を形成する。例えば、基材１の表面１ａを熱酸化することで、基材１の表面１ａにＳｉＯ_２（シリコン酸化物）からなる酸化絶縁膜２を形成する。
次に、酸化絶縁膜２の表面２ａに窒化膜３を形成する。窒化膜３は、例えば、ＣＶＤ(Chemical Vapor Deposition）法等により、酸化絶縁膜２上にＳｉＮ（シリコン窒化物）を堆積させることにより形成する。

（開口部形成工程）
次に、図１（ｂ）に示すように、酸化絶縁膜２および窒化膜３に開口部４を形成する。例えば、窒化膜３上にレジストマスク（図示略）を形成し、そのレジストマスクをパターニングして、窒化膜３および酸化絶縁膜２の開口部４に対応する部分を開口させる。そして、レジストマスクを介して窒化膜３および酸化絶縁膜２をエッチングすることで、例えば約２μｍ程度の幅Ｗの開口部４を形成する。

（トレンチ形成工程）
次に、図１（ｃ）に示すように、窒化膜３および酸化絶縁膜２の開口部４を介して基材１を深さ方向に異方性エッチングしてトレンチ５を形成する。ここでは、高耐圧トランジスタの深い拡散層に対応する深いトレンチ５を形成する。トレンチ５の深さｄ５は、例えば約５μｍ程度に形成する。トレンチ５の形成により、基材１は素子領域Ｐ，Ｎと分離領域Ｄとに分割される。

（緩衝層形成工程）
次に、図１（ｄ）に示すように、後述する絶縁物７と基材１との間の応力を緩和する緩衝層６を形成する。緩衝層６は、例えばＣＶＤ法等により、アモルファスシリコンを堆積させて形成する。これにより、窒化膜３の表面３ａとトレンチ５の内側面５ａおよび底面５ｂ（内表面）にアモルファスシリコンからなる緩衝層６が形成される。本実施形態では、緩衝層６の膜厚Ｔ６は例えば約２００ｎｍ程度に形成する。

（絶縁物充填工程、平坦化工程）
次に、図１（ｅ）に示すように、内表面に緩衝層６が形成されたトレンチ５に絶縁物７を充填する。ここでは、ＣＶＤ法等を用い、トレンチ５に絶縁物７としてＳｉＯ_２等のシリコン酸化物を充填する。
次いで、例えばＣＭＰ（Chemical Mechanical Polishing）法等により、窒化膜３上に形成された絶縁物７および緩衝層６を除去すると共に、窒化膜３を研磨して平坦化する。

（エッチング工程）
次に、図１（ｆ）に示すように、窒化膜３を薄膜化する。窒化膜３は、例えば熱リン酸等によるエッチングにより薄膜化することができる。窒化膜３は、続く不純物注入工程において、不純物の注入に支障がない膜厚Ｔ３まで薄膜化する。

（不純物注入工程）
次に、図２（ａ）に示すように、基材１上の窒化膜３やトレンチ５内の緩衝層６および絶縁物７を覆うように、フォトレジスト８を形成する。そして、トレンチ５内の絶縁物７により分離された素子領域Ｐ，Ｎのうち、例えばｐ型の拡散層１ｐを形成する素子領域Ｐのフォトレジスト８を露光・現像によりパターニングして開口させる。

次いで、フォトレジスト８の開口部に露出された素子領域Ｐの基材１に、例えばＢ（ホウ素）、Ａｌ（アルミニウム）等の不純物を注入する。これにより、拡散層１ｐの基材１の表面１ａの近傍に不純物が注入された状態となる。
次いで、フォトレジスト８を除去し、再度、基材１上の窒化膜３やトレンチ５内の緩衝層６および絶縁物７を覆うように、フォトレジスト８を形成する。

次いで、図２（ｂ）に示すように、ｎ型の拡散層１ｎを形成する素子領域Ｎのフォトレジスト８を露光・現像によりパターニングして開口させる。
次いで、フォトレジスト８の開口部に露出された素子領域Ｎの基材１に、例えばＰ（リン）、Ａｓ（ヒ素）等の不純物を注入する。これにより、拡散層１ｎの基材１の表面１ａの近傍に不純物が注入された状態となる。

（熱処理工程）
次に、図２（ｃ）に示すように、基材１を熱処理して、注入された不純物を熱拡散させる。熱処理は、例えば約１１５０℃程度の温度により数時間行う。これにより、基材１の表面１ａの近傍に注入された不純物が拡散し、高耐圧トランジスタに適した深い拡散層１ｐ，１ｎが形成される。このとき、トレンチ５の深さｄ５は、不純物の拡散がトレンチ５の深さｄ５を越えて深さ方向に進行しないように設定する。

（緩衝層酸化工程）
次に、図２（ｄ）に示すように、トレンチ５内に充填された絶縁物７を除去し、トレンチ５の内表面の緩衝層６を露出させる。絶縁物７は、例えばウェットエッチングによって除去することができる。
次いで、図２（ｅ）に示すように、トレンチ５の内表面に露出された緩衝層６を酸化して、酸化膜９を形成する。このとき、基材１のトレンチ５の内側面５ａおよび底面５ｂの結晶欠陥が生じた部分が完全に酸化されて酸化膜９となるようにする。緩衝層６の酸化は、例えば約９５０℃〜１０００℃程度の温度により行う。加熱時間は、酸化する緩衝層６の膜厚Ｔ６に応じて調整する。本実施形態では、例えば数十分程度の加熱時間とすることができる。

（酸化膜除去工程）
次に、図２（ｆ）に示すように、トレンチ５の内表面の酸化膜９を除去する。酸化膜９は、例えばフッ酸等によるウェットエッチングにより除去することができる。
（内側面酸化工程）
次いで、トレンチ５の内表面（内側面５ａおよび底面５ｂ）を酸化する。
これにより、図３（ａ）に示すように、トレンチ５の内表面にシリコン酸化物からなる絶縁膜１０を形成する。トレンチ５の内表面の酸化は、例えば熱酸化により行うことができる。

トレンチ５の内表面の熱酸化は、例えば約９５０℃〜１０００℃程度の温度により行う。熱酸化における加熱時間は、形成する絶縁膜１０の膜厚Ｔ１０に応じて調整する。本実施形態では、例えば数十分程度の加熱時間とし、膜厚Ｔ１０が約２５０ｎｍ程度の絶縁膜１０を形成する。

（絶縁材料充填工程）
次に、図３（ｂ）に示すように、トレンチ５に絶縁材料１１を充填する。本実施形態では、絶縁材料１１として、例えばポリシリコンを用いている。絶縁材料１１は、例えばＣＶＤ法等により充填することができる。これにより、トレンチ５内に絶縁材料１１が充填されるとともに、窒化膜３上にも絶縁材料１１が堆積する。

（酸化絶縁膜露出工程）
次に、図３（ｃ）に示すように、窒化膜３上に堆積した絶縁材料１１を除去する。絶縁材料１１は、例えばＣＭＰ法により除去する。
次いで、図３（ｄ）に示すように、窒化膜３を除去する。窒化膜３は、例えば熱リン酸等を用いたウェットエッチングにより除去することができる。
以上により、基材１の素子領域Ｐ，Ｎに高耐圧トランジスタに適した深い拡散層１ｐ、１ｎを形成することができる。また、基材１の表面１ａおよびトレンチ５の内表面には、酸化絶縁膜２および絶縁膜１０が形成され、トレンチ５には絶縁材料１１が充填された状態となる。

以上の工程に続いて、公知の方法により通常の素子分離やトランジスタの形成などを行うことで、デジタル回路、アナログ回路、高電圧回路、高周波回路等、機能や動作が異なる回路ブロックを１つのチップに混載した半導体装置を形成することができる。

次に、本実施形態の作用について説明する。
本実施形態では、素子領域Ｐ，Ｎを分離するトレンチ５に絶縁物７としてシリコン酸化物が充填されている。そのため、基材１の表面１ａ近傍に注入された不純物が熱処理工程において拡散する際に、基材１の表面１ａ方向の拡散がトレンチ５に充填された絶縁物７によって遮蔽される。

したがって、基材１の表面１ａ近傍に注入された不純物が、基材１の表面１ａ方向に拡散することを防止できる。これにより、基材１の表面１ａ方向に不純物の濃度勾配が発生することが防止され、デッドエリアを減少させることができる。また、不純物をトレンチ５の深さｄ５方向に拡散させ、高耐圧トランジスタ等に適した深い拡散層１ｐ，１ｎを形成することが可能になる。

また、本実施形態では、トレンチ５の内表面にアモルファスシリコンからなる緩衝層６が形成されている。これにより、緩衝層６の結晶構造が基材１の結晶構造よりも疎に形成される。そのため、基材１と絶縁物７との間に応力が発生した場合に、その応力を緩衝層６によって緩和することができる。

したがって、熱処理工程において基材１と絶縁物７との間に発生した応力を、緩衝層６により緩和することができる。これにより、熱処理工程において基材１に結晶欠陥が発生することを防止できる。

一般に、デジタル回路で用いられる微細トランジスタと、アナログ回路や高電圧回路に用いられる高耐圧トランジスタとでは製造方法が大きく異なっている。
微細トランジスタと高耐圧トランジスタとでは、特に、熱処理に関して大きな違いがある。微細トランジスタでは、不純物の必要以上の拡散はトランジスタの性能低下に繋がるため、低温・短時間の熱処理が行われる。一方、高耐圧トランジスタでは、不純物を深さ方向に拡散させて深い拡散層を得るために、高温・長時間の熱処理を行う必要がある。

本実施形態では、このような条件の異なる熱処理を１つの製造工程に組み込むために、製造工程の初期段階で高耐圧トランジスタの高温・長時間の熱処理を行うことを想定している。そして、その後の工程で微細トランジスタの低温・短時間の熱処理を行うことにより、微細トランジスタが高温・長時間の熱処理に晒されることを防止できる。

また、本実施形態では、熱処理工程の後に絶縁物７を除去し、緩衝層６を酸化して酸化膜９を形成するので、酸化膜９と基材１と間に明確な境界面を形成することができる。また、熱処理工程においてトレンチ５の内表面の基材１に結晶欠陥が生じ場合であっても、その部分を緩衝層６と共に酸化させて酸化膜９とすることができる。

さらに、本実施形態では、緩衝層６を酸化させて形成した酸化膜９を除去している。これにより、熱処理工程においてトレンチ５の内表面の基材１に結晶欠陥が発生した場合であっても、その部分を緩衝層６と共に酸化膜９として除去することができる。
また、酸化膜９を除去した後、トレンチ５の内側面を酸化して絶縁膜１０を形成することで、トレンチ５の内側面５ａに均質な酸化シリコンからなる絶縁膜１０を所望の膜厚Ｔ１０に形成することができる。

また、トレンチ５の内側面５ａに約２５０ｎｍ程度の膜厚Ｔ１０の絶縁膜１０を形成することで、各回路ブロックの電源電圧の差が例えば５０Ｖ以上の場合であっても、各回路ブロックを絶縁分離することができる。
したがって、本実施形態では、例えば５Ｖの電源電圧の回路ブロックと、１００Ｖの電源電圧の回路ブロックとを絶縁分離して、１つのチップに混載することができる。

また、トレンチ５の内側面５ａを酸化させて絶縁膜１０を形成した後に、トレンチ５に絶縁材料１１を充填している。これにより、後の工程でデジタル回路、アナログ回路、高電圧回路、高周波回路等、機能や動作が異なる回路ブロック形成することができる。
したがって、１つのチップに複数の異なる回路ブロックを混載した半導体装置を製造することができる。

また、本実施形態では、トレンチ５を形成する工程の前に、基材１の表面１ａに酸化絶縁膜２を形成し、さらにその表面２ａに窒化膜３を形成している。これにより、窒化膜３が形成された領域の酸化が防止され、選択的な酸化が可能となる。
また、酸化絶縁膜２および窒化膜３に開口部４を形成することで、窒化膜３および酸化絶縁膜２をマスクとして、エッチングにより基材１にトレンチ５を形成することができる。

また、トレンチ５に絶縁物７を充填した後に、ＣＭＰ法により窒化膜３上に形成された絶縁物７および緩衝層６を除去すると共に、窒化膜３を研磨して平坦化している。これにより、窒化膜３の表面３ａと緩衝層６の端面と絶縁物７の端面とを揃えるとともに、窒化膜３を薄膜化することができる。
また、基材１に不純物を注入する前にエッチングにより窒化膜３を薄膜化することで、窒化膜３の膜厚Ｔ３を基材１への不純物の注入に支障のない膜厚に薄膜化することができる。
また、トレンチ５に絶縁材料１１を充填した後に、ＣＭＰ法により窒化膜３上に堆積した絶縁材料１１を除去するとともに、窒化膜３を除去することで、後の工程で基材１上にトランジスタ等を形成することが可能になる。

以上説明したように、本実施形態の半導体装置の製造方法によれば、高耐圧トランジスタ等に適した深い拡散層１ｐ，１ｎを形成する際に、拡散層１ｐ，１ｎに結晶欠陥が発生することを防止できる。また、熱処理工程において不純物を深さｄ５方向に拡散させることで、デッドエリアを減少させてチップサイズを小さくすることができる。また、チップサイズを小さくすることで、半導体装置の製造コストを低減することができる。

＜第二実施形態＞
次に、本発明の第二実施形態について、図１〜図３を援用して説明する。本実施形態では、緩衝層酸化工程の後に酸化膜９を除去しない点で、上述の第一実施形態で説明した半導体装置の製造方法と異なっている。その他の点は第一実施形態と同様であるので、同一の部分には同一の符号を付して説明は省略する。
また、図２（ｃ）に示す熱処理工程までの工程は、第一実施形態と同様であるので説明は省略する。

（緩衝層酸化工程）
まず、図２（ｄ）に示すように、第一実施形態と同様にトレンチ５内に充填された絶縁物７を除去し、トレンチ５の内表面の緩衝層６を露出させる。
次いで、図２（ｅ）に示すように、第一実施形態と同様に、トレンチ５の内表面に露出された緩衝層６を酸化して、酸化膜９を形成する。

本実施形態では、トレンチ５の内表面に酸化膜９を形成した後、さらに酸化膜９の下層のトレンチ５の内表面（内側面５ａおよび底面５ｂ）を酸化させてシリコン酸化物からなる絶縁膜（図示省略）を形成する。このとき、緩衝層６の酸化とトレンチ５の内表面の酸化は、一工程で一括して行うことができる。トレンチ５の内表面のシリコンが、約２０ｎｍ〜約３０ｎｍ程度の厚さ酸化するように、加熱温度および加熱時間を調整する。

（絶縁材料充填工程）
その後、図２（ｆ）に示す酸化膜除去工程および図３（ａ）に示す内側面酸化工程を経ることなく、図３（ｂ）に示すように、第一実施形態と同様にトレンチ５に、例えばポリシリコン等の絶縁材料１１を充填する。以降の工程は、第一実施形態と同様である。

本実施形態によれば、第一実施形態と同様の効果が得られるだけでなく、緩衝層６を酸化させた酸化膜９を除去する酸化膜除去工程およびトレンチ５の内表面を酸化させる内側面酸化工程を省略することができる。したがって、製造工程を簡略化して、生産性を向上させ、製造コストを低減することができる。

また、約２００ｎｍの厚さに形成された緩衝層６を酸化させて酸化膜９を形成し、さらにトレンチ５の内表面を約２０ｎｍ〜約３０ｎｍ程度の厚さ酸化させて絶縁膜を形成している。これにより、各回路ブロックの電源電圧の差が例えば約５０Ｖ未満の場合に、各回路ブロックを絶縁分離することができる。
したがって、半導体装置の製造工程を簡略化して、生産性を向上させ、製造コストを低減することができる。

尚、この発明は上述した実施の形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。例えば、絶縁材料はポリシリコンに限られず、シリコン酸化物等を用いてもよい。
また、上述の絶縁物除去工程の後、緩衝層酸化工程の前に、基材の不純物が拡散された素子領域の窒化膜及び酸化絶縁膜に開口部を形成し、緩衝層酸化工程において、窒化膜及び酸化絶縁膜の開口部に露出した基材を酸化して、酸化絶縁膜の膜厚よりも厚い分割酸化膜を形成してもよい。これにより、トレンチによって分割された領域をさらに分割酸化膜によって分割することができる。
また、酸化膜除去工程において酸化膜を除去した後、内側面酸化工程において内側面を酸化する前に、基材の不純物が拡散された素子領域の窒化膜および酸化絶縁膜に開口部を形成し、窒化膜および酸化絶縁膜の開口部に露出した基材をエッチングして、分割トレンチを形成してもよい。これにより、トレンチによって分割された領域をさらに分割トレンチによって分割することができる。

（ａ）〜（ｆ）は、本発明の第一実施形態に係る半導体装置の製造工程を説明する断面図である。 （ａ）〜（ｆ）は、本発明の第一実施形態に係る半導体装置の製造工程を説明する断面図である。 （ａ）〜（ｄ）は、本発明の第一実施形態に係る半導体装置の製造工程を説明する断面図である。

符号の説明

１ 基材、１ａ 表面、２ 酸化絶縁膜、２ａ 表面、３ 窒化膜、３ａ 表面、４ 開口部、５ トレンチ、５ａ 内側面（内表面）、５ｂ 底面（内表面）、６ 緩衝層、７ 絶縁物、９ 酸化膜、１１ 絶縁材料、Ｐ，Ｎ 素子領域（分離された領域）

Claims (10)

1. シリコンからなる基材にトレンチを形成するトレンチ形成工程と、
   前記トレンチの内表面に応力を緩和する緩衝層を形成する緩衝層形成工程と、
   前記緩衝層が形成された前記トレンチに絶縁物を充填する絶縁物充填工程と、
   前記基材の前記絶縁物が充填された前記トレンチによって分離された領域に不純物を注入する不純物注入工程と、
   前記基材を熱処理して、注入された前記不純物を熱拡散させる熱処理工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 前記緩衝層形成工程において、前記緩衝層をアモルファスシリコンにより形成することを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記絶縁物充填工程において、前記絶縁物としてシリコン酸化物を充填することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
4. 前記熱処理工程の後に、前記絶縁物を除去し、前記緩衝層を酸化して酸化膜を形成する緩衝層酸化工程を有することを特徴とする請求項１ないし請求項３のいずれか一項に記載の半導体装置の製造方法。
5. 前記緩衝層酸化工程の後に、前記酸化膜を除去する酸化膜除去工程と、前記酸化膜除去工程により露出した前記トレンチの内側面を酸化する内側面酸化工程と、を有することを特徴とする請求項４記載の半導体装置の製造方法。
6. 前記緩衝層酸化工程または前記内側面酸化工程の後に、前記トレンチに絶縁材料を充填する絶縁材料充填工程を有することを特徴とする請求項４または請求項５に記載の半導体装置の製造方法。
7. 前記トレンチ形成工程の前に、
   前記基材の表面に酸化絶縁膜を形成する酸化絶縁膜形成工程と、
   前記酸化絶縁膜の表面に窒化膜を形成する窒化膜形成工程と、
   前記酸化絶縁膜および前記窒化膜に開口部を形成する開口部形成工程と、
   を有し、
   前記トレンチ形成工程において、前記酸化膜および窒化膜をマスクとして前記トレンチを形成することを特徴とする請求項１ないし請求項６のいずれか一項に記載の半導体装置の製造方法。
8. 前記絶縁物充填工程の後に、前記窒化膜の表面に形成された前記絶縁物および前記緩衝層を除去すると共に、前記窒化膜を研磨して平坦化する平坦化工程を有することを特徴とする請求項７記載の半導体装置の製造方法。
9. 前記不純物注入工程の前に、前記窒化膜を薄膜化するエッチング工程を有することを特徴とする請求項７または請求項８に記載の半導体装置の製造方法。
10. 前記絶縁材料充填工程の後に、前記窒化膜上に堆積した前記絶縁材料を除去するとともに、前記窒化膜を除去する酸化絶縁膜露出工程を有することを特徴とする請求項６記載の半導体装置の製造方法。

Images