JP2007115967A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007115967A JP2007115967A JP2005307064A JP2005307064A JP2007115967A JP 2007115967 A JP2007115967 A JP 2007115967A JP 2005307064 A JP2005307064 A JP 2005307064A JP 2005307064 A JP2005307064 A JP 2005307064A JP 2007115967 A JP2007115967 A JP 2007115967A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- transistor
- alignment mark
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】トランジスタ形成領域に素子分離領域のための第1開口部15aを形成するとともに、アライメントマーク形成領域に第2開口部15bを形成する工程と、第2開口部を第1アライメントマークとして用いて、トランジスタ形成領域の一部を覆うレジスト層20を形成する工程と、レジスト層20をマスクとして、半導体基板10に不純物を導入してウェルを形成する工程と、マスク層14をマスクとして半導体基板をエッチングして、第1開口部に第1トレンチを形成するともに、第2開口部に第2トレンチを形成する工程と、第1トレンチと第2トレンチとに絶縁層を埋め込むことにより、トランジスタ形成領域に素子分離領域を形成するとともに、アライメントマーク形成領域に第2アライメントマークを形成する工程と、を含む。
【選択図】図3
Description
トランジスタ形成領域とアライメントマーク形成領域とを有する半導体基板の上方にマスク層を形成する工程と、
前記マスク層をパターニングして開口部を形成する工程であって、前記トランジスタ形成領域に素子分離領域のための第1開口部を形成するとともに、前記アライメントマーク形成領域にアライメントマークのための第2開口部を形成する工程と、
前記第2開口部を第1アライメントマークとして用いて、前記トランジスタ形成領域の一部を覆うレジスト層を形成する工程と、
前記レジスト層をマスクとして、前記半導体基板に不純物を導入してウェルを形成する工程と、
パターニングされた前記マスク層をマスクとして前記半導体基板をエッチングして、前記第1開口部に第1トレンチを形成するともに、前記第2開口部に第2トレンチを形成する工程と、
前記第1トレンチと前記第2トレンチとに絶縁層を埋め込むことにより、前記トランジスタ形成領域に前記素子分離領域を形成するとともに、前記アライメントマーク形成領域に第2アライメントマークを形成する工程と、
を含む。
前記トランジスタ形成領域は、第1ウェルを有する第1トランジスタ形成領域と、前記第1ウェルより深い第2ウェルを有する第2トランジスタ形成領域を有し、前記ウェルは前記第2ウェルであることができる。
前記第2ウェルは、前記半導体基板に不純物をイオン注入した後、熱処理によって前記不純物を拡散して形成されることができる。
前記アライメントマーク形成領域は、スクライブ領域にあることができる。
前記マスク層は、窒化物からなることができる。
第1実施形態にかかる半導体装置の製造方法について、図1〜図11を参照しながら説明する。図1〜図11は、第1実施形態の半導体装置の製造工程を模式的に示す断面図である。
15a 第1開口部、15b 第2開口部、16a 第1トレンチ、16b 第2トレンチ、18 トレンチ酸化膜、30 第2ウェル、32 第2ウェル、40 素子分離領域、42 トレンチ絶縁層、50 第1トランジスタ、60,70 第2トランジスタ
Claims (5)
- トランジスタ形成領域とアライメントマーク形成領域とを有する半導体基板の上方にマスク層を形成する工程と、
前記マスク層をパターニングして開口部を形成する工程であって、前記トランジスタ形成領域に素子分離領域のための第1開口部を形成するとともに、前記アライメントマーク形成領域にアライメントマークのための第2開口部を形成する工程と、
前記第2開口部を第1アライメントマークとして用いて、前記トランジスタ形成領域の一部を覆うレジスト層を形成する工程と、
前記レジスト層をマスクとして、前記半導体基板に不純物を導入してウェルを形成する工程と、
パターニングされた前記マスク層をマスクとして前記半導体基板をエッチングして、前記第1開口部に第1トレンチを形成するともに、前記第2開口部に第2トレンチを形成する工程と、
前記第1トレンチと前記第2トレンチとに絶縁層を埋め込むことにより、前記トランジスタ形成領域に前記素子分離領域を形成するとともに、前記アライメントマーク形成領域に第2アライメントマークを形成する工程と、
を含む、半導体装置の製造方法。 - 請求項1において、
前記トランジスタ形成領域は、第1ウェルを有する第1トランジスタ形成領域と、前記第1ウェルより深い第2ウェルを有する第2トランジスタ形成領域を有し、前記ウェルは前記第2ウェルである、半導体装置の製造方法。 - 請求項2において、
前記第2ウェルは、前記半導体基板に不純物をイオン注入した後、熱処理によって前記不純物を拡散して形成される、半導体装置の製造方法。 - 請求項1ないし3のいずれかにおいて、
前記アライメントマーク形成領域は、スクライブ領域にある、半導体装置の製造方法。 - 請求項1ないし4のいずれかにおいて、
前記マスク層は、窒化物からなる、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005307064A JP5088461B2 (ja) | 2005-10-21 | 2005-10-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005307064A JP5088461B2 (ja) | 2005-10-21 | 2005-10-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007115967A true JP2007115967A (ja) | 2007-05-10 |
JP5088461B2 JP5088461B2 (ja) | 2012-12-05 |
Family
ID=38097875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005307064A Expired - Fee Related JP5088461B2 (ja) | 2005-10-21 | 2005-10-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5088461B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188196A (ja) * | 2008-02-06 | 2009-08-20 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2013135233A (ja) * | 2011-12-22 | 2013-07-08 | Samsung Electronics Co Ltd | 半導体素子及びその形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0964192A (ja) * | 1995-08-25 | 1997-03-07 | Sony Corp | 半導体装置の製造方法 |
JP2002134701A (ja) * | 2000-10-25 | 2002-05-10 | Nec Corp | 半導体装置の製造方法 |
JP2005051148A (ja) * | 2003-07-31 | 2005-02-24 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2006086519A (ja) * | 2004-09-16 | 2006-03-30 | Samsung Electronics Co Ltd | 半導体装置の製造方法 |
-
2005
- 2005-10-21 JP JP2005307064A patent/JP5088461B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0964192A (ja) * | 1995-08-25 | 1997-03-07 | Sony Corp | 半導体装置の製造方法 |
JP2002134701A (ja) * | 2000-10-25 | 2002-05-10 | Nec Corp | 半導体装置の製造方法 |
JP2005051148A (ja) * | 2003-07-31 | 2005-02-24 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2006086519A (ja) * | 2004-09-16 | 2006-03-30 | Samsung Electronics Co Ltd | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188196A (ja) * | 2008-02-06 | 2009-08-20 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2013135233A (ja) * | 2011-12-22 | 2013-07-08 | Samsung Electronics Co Ltd | 半導体素子及びその形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5088461B2 (ja) | 2012-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI434371B (zh) | 半導體裝置及其製造方法 | |
JP5420000B2 (ja) | 半導体装置の製造方法 | |
JP2005051022A (ja) | 半導体装置およびその製造方法 | |
JP4551795B2 (ja) | 半導体装置の製造方法 | |
US20070037359A1 (en) | Method of forming align key in well structure formation process and method of forming element isolation structure using the align key | |
US9269791B2 (en) | Multi-gate MOSFET with embedded isolation structures | |
KR100607198B1 (ko) | 반도체소자의 트렌치 소자 분리 방법 | |
JP2002134701A (ja) | 半導体装置の製造方法 | |
JP2004260073A (ja) | 半導体装置およびその製造方法 | |
JP4175650B2 (ja) | 半導体装置の製造方法 | |
JP2005051148A (ja) | 半導体装置の製造方法 | |
JP5088461B2 (ja) | 半導体装置の製造方法 | |
JP5088460B2 (ja) | 半導体装置の製造方法 | |
JP2004039985A (ja) | 半導体装置及びその製造方法 | |
JP2007189070A (ja) | 半導体装置及びその製造方法 | |
US20180261692A1 (en) | Semiconductor device and manufacturing method thereof | |
JP5003857B2 (ja) | 半導体装置の製造方法 | |
JP2008047691A (ja) | 半導体装置の製法 | |
KR100731092B1 (ko) | 고전압 반도체소자 및 그 제조방법 | |
KR20090057737A (ko) | 이온주입에 의한 소자 분리 방법 및 구조 | |
JP2006216604A (ja) | 半導体装置及びその製造方法 | |
KR100589493B1 (ko) | 게이트 산화막 형성방법 | |
KR101212266B1 (ko) | 반도체 소자 및 그 제조방법 | |
JP2005159003A (ja) | 半導体装置の製造方法 | |
JP5245327B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080627 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120815 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120828 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |