JP2005051022A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005051022A
JP2005051022A JP2003281036A JP2003281036A JP2005051022A JP 2005051022 A JP2005051022 A JP 2005051022A JP 2003281036 A JP2003281036 A JP 2003281036A JP 2003281036 A JP2003281036 A JP 2003281036A JP 2005051022 A JP2005051022 A JP 2005051022A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
region
semiconductor device
high breakdown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003281036A
Other languages
English (en)
Inventor
Takashi Noda
貴史 野田
Masahiro Hayashi
正浩 林
Akihiko Ebina
昭彦 蝦名
Masahiko Tsuyuki
雅彦 露木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003281036A priority Critical patent/JP2005051022A/ja
Priority to US10/899,298 priority patent/US20050045983A1/en
Publication of JP2005051022A publication Critical patent/JP2005051022A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Abstract

【課題】 高耐圧トランジスタと低電圧駆動トランジスタとが同一基板に設けられた半導体装置であって、微細化および信頼性の向上を図ることができる半導体装置およびその製造方法を提供する。
【解決手段】 本発明の半導体装置は、半導体層１０と、前記半導体層１０の高耐圧トランジスタ形成領域１０ＨＶを画定するための第１の素子分離領域１１０と、前記半導体層１０の低電圧駆動トランジスタ形成領域１０ＬＶを画定するための第２の素子分離領域２１０と、前記高耐圧トランジスタ形成領域１０ＨＶに形成された高耐圧トランジスタ１００Ｐ，Ｎと、前記低電圧駆動トランジスタ形成領域１０ＬＶに形成された低電圧駆動トランジスタ２００Ｐ，Ｎと、前記高耐圧トランジスタ１００Ｐ，Ｎの電界緩和のためのオフセット絶縁層２０ｂと、を含み、前記高耐圧トランジスタ１００Ｐ，Ｎは、ＣＶＤ法により形成されたゲート絶縁層６０を有する。
【選択図】 図１

Description

本発明は、ゲート耐圧、ドレイン耐圧の異なるＭＯＳトランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を、同一半導体層上に備える半導体装置およびその製造方法に関する。
現在、高耐圧化が図られた電界効果トランジスタとして、ＬＯＣＯＳ（Local Oxidation Of Silicon）オフセット構造を有する電界効果トランジスタがある。ＬＯＣＯＳオフセット構造を有する電界効果トランジスタは、ゲート絶縁層と、ドレイン領域との間に、ＬＯＣＯＳ層が設けられ、そのＬＯＣＯＳ層の下にオフセット不純物層が形成されたトランジスタである。
また、近年の各種電子機器の軽量化・小型化に伴ない、該電子機器に搭載されるＩＣの縮小化の要請がある。特に、液晶表示装置を搭載した電子機器では、その駆動用ＩＣに対し、低電圧動作用のトランジスタと、高電圧動作用の高耐圧トランジスタとを同一基板（同一チップ）に混載し、ＩＣのチップ面積を縮小化する技術が強く望まれている。前述した電界緩和のためのＬＯＣＯＳ層を設けた高耐圧トランジスタと、低電圧駆動トランジスタとを同一の基板上に形成する場合、たとえば、素子分離のためのＬＯＣＯＳ層と、電界緩和のためのＬＯＣＯＳ層を同一の工程で形成することにより、このような態様の半導体装置の製造を行なうことができる。
しかし、近年の微細化の要請により、素子分離領域の形成方法は、ＬＯＣＯＳ法からＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法に移行しつつあり、高耐圧トランジスタの電界緩和のためのＬＯＣＯＳ層をトレンチ絶縁層で代用する方法が提案されている。このようにオフセットＬＯＣＯＳ層をトレンチ絶縁層で代用し高耐圧トランジスタのために厚い膜厚のゲート絶縁層の形成を行なう場合、トレンチ絶縁層の上端部でシニングが起きてしまい、均一な膜厚を有するゲート絶縁層を形成できないことがある。
本発明の目的は、高耐圧トランジスタと低耐圧トランジスタとが同一基板に形成された半導体装置であって、微細化および信頼性の向上を図ることができる半導体装置およびその製造方法を提供することにある。
（１）本発明の半導体装置は、半導体層と、
前記半導体層の高耐圧トランジスタ形成領域を画定するための第１の素子分離領域と、
前記半導体層の低電圧駆動トランジスタ形成領域を画定するための第２の素子分離領域と、
前記高耐圧トランジスタ形成領域に形成された高耐圧トランジスタと、
前記低電圧駆動トランジスタ形成領域に形成された低電圧駆動トランジスタと、
前記高耐圧トランジスタの電界緩和のためのオフセット絶縁層と、を含み、
前記高耐圧トランジスタは、ＣＶＤ法により形成されたゲート絶縁層を有する。
本発明の半導体装置によれば、高耐圧トランジスタのゲート絶縁層は、ＣＶＤ法により形成された膜であるため、均一な膜厚のゲート絶縁層を有する半導体装置を提供することができる。通常、ゲート絶縁層は、熱酸化法で形成されることが多い。たとえば、トレンチ絶縁層からなるオフセット絶縁層の上方に熱酸化法によりゲート絶縁層を形成する場合、トレンチ絶縁層の上端部でシニングが起きてしまい、均一な膜厚のゲート絶縁層を形成することができない場合がある。しかし、本実施の形態の半導体装置によれば、ＣＶＤ法により形成されたゲート絶縁層を有するため、そのような問題が回避され、信頼性の向上した半導体装置を提供することができる。
本発明は、たとえば、下記の態様をとることができる。
（Ａ）本発明の半導体装置において、前記高耐圧トランジスタの前記ゲート絶縁層の膜厚は、１００〜１６０ｎｍであることができる。
（Ｂ）本発明の半導体装置のおいて、前記オフセット絶縁層は、トレンチ絶縁層であることができる。
（２）本発明の半導体装置の製造方法によれば、半導体層に高耐圧トランジスタ形成領域を画定するための第１の素子分離領域を形成する工程と、
前記半導体層に低電圧駆動トランジスタ形成領域を画定するための第２の素子分離領域を形成する工程と、
前記高耐圧トランジスタの電界緩和のためにオフセット絶縁層を形成する工程と、 前記高耐圧トランジスタ形成領域に高耐圧トランジスタを形成する工程と、
前記低電圧駆動トランジスタ形成領域に低電圧駆動トランジスタを形成する工程と、を含み、
前記高耐圧トランジスタのゲート絶縁層は、ＣＶＤ法により形成される。
本発明の半導体装置の製造方法によれば、高耐圧トランジスタのゲート絶縁層は、ＣＶＤ法により形成される。そのため、均一な膜厚を有するゲート絶縁層を形成することができる。高耐圧トランジスタのゲート絶縁層では、その膜厚が１００ｎｍを超えることがあり、このように膜厚の大きいゲート絶縁層を熱酸化法で形成する場合には次のような問題が生じることがある。高耐圧トランジスタのオフセット絶縁層をトレンチ絶縁層により形成し、そのトレンチ絶縁層の上方に熱酸化法により膜厚の厚いゲート絶縁層を形成すると、トレンチ絶縁層の上端部でシニングが起きてしまい、均一な膜厚のゲート絶縁層を形成することができないことがある。しかし、本発明の半導体装置の製造方法によれば、ＣＶＤ法によりゲート絶縁層を形成するため、そのような問題が回避され、信頼性の向上した半導体装置を製造することができる。
本発明は、たとえば下記の態様をとることができる。
（Ａ）本発明の半導体装置の製造方法において、前記オフセット絶縁層の形成は、トレンチ素子分離法により行なわれることができる。
（Ｂ）本発明の半導体装置の製造方法において、前記第１および２の素子分離領域とオフセット絶縁層の形成は、同一の工程で行なわれることができる。
次に、本発明の実施の形態の一例について説明する。
１．半導体装置
図１は、本実施の形態の半導体装置を模式的に示す断面図である。
本実施の形態の半導体装置は、半導体層である半導体基板１０上に、高耐圧トランジスタ１００Ｐ，Ｎと低電圧駆動トランジスタ２００Ｐ，Ｎとが混載されている。半導体基板１０内には、高耐圧トランジスタ領域１０ＨＶと、低電圧駆動トランジスタ領域１０ＬＶとが設けられている。高耐圧トランジスタ領域１０ＨＶは、Ｐチャネル高耐圧トランジスタ領域１０ＨＶｐと、Ｎチャネル高耐圧トランジスタ領域１０ＨＶｎとを有する。低電圧駆動トランジスタ領域１０ＬＶは、Ｐチャネル低電圧駆動トランジスタ領域１０ＬＶｐと、Ｎチャネル低電圧駆動トランジスタ領域１０ＬＶｎとを有する。Ｐチャネル高耐圧トランジスタ領域１０ＨＶｐには、Ｐチャネル高耐圧トランジスタ１００Ｐが形成され、Ｎチャネル高耐圧トランジスタ領域１０ＨＶｎには、Ｎチャネル高耐圧トランジスタ１００Ｎが形成されている。同様に、Ｐチャネル低電圧駆動トランジスタ領域１０ＬＶｐには、Ｐチャネル低電圧駆動トランジスタ２００Ｐが形成され、Ｎチャネル低電圧駆動トランジスタ領域１０ＬＶｎには、Ｎチャネル低電圧駆動トランジスタ２００Ｎが形成されている。
すなわち、同一基板（同一チップ）上に、Ｐチャネル高耐圧トランジスタ１００ＰとＮチャネル高耐圧トランジスタ１００ＮとＰチャネル低電圧駆動トランジスタ２００ＰとＮチャネル低電圧駆動トランジスタ２００Ｎとが混載されている。尚、図１には４つのトランジスタしか記載されていないが、これは便宜的なものであって、同一基板上に各種類のトランジスタが複数形成されていることはいうまでもない。
１．１ 高耐圧トランジスタ領域
まず、高耐圧トランジスタ領域１０ＨＶについて説明する。高耐圧トランジスタ領域１０ＨＶには、Ｐチャネル高耐圧トランジスタ領域１０ＨＶｐと、Ｎチャネル高耐圧トランジスタ領域１０ＨＶｎとが設けられる。隣り合う高耐圧トランジスタ領域の間には、第１の素子分離領域１１０が設けられている。すなわち、隣り合うＰチャネル高耐圧トランジスタ１００Ｐと、Ｎチャネル高耐圧トランジスタ１００Ｎとの間には、第１の素子分離領域１１０が設けられている。第１の素子分離領域１１０は、トレンチ絶縁層２０ａからなる。
次に、Ｐチャネル高耐圧トランジスタ１００ＰおよびＮチャネル高耐圧トランジスタ１００Ｎの構成について説明する。
Ｐチャネル高耐圧トランジスタ１００Ｐは、ゲート絶縁層６０と、トレンチ絶縁層からなるオフセット絶縁層２０ｂと、ゲート電極７０と、Ｐ型の低濃度不純物層５０と、サイドウォール絶縁層７２と、Ｐ型の高濃度不純物層５２とを有する。
ゲート絶縁層６０は、ＣＶＤ法により形成された膜であり、チャネル領域となるＮ型のウェル３０の上方と、オフセット絶縁層２０ｂの上方とを覆うように形成されている。ゲート電極７０は、ゲート絶縁層６０上に形成されている。Ｐ型の低濃度不純物層５０は、オフセット領域となる。サイドウォール絶縁層７２は、ゲート電極７０の側面に形成されている。Ｐ型の高濃度不純物層５２は、サイドウォール絶縁層７２の外側に設けられている。Ｐ型の高濃度不純物層５２は、ソース領域またはドレイン領域（以下「ソース／ドレイン領域」という）となる。
Ｎチャネル高耐圧トランジスタ１００Ｎは、ゲート絶縁層６０と、トレンチ絶縁層からなるオフセット絶縁層２０ｂと、ゲート電極７０と、Ｎ型の低濃度不純物層４０と、サイドウォール絶縁層７２と、Ｎ型の高濃度不純物層４２とを有する。
ゲート絶縁層６０は、ＣＶＤ法により形成された膜であり、チャネル領域となるＰ型のウェル３２の上方と、オフセット絶縁層２０ｂの上方とを覆うように設けられている。ゲート電極７０は、ゲート絶縁層６０上に形成されている。Ｎ型の低濃度不純物層４０は、オフセット領域となる。サイドウォール絶縁層７２は、ゲート電極７０の側面に形成されている。Ｎ型の高濃度不純物層４２は、サイドウォール絶縁層７２の外側に設けられている。Ｎ型の高濃度不純物層４２は、ソース／ドレイン領域となる。
１．２ 低電圧駆動トランジスタ領域
次に、低電圧駆動トランジスタ領域１０ＬＶについて説明する。低電圧駆動トランジスタ領域１０ＬＶには、Ｐチャネル低電圧駆動トランジスタ領域１０ＬＶｐと、Ｎチャネル低電圧駆動トランジスタ領域１０ＬＶｎとが設けられる。隣り合う低電圧駆動トランジスタ領域の間には、第２の素子分離領域２１０が設けられている。すなわち、隣り合うＰチャネル低電圧駆動トランジスタ２００Ｐと、Ｎチャネル低電圧駆動トランジスタ２００Ｎとの間には、第２の素子分離領域２１０が設けられている。第２の素子分離領域２１０は、第１の素子分離領域１１０と同様に、トレンチ絶縁層２０ａからなる。
次に、各トランジスタの構成について説明する。
Ｎチャネル低電圧駆動トランジスタ２００Ｎは、ゲート絶縁層６２と、ゲート電極７０と、サイドウォール絶縁層７２と、Ｎ型の低濃度不純物層４１と、Ｎ型の高濃度不純物層４２とを有する。
ゲート絶縁層６２は、チャネル領域となるＰ型のウェル３６上に設けられている。ゲート電極７０は、ゲート絶縁層６２上に形成されている。サイドウォール絶縁層７２は、ゲート電極７０の側面に形成されている。Ｎ型の低濃度不純物層４１と、Ｎ型の高濃度不純物層４２とで，ＬＤＤ構造を有するソース／ドレイン領域を構成する。
Ｐチャネル低電圧駆動トランジスタ２００Ｐは、ゲート絶縁層６２と、ゲート電極７０と、サイドウォ−ル絶縁層７２と、Ｐ型の低濃度不純物層５１と、Ｐ型の高濃度不純物層５２とを有する。
ゲート絶縁層６２は、チャネル領域となるＮ型のウェル３４上に設けられている。ゲート電極７０は、ゲート絶縁層６２上に形成されている。サイドウォール絶縁層７２は、ゲート電極７０の側面に形成されている。Ｐ型の低濃度不純物層５１と、Ｐ型の高濃度不純物層５２とで、ＬＤＤ構造を有するソース／ドレイン領域を構成する。
本実施の形態の半導体装置の利点は以下の通りである。
本実施の形態にかかる半導体装置によれば、高耐圧トランジスタ１００Ｐ，Ｎのゲート絶縁層６０は、ＣＶＤ法により形成された膜であるため、均一な膜厚のゲート絶縁層６０を有する半導体装置を提供することができる。通常、ゲート絶縁層６０は、熱酸化法で形成されることが多い。たとえば、トレンチ絶縁層からなるオフセット絶縁層の上方に熱酸化法によりゲート絶縁層を形成する場合、トレンチ絶縁層の上端部でシニングが起きてしまい、均一な膜厚のゲート絶縁層を形成することができない場合がある。しかし、本実施の形態の半導体装置によれば、ＣＶＤ法により形成されたゲート絶縁層６０を有するため、そのような問題が回避され、信頼性の向上した半導体装置を提供することができる。
２．半導体装置の製造方法
次に、半導体装置の製造方法について、図２〜１９を参照しながら説明する。図２〜１９は、本実施の形態にかかる半導体装置の製造方法の工程を模式的に示す断面図である。
（１）まず、高耐圧トランジスタ形成領域１０ＨＶを画定するための第１の素子分離領域１１０と、低電圧駆動トランジスタ形成領域１０ＬＶを画定するための第２の素子分離領域２１０と、高耐圧トランジスタのためのオフセット絶縁層との形成を行なう。
図３に示すように、半導体基板１０上に、公知のリソグラフィおよびエッチング技術を用いて所定のパターンを有するパッド酸化膜１２、ストッパ層１４およびレジスト層Ｒ１を形成する。ストッパ層１４としては、窒化シリコン膜を用いることができる。レジスト層Ｒ１は、第１の素子分離領域１１０、第２の素子分離領域２１０および高耐圧トランジスタの電界緩和のためのオフセット絶縁層が形成される領域の上方に開口を有している。ついで、レジスト層Ｒ１、ストッパ層およびパッド酸化膜１２をマスクとして、半導体基板１０をエッチングする。これにより、トレンチ１６，１８が形成される。
（２）次に、トレンチ１６，１８の表面にトレンチ酸化膜（図示せず）を形成する。トレンチ酸化膜の形成方法は、たとえば、熱酸化法により行なう。トレンチ酸化膜の膜厚は、たとえば、３０〜５０ｎｍである。ついで、図３に示すように、トレンチ１６，１８を埋め込むように、絶縁層２２ａを全面に堆積する。絶縁層２２ａの堆積は、一般的な絶縁層の形成方法により行なうことができる。
（３）次に、図４に示すように、ストッパ層１４が露出するまで絶縁層２２ａを除去する。絶縁層２２ａの除去は、たとえば、ＣＭＰ法などにより行なうことができる。これにより、トレンチ１６には、トレンチ絶縁層２０ａが埋め込まれる。同様に、トレンチ１８にも絶縁層が埋め込まれ、オフセット絶縁層２０ｂが形成されることとなる。ついで、ストッパ層１４を熱燐酸により除去し、パッド酸化膜１２をフッ酸により除去する。以上の工程（１）〜（３）により、第１の素子分離領域１１０、第２の素子分離領域２１０およびオフセット絶縁層２０ｂが形成される。
（４）次に、図５に示すように、高耐圧トランジスタ領域１０ＨＶにおいて、Ｎ型のウェル３０の形成を行なう。まず、半導体基板１０の全面に犠牲酸化膜２４を形成する。犠牲酸化膜２４としては、たとえば、酸化シリコン膜を形成する。ついで、高耐圧トランジスタ領域１０ＨＶと、低電圧駆動トランジスタ領域１０ＬＶの全面に窒化シリコン膜２６を形成する。ついで、所定のパターンを有するレジスト層Ｒ２を形成し、レジスト層Ｒ２をマスクとして、リン、砒素などのＮ型不純物を１回もしくは複数回にわたって半導体基板１０に注入することにより、半導体基板１０内にＮ型のウェル３０を形成する。その後、レジスト層Ｒ２をたとえばアッシングにより除去し、半導体基板１０を熱処理することにより不純物を拡散させる。 （５）次に、図６に示すように、高耐圧トランジスタ領域１０ＨＶにおいて、Ｐ型のウェル３２の形成を行なう。まず、所定のパターンを有するレジスト層Ｒ３を形成する。レジスト層Ｒ３をマスクとして、Ｐ型の不純物イオンを１回もしくは複数回にわたって半導体基板１０に注入することによりＰ型のウェル３２が形成される。その後、レジスト層Ｒ３をアッシングにより除去し、半導体基板10を熱処理することにより不純物を拡散させる。
（６）次に、図７に示すように、高耐圧トランジスタ領域１０ＨＶにおいて、ソース／ドレイン領域のオフセット領域のための不純物層を形成する。
まず、所定の領域を覆うレジスト層Ｒ４を形成する。レジスト層Ｒ４をマスクとして、半導体基板１０にＰ型不純物を導入することにより、不純物層４０ａを形成する。その後、レジスト層Ｒ４を除去する。
（７）次に、図８に示すように、所定の領域を覆うレジスト層Ｒ５を形成する。レジスト層Ｒ５をマスクとして、Ｐ型の不純物を半導体基板１０に導入する。これにより、Ｐチャネル高耐圧トランジスタ領域１０ＨＶｐにソース／ドレイン領域のオフセット領域のための不純物層５０ａが形成される。
（８）次に、図９に示すように、公知の技術により熱処理を施すことにより不純物層を拡散させる。以上の（６）〜（８）の工程により、高耐圧トランジスタ１００Ｐ，Ｎのオフセット領域となる低濃度不純物層４０，５０が形成される。
（９）次に、図１０に示すように、高耐圧トランジスタ１００Ｐ，Ｎのゲート絶縁層６０を形成する領域以外を覆うパターンを有する保護膜２８を形成する。保護膜２８の形成は、窒化シリコン膜２６の上に、後の工程でゲート絶縁層６０が形成される領域に開口を有するレジスト層（図示せず）を形成し、このレジスト層をマスクとして、窒化シリコン膜２６をパターニングすることにより行なわれる。
（１０）次に、高耐圧トランジスタ形成領域１０ＨＶにおいて、必要に応じて、チャネルドーピングを行なう。図１１に示すように、Ｐチャネル高耐圧トランジスタ領域１０ＨＶｐ以外を覆うように、レジスト層Ｒ６を形成する。このレジスト層Ｒ６をマスクとして、たとえば、ボロンなどのＰ型の不純物を注入することにより、高耐圧トランジスタ１００Ｐのためのチャネルドーピングが行なわれる。その後、レジスト層Ｒ６をアッシングにより除去する。
（１１）次に、Ｎチャネル高耐圧トランジスタ１００Ｐのチャネルドープを行なう。図１２に示すように、Ｎチャネル高耐圧トランジスタ領域１０ＨＶｎ以外を覆うように、レジスト層Ｒ７を形成する。このレジスト層Ｒ７をマスクとして、たとえば、リンなどのＮ型の不純物を注入することにより、高耐圧トランジスタ１００Ｎのためのチャネルドーピングが行なわれる。その後、レジスト層Ｒ７をアッシングにより除去する。
（１２）次に、上記（９）の工程で形成した保護膜２８に覆われていない、すなわち、露出している犠牲酸化膜２４をフッ酸により除去する。
次に、図１３に示すように、半導体基板１０の全面に、高耐圧トランジスタのゲート絶縁層６０となる絶縁層６０ａを形成する。絶縁層６０ａは、たとえば、ＣＶＤ法により形成される。特に、高温ＣＶＤ法により絶縁層６０ａを形成することが好ましい。高温ＣＶＤ法では、成膜速度が、０．１〜４ｎｍ／ｍｉｎであり、通常のＣＶＤ法により形成する場合と比して緻密で特性の良好な膜を形成することができる。絶縁層６０ａの膜厚は、たとえば、１００〜１６０ｎｍとすることができる。また、絶縁層６０ａを形成する前に、半導体基板１０の上に酸化膜（図示せず）を形成することができる。この酸化膜は、たとえば、熱酸化法により形成されることができ、その膜厚は、１０〜３０ｎｍである。このように、絶縁層６０ａの形成前に酸化膜の形成を行なう利点としては、次のことが挙げられる。（ａ）酸化膜の形成により、各種の不純物注入や熱処理により荒れた半導体基板１０の表面を良好にすることができる。そのため、良好な表面状態を有する酸化膜の上に絶縁層６０ａを形成することで、より緻密で膜質が向上したゲート絶縁層６０を形成することができる。（ｂ）半導体基板１０の上に、直接ＣＶＤ法により絶縁層の形成を行なうと、半導体基板１０にダメージを与えてしまうことがある。しかし、酸化膜をあらかじめ形成しておくことにより、半導体基板１０にダメージを与えることを防ぐことができる。（ｃ）VD法による酸化膜単膜では、熱酸化膜に匹敵する耐圧や漏れ電流特性を得ることが難しいが、熱酸化膜をあらかじめ形成しておきCVD膜との積層構造とすることでこれらを補完し良好な特性を得ることができる。
（１３）次に、図１４に示すように、絶縁層６０ａをパターニングすることにより、ゲート絶縁層６０を形成する。絶縁層６０ａのパターニングでは、まず、ゲート絶縁層６０のパターンを有するレジスト層Ｒ８を形成する。このレジスト層Ｒ８をマスクとして、絶縁層６０ａを除去することにより、ゲート絶縁層６０が形成される。絶縁層６０ａを除去する際に、レジスト層Ｒ８は、オフセット絶縁層２０ｂを覆うようなパターンを有する。これは、オフセット絶縁層２０ｂの一部が露出している状態で、絶縁層６０ａの除去を行なうことにより、絶縁層６０ａのエッチングと共に、オフセット絶縁層２０ｂが一部エッチングされてしまうことを防ぐためである。
（１４）次に、図１５に示すように、保護膜２８を除去する。そして、レジスト層Ｒ８をたとえば、アッシングにより除去する。
（１５）次に、図１６に示すように、低電圧駆動トランジスタ領域１０ＬＶにおいて、ウェルの形成を行なう。まず、Ｐチャネル低電圧駆動トランジスタ形成領域１０ＬＶｐ以外を覆うようにレジスト層Ｒ９を形成する。ついで、このレジスト層Ｒ９をマスクとして、リン、砒素などのＮ型不純物を１回もしくは複数回にわたって注入することによより、Ｎ型のウェル３４が形成される。ついで、レジスト層Ｒ９を除去する。
（１６）次に、図１７に示すように、Ｎチャネル低電圧駆動トランジスタ形成領域１０ＬＶｎ以外を覆うようにレジスト層Ｒ１０を形成する。ついで、このレジスト層Ｒ１０をマスクとして、ボロンなどのＰ型不純物を１回もしくは複数回にわたって注入することにより、Ｐ型のウェル３６が形成される。ついで、レジスト層Ｒ１０を除去する。この後、必要に応じて、チャネルドープを行なってもよい。
（１７）次に、図１８に示すように、低電圧駆動トランジスタ２００Ｐ，Ｎのためのゲート絶縁層６２を形成する。ゲート絶縁層６２は、たとえば、熱酸化法により形成される。ゲート絶縁層６２の膜厚は、たとえば、３５Åとすることができる。ゲート絶縁層６２は、高耐圧トランジスタ領域１０ＨＶにおいても形成される。
ついで、図１８に示すように、高耐圧トランジスタ領域１０ＨＶと、低電圧駆動トランジスタ領域１０ＬＶとの全面に、導電層７０ａを形成する。導電層７０ａとしては、たとえば、ポリシリコン層を形成する。導電層７０ａの材質として、ポリシリコン層を形成する場合は、導電層７０ａにおいてＮチャネル高耐圧トランジスタ１００Ｎと、Ｎチャネル低電圧駆動トランジスタ２００Ｎのゲート電極となる領域にｎ型の不純物を注入し、ゲート電極の低抵抗化を図ることができる。
（１８）次に、所定のパターンを有するレジスト層（図示せず）を形成する。レジスト層をマスクとして、ポリシリコン層をパターニングすることにより、図１９に示すように、ゲート電極７０が形成される。
（１９）次に、低電圧駆動トランジスタ領域１０ＬＶにおいて、各トランジスタ２００Ｐ，Ｎのための低濃度不純物層４１，５１（図１参照）を形成する。低濃度不純物層４１，５１は、公知のリソグラフィおよびエッチング技術を用いてマスク層を形成し、所定の不純物を注入することにより形成することができる。
ついで、全面に絶縁層（図示せず）を形成し、この絶縁層を異方性エッチングすることにより、ゲート電極７０の側面にサイドウォール絶縁層７２（図１参照）が形成される。ついで、Ｐチャネル高耐圧トランジスタ領域１０ＨＶｐおよびＰチャネル低電圧駆動トランジスタ領域１０ＬＶｐの所定の領域に、Ｐ型の不純物を導入することにより、図１に示すように、サイドウォール絶縁層７２の外側にソース／ドレイン領域となるＰ型の高濃度不純物層５２が形成される。
ついで、Ｎチャネル高耐圧トランジスタ領域１０ＨＶｎおよびＮチャネル低電圧駆動トランジスタ領域１０ＬＶｎの所定の領域に、Ｎ型の不純物を導入することにより、ソース／ドレイン領域となるＮ型の高濃度不純物層４２が形成される。
本実施の形態の半導体装置の利点は、以下の通りである。
（Ａ）本実施の形態の半導体装置の製造方法によれば、高耐圧トランジスタ１００Ｐ，Ｎのゲート絶縁層６０は、ＣＶＤ法により形成されている。そのため、均一な膜厚を有するゲート絶縁層６０を形成することができる。高耐圧トランジスタ１００Ｐ，Ｎのゲート絶縁層６０は、その膜厚が１００ｎｍを超えることがあり、このように膜厚の大きいゲート絶縁層６０を熱酸化法で形成する場合には次のような問題が生じることがある。高耐圧トランジスタのオフセット絶縁層をトレンチ絶縁層により形成し、そのトレンチ絶縁層の上方に熱酸化法により膜厚の厚いゲート絶縁層を形成すると、トレンチ絶縁層の上端部でシニングが起きてしまい、均一な膜厚のゲート絶縁層を形成することができないことがあるのである。しかし、本発明の半導体装置の製造方法によれば、ＣＶＤ法によりゲート絶縁層を形成するため、そのような問題が回避され、信頼性の向上した半導体装置を製造することができる。
（Ｂ）本実施の形態の半導体装置によれば、第１の素子分離領域１１０、第２の素子分離領域２１０および高耐圧トランジスタ１００Ｐ，Ｎのオフセット絶縁層２０ｂの形成を同一の工程で行なうことができる。そのため、工程数の削減を図ることができる。その結果、コストや製造に費やす時間が短縮された半導体装置の製造方法を提供することができる。
なお、本発明は上述の実施の形態に限定されることなく、本発明の要旨の範囲内で変形することが可能である。本実施の形態では、バルク状の半導体基板を用いた例について説明したが、ＳＯＩ基板を用いてもよい。
本実施の形態にかかる半導体装置を模式的に示す断面図。 図１のＡ部を拡大して示す図。 本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。 本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。 本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。 本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。 本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。 本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。 本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。 本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。 本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。 本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。 本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。 本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。 本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。 本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。 本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。 本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。 本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。
符号の説明
１０…半導体基板、 １０ＨＶ…高耐圧トランジスタ形成領域、 １０ＬＶ…低電圧駆動トランジスタ形成領域 １２…パッド酸化膜、 １４…ストッパ層、 ２６…窒化シリコン膜、１６，１８…トレンチ、 ２０ａ…トレンチ絶縁層、 ２０ｂ…オフセット絶縁層、 ２４…犠牲酸化膜、 ２６…窒化シリコン膜、 ２８…保護膜、 ３０，３４…Ｎ型のウェル、 ３２，３６…Ｐ型のウェル、 ４０，４１…Ｎ型の低濃度不純物層、 ４２…Ｎ型の高濃度不純物層、 ５０，５１…Ｐ型の低濃度不純物層、 ５２…Ｐ型の高濃度不純物層、 ６０，６２…ゲート絶縁層、 ７０…ゲート電極、 ７２…サイドウォール絶縁層、 １００Ｐ…Ｐチャネル高耐圧トランジスタ、 １００Ｎ…Ｎチャネル高耐圧トランジスタ、 ２００Ｐ…Ｐチャネル低電圧駆動トランジスタ、 ２００Ｎ…Ｎチャネル低電圧駆動トランジスタ、 １１０…第１の素子分離領域、 ２１０…第２の素子分離領域

Claims (6)

  1. 半導体層と、
    前記半導体層の高耐圧トランジスタ形成領域を画定するための第１の素子分離領域と、
    前記半導体層の低電圧駆動トランジスタ形成領域を画定するための第２の素子分離領域と、
    前記高耐圧トランジスタ形成領域に形成された高耐圧トランジスタと、
    前記低電圧駆動トランジスタ形成領域に形成された低電圧駆動トランジスタと、
    前記高耐圧トランジスタの電界緩和のためのオフセット絶縁層と、を含み、
    前記高耐圧トランジスタは、ＣＶＤ法により形成されたゲート絶縁層を有する、半導体装置。
  2. 請求項１において、
    前記高耐圧トランジスの前記ゲート絶縁層の膜厚は、１００〜１６０ｎｍである、半導体装置。
  3. 請求項１または２において、
    前記オフセット絶縁層は、トレンチ絶縁層である、半導体装置。
  4. 半導体層に高耐圧トランジスタ形成領域を画定するための第１の素子分離領域を形成する工程と、
    前記半導体層に低電圧駆動トランジスタ形成領域を画定するための第２の素子分離領域を形成する工程と、
    前記高耐圧トランジスタの電界緩和のためのオフセット絶縁層を形成する工程と、 前記高耐圧トランジスタ形成領域に高耐圧トランジスタを形成する工程と、
    前記低電圧駆動トランジスタ形成領域に低電圧駆動トランジスタを形成する工程と、を含み、
    前記高耐圧トランジスタのゲート絶縁層は、ＣＶＤ法により形成される、半導体装置の製造方法。
  5. 請求項４において、
    前記オフセット絶縁層の形成は、トレンチ素子分離法により行なわれる、半導体装置の製造方法。
  6. 請求項４または５において、
    前記第１および２の素子分離領域とオフセット絶縁層の形成は、同一の工程で行なわれる、半導体装置の製造方法。
JP2003281036A 2003-07-28 2003-07-28 半導体装置およびその製造方法 Withdrawn JP2005051022A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003281036A JP2005051022A (ja) 2003-07-28 2003-07-28 半導体装置およびその製造方法
US10/899,298 US20050045983A1 (en) 2003-07-28 2004-07-26 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003281036A JP2005051022A (ja) 2003-07-28 2003-07-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005051022A true JP2005051022A (ja) 2005-02-24

Family

ID=34213269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003281036A Withdrawn JP2005051022A (ja) 2003-07-28 2003-07-28 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20050045983A1 (ja)
JP (1) JP2005051022A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253499A (ja) * 2005-03-11 2006-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008193093A (ja) * 2007-02-02 2008-08-21 Samsung Electronics Co Ltd 高電圧トランジスタ及びその製造方法
JP2010062182A (ja) * 2008-09-01 2010-03-18 Renesas Technology Corp 半導体集積回路装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311891A (ja) * 2003-04-10 2004-11-04 Seiko Instruments Inc 半導体装置
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
WO2007014294A2 (en) * 2005-07-26 2007-02-01 Amberwave Systems Corporation Solutions integrated circuit integration of alternative active area materials
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
KR100734302B1 (ko) * 2006-01-12 2007-07-02 삼성전자주식회사 집적도를 향상시킬 수 있는 반도체 집적 회로 소자 및 그제조방법
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US20080070355A1 (en) * 2006-09-18 2008-03-20 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
US7799592B2 (en) * 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US7875958B2 (en) * 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
WO2008051503A2 (en) 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US9508890B2 (en) * 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8304805B2 (en) * 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) * 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) * 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
WO2010033813A2 (en) 2008-09-19 2010-03-25 Amberwave System Corporation Formation of devices by epitaxial layer overgrowth
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
CN102379046B (zh) * 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
CN102569363B (zh) * 2012-02-15 2016-03-23 清华大学 一种耐高压隧穿晶体管及其制备方法
KR101910128B1 (ko) * 2012-05-30 2018-10-23 에스케이하이닉스 주식회사 핀 구조를 갖는 반도체 장치 및 그 제조 방법
FR3011678B1 (fr) * 2013-10-07 2017-01-27 St Microelectronics Crolles 2 Sas Procede de relaxation des contraites mecaniques transversales dans la region active d'un transistor mos, et circuit integre correspondant

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286346A (ja) * 1999-01-27 2000-10-13 Seiko Epson Corp 半導体装置およびその製造方法
US6155699A (en) * 1999-03-15 2000-12-05 Agilent Technologies, Inc. Efficient phosphor-conversion led structure
US6879007B2 (en) * 2002-08-08 2005-04-12 Sharp Kabushiki Kaisha Low volt/high volt transistor
JP2004260073A (ja) * 2003-02-27 2004-09-16 Seiko Epson Corp 半導体装置およびその製造方法
JP4138601B2 (ja) * 2003-07-14 2008-08-27 セイコーエプソン株式会社 半導体装置の製造方法
JP2005116744A (ja) * 2003-10-07 2005-04-28 Seiko Epson Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253499A (ja) * 2005-03-11 2006-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008193093A (ja) * 2007-02-02 2008-08-21 Samsung Electronics Co Ltd 高電圧トランジスタ及びその製造方法
JP2010062182A (ja) * 2008-09-01 2010-03-18 Renesas Technology Corp 半導体集積回路装置

Also Published As

Publication number Publication date
US20050045983A1 (en) 2005-03-03

Similar Documents

Publication Publication Date Title
JP2005051022A (ja) 半導体装置およびその製造方法
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
US8877606B2 (en) Low cost fabrication of double box back gate silicon-on-insulator wafers with subsequent self aligned shallow trench isolation
US7851317B2 (en) Method for fabricating high voltage drift in semiconductor device
US20070262384A1 (en) Semiconductor device and method of manufacturing the same
JP4138601B2 (ja) 半導体装置の製造方法
US8049283B2 (en) Semiconductor device with deep trench structure
JP2004311891A (ja) 半導体装置
JP2005116744A (ja) 半導体装置およびその製造方法
US7687363B2 (en) Method for manufacturing semiconductor device
JP4579512B2 (ja) 半導体装置およびその製造方法
JP2005116974A (ja) 半導体装置の製造方法
JP2005051148A (ja) 半導体装置の製造方法
US7655526B2 (en) Method for manufacturing semiconductor device
JP4407794B2 (ja) 半導体装置の製造方法
JP4141095B2 (ja) 半導体装置とその製造方法
JP2006024953A (ja) 半導体装置およびその製造方法
JP5517691B2 (ja) 半導体装置およびその製造方法
US6541348B1 (en) Semiconductor device and manufacturing method thereof
JP2005136170A (ja) 半導体装置の製造方法
JP2005136169A (ja) 半導体装置およびその製造方法
JP2005159003A (ja) 半導体装置の製造方法
KR101077056B1 (ko) 바이폴라 정션 트랜지스터의 제조방법
JP4930725B2 (ja) 半導体装置
JP5071652B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060203