JP2009283494A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009283494A JP2009283494A JP2008131110A JP2008131110A JP2009283494A JP 2009283494 A JP2009283494 A JP 2009283494A JP 2008131110 A JP2008131110 A JP 2008131110A JP 2008131110 A JP2008131110 A JP 2008131110A JP 2009283494 A JP2009283494 A JP 2009283494A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- insulator
- manufacturing
- semiconductor device
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【解決手段】シリコンからなる基材1にトレンチ5を形成するトレンチ形成工程と、トレンチ5の内表面に、シリコンに対して電気的に不活性な元素のイオンを注入してアモルファス化し、応力を緩和する緩衝層6を形成する緩衝層形成工程と、緩衝層6が形成されたトレンチ5に絶縁物7を充填する絶縁物充填工程と、基材1の絶縁物7によって分離された領域P,Nに不純物を注入する不純物注入工程と、基材1を熱処理して、注入された不純物を熱拡散させる熱処理工程と、を有することを特徴とする。
【選択図】図2
Description
このような半導体装置では微細化、高集積化、多機能化、多電源化が進み、デジタル回路やアナログ回路の電源は低電圧化が、高周波回路の電源は高周波化が進んでいる。そのため、回路のラッチアップや、回路ブロックの各々の間におけるノイズ伝播によるクロストーク、誤作動等が問題となっている。
このような問題の解決策として、SOI基板と深いトレンチ(溝)により、回路ブロックの各々の間を絶縁分離する技術が開示されている(例えば、特許文献1および2参照)。
このような問題を解決するために、高耐圧トランジスタの深い拡散層に応じた深いトレンチを形成し、そのトレンチに絶縁物を充填して、基材の表面方向等、深さ方向以外への不純物の拡散を防止することが考えられる。
逆に、拡散層を形成後にトレンチを形成した場合には、熱処理時の不純物の濃度勾配の発生を防止できず、デッドエリアが発生してしまうという課題がある。
また、トレンチの内表面の基材がアモルファス化されて緩衝層が形成されているため、緩衝層の構造が基材の結晶構造よりも疎に形成される。そのため、熱処理工程において基材と絶縁物との間に発生した応力を、緩衝層により緩和することができる。また、基材と絶縁物との間に応力が発生した場合に、基材の緩衝層界面付近に結晶欠陥が発生しやすくなる。したがって、熱処理工程において結晶欠陥を基材の緩衝層界面付近に集中させ、基材の広範囲に結晶欠陥が発生することを防止できる。
したがって、本発明の半導体装置の製造方法によれば、高耐圧トランジスタ等の深い拡散層を形成する際に、拡散層の結晶欠陥を減少させることができる。また、デッドエリアを減少させてチップサイズを小さくすることができる。
本実施形態では、SOI(Silicon On Insulator)基板を用いて、デジタル回路、アナログ回路、高電圧回路、高周波回路等、機能や動作が異なる回路ブロックを1つのチップに混載した半導体装置の製造方法について説明する。
図1(a)〜(f)、図2(a)〜(c)は、本実施形態の半導体装置の製造工程を示す断面図である。
まず、図1(a)に示すように、シリコンからなる基材1の表面1aに酸化絶縁膜2を形成する。例えば、基材1の表面1aを熱酸化することで、基材1の表面1aにSiO2(シリコン酸化物)からなる酸化絶縁膜2を形成する。
次に、酸化絶縁膜2の表面2aに窒化膜3を形成する。窒化膜3は、例えば、CVD(Chemical Vapor Deposition)法等により、酸化絶縁膜2上にSiN(シリコン窒化物)を堆積させることにより形成する。
次に、図1(b)に示すように、酸化絶縁膜2および窒化膜3に開口部4を形成する。例えば、窒化膜3上にレジストマスク(図示略)を形成し、そのレジストマスクをパターニングして、窒化膜3および酸化絶縁膜2の開口部4に対応する部分を開口させる。そして、レジストマスクを介して窒化膜3および酸化絶縁膜2をエッチングすることで、例えば約2μm程度の幅Wの開口部4を形成する。
次に、図1(c)に示すように、窒化膜3および酸化絶縁膜2の開口部4を介して基材1を深さ方向に異方性エッチングしてトレンチ5を形成する。ここでは、高耐圧トランジスタの深い拡散層に対応する深いトレンチ5を形成する。トレンチ5の深さd5は、例えば約5μm程度に形成する。トレンチ5の形成により、基材1は素子領域P,Nと分離領域Dとに分割される。
次に、図1(d)に示すように、後述する絶縁物7と基材1との間の応力を緩和する緩衝層6を形成する。緩衝層6は、図1(c)に示すトレンチ5の内側面5aおよび底面5b(内表面)に、シリコンに対して電気的に不活性な元素のイオンを注入してアモルファス化することにより形成する。表1に、シリコンをアモルファス化する際に用いることができる元素を示す。
本実施形態では、表1に示す元素からArを選択し、トレンチ5の内表面にArイオンを例えば約5×1015(atms/cm2)程度のドーズ量で注入することでアモルファス化する。また、緩衝層6の膜厚T6は例えば約200nm程度に形成する。
次に、図1(e)に示すように、内表面に緩衝層6が形成されたトレンチ5に絶縁物7を充填する。ここでは、CVD法等を用い、トレンチ5に絶縁物7としてSiO2等のシリコン酸化物を充填する。
次いで、例えばCMP(Chemical Mechanical Polishing)法等により、窒化膜3上に形成された絶縁物7を除去すると共に、窒化膜3を研磨して平坦化する。
次に、図1(f)に示すように、窒化膜3を除去するか、または薄膜化する。窒化膜3は、例えば熱リン酸等によるエッチングにより除去または薄膜化することができる。窒化膜3を薄膜化する場合は、続く不純物注入工程において、不純物の注入に支障がない膜厚まで薄膜化する。
次に、図2(a)に示すように、基材1上の酸化絶縁膜2やトレンチ5内の絶縁物7を覆うように、フォトレジスト8を形成する。そして、トレンチ5内の絶縁物7により分離された素子領域P,Nのうち、例えばp型の拡散層1pを形成する素子領域Pのフォトレジスト8を露光・現像によりパターニングして開口させる。
次いで、フォトレジスト8を除去し、再度、基材1上の酸化絶縁膜2やトレンチ5内の緩衝層6および絶縁物7を覆うように、フォトレジスト8を形成する。
次いで、フォトレジスト8の開口部に露出された素子領域Nの基材1に、例えばP(リン)、As(ヒ素)等の不純物を注入する。これにより、拡散層1nの基材1の表面1aの近傍に不純物が注入された状態となる。
次に、図2(c)に示すように、基材1を熱処理して、注入された不純物を熱拡散させる。熱処理は、例えば約1150℃程度の温度により数時間行う。これにより、基材1の表面1aの近傍に注入された不純物が拡散し、高耐圧トランジスタに適した深い拡散層1p,1nが形成される。このとき、不純物の拡散がトレンチ5の深さd5を越えて深さ方向に進行しないように、トレンチ5の深さd5を設定する。
本実施形態では、熱処理工程において素子領域P,Nを分離するトレンチ5に絶縁物7としてシリコン酸化物が充填されている。そのため、基材1の表面1a近傍に注入された不純物が拡散する際に、基材1の表面1a方向の拡散がトレンチ5に充填された絶縁物7によって遮蔽される。
微細トランジスタと高耐圧トランジスタとでは、特に、熱処理に関して大きな違いがある。微細トランジスタでは、不純物の必要以上の拡散はトランジスタの性能低下に繋がるため、低温・短時間の熱処理が行われる。一方、高耐圧トランジスタでは、不純物を深さ方向に拡散させて深い拡散層を得るために、高温・長時間の熱処理を行う必要がある。
また、酸化絶縁膜2および窒化膜3に開口部4を形成することで、窒化膜3および酸化絶縁膜2をマスクとして、エッチングにより基材1にトレンチ5を形成することができる。
また、基材1に不純物を注入する前にエッチングにより窒化膜3を除去することで、基材1への不純物の注入を容易にすることができる。
また、本実施形態では、元素としてArを選択することで、比較的低いドーズ量で安定的に緩衝層を形成することができる。
Claims (6)
- シリコンからなる基材にトレンチを形成するトレンチ形成工程と、
前記トレンチの内表面に、シリコンに対して電気的に不活性な元素のイオンを注入してアモルファス化し、応力を緩和する緩衝層を形成する緩衝層形成工程と、
前記緩衝層が形成された前記トレンチに絶縁物を充填する絶縁物充填工程と、
前記基材の前記絶縁物が充填された前記トレンチによって分離された領域に不純物を注入する不純物注入工程と、
前記基材を熱処理して、注入された前記不純物を熱拡散させる熱処理工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記絶縁物充填工程において、前記絶縁物としてシリコン酸化物を充填することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記トレンチ形成工程の前に、
前記基材の表面に酸化絶縁膜を形成する酸化絶縁膜形成工程と、
前記酸化絶縁膜の表面に窒化膜を形成する窒化膜形成工程と、
前記酸化絶縁膜および前記窒化膜に開口部を形成する開口部形成工程と、
を有し、
前記トレンチ形成工程において、前記酸化膜および窒化膜をマスクとして前記トレンチを形成することを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。 - 前記絶縁物充填工程の後に、前記窒化膜の表面に形成された前記絶縁物を除去すると共に、前記窒化膜を研磨して平坦化する平坦化工程を有することを特徴とする請求項1ないし請求項3のいずれか一項に記載の半導体装置の製造方法。
- 前記不純物注入工程の前に、前記窒化膜を除去または薄膜化するエッチング工程を有することを特徴とする請求項1ないし請求項4記載のいずれか一項に半導体装置の製造方法。
- 前記緩衝層形成工程において、前記元素が、C、N、O、Si、Ar、Ge、Kr、Xe、から選ばれる1種または2種以上の元素であることを特徴とする請求項1ないし請求項5のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008131110A JP2009283494A (ja) | 2008-05-19 | 2008-05-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008131110A JP2009283494A (ja) | 2008-05-19 | 2008-05-19 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009283494A true JP2009283494A (ja) | 2009-12-03 |
Family
ID=41453692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008131110A Withdrawn JP2009283494A (ja) | 2008-05-19 | 2008-05-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009283494A (ja) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03101148A (ja) * | 1989-09-13 | 1991-04-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH09283535A (ja) * | 1996-04-18 | 1997-10-31 | Toyota Motor Corp | 半導体装置の製造方法 |
JPH10303289A (ja) * | 1997-04-30 | 1998-11-13 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2000058635A (ja) * | 1998-08-11 | 2000-02-25 | Mitsubishi Electric Corp | 素子間分離絶縁膜の形成方法及び半導体装置 |
JP2001053138A (ja) * | 1999-08-10 | 2001-02-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2001507864A (ja) * | 1996-12-31 | 2001-06-12 | インテル・コーポレーション | ホウ素の外部拡散を防ぎ応力を減少させるためのn▲下2▼o窒化酸化物トレンチ側壁 |
JP2003115531A (ja) * | 2001-09-13 | 2003-04-18 | Hynix Semiconductor Inc | 半導体装置の製造方法 |
JP2003282697A (ja) * | 2002-03-26 | 2003-10-03 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2004327493A (ja) * | 2003-04-21 | 2004-11-18 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2005032997A (ja) * | 2003-07-14 | 2005-02-03 | Fujitsu Ltd | シャロートレンチ分離構造を有する半導体装置の製造方法 |
JP2005197475A (ja) * | 2004-01-07 | 2005-07-21 | Oki Electric Ind Co Ltd | 半導体装置のドライエッチング方法 |
JP2006202875A (ja) * | 2005-01-19 | 2006-08-03 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
-
2008
- 2008-05-19 JP JP2008131110A patent/JP2009283494A/ja not_active Withdrawn
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03101148A (ja) * | 1989-09-13 | 1991-04-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH09283535A (ja) * | 1996-04-18 | 1997-10-31 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2001507864A (ja) * | 1996-12-31 | 2001-06-12 | インテル・コーポレーション | ホウ素の外部拡散を防ぎ応力を減少させるためのn▲下2▼o窒化酸化物トレンチ側壁 |
JPH10303289A (ja) * | 1997-04-30 | 1998-11-13 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2000058635A (ja) * | 1998-08-11 | 2000-02-25 | Mitsubishi Electric Corp | 素子間分離絶縁膜の形成方法及び半導体装置 |
JP2001053138A (ja) * | 1999-08-10 | 2001-02-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2003115531A (ja) * | 2001-09-13 | 2003-04-18 | Hynix Semiconductor Inc | 半導体装置の製造方法 |
JP2003282697A (ja) * | 2002-03-26 | 2003-10-03 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2004327493A (ja) * | 2003-04-21 | 2004-11-18 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2005032997A (ja) * | 2003-07-14 | 2005-02-03 | Fujitsu Ltd | シャロートレンチ分離構造を有する半導体装置の製造方法 |
JP2005197475A (ja) * | 2004-01-07 | 2005-07-21 | Oki Electric Ind Co Ltd | 半導体装置のドライエッチング方法 |
JP2006202875A (ja) * | 2005-01-19 | 2006-08-03 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100307000B1 (ko) | 반도체 장치 및 그 제조 공정 | |
KR101689885B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2006237612A (ja) | 半導体基板内に分離領域を形成する方法および絶縁体集積回路上にシリコンを形成する方法 | |
US8603918B2 (en) | Semiconductor devices and methods of manufacture thereof | |
JP2000208762A (ja) | 絶縁ゲ―ト電界効果トランジスタおよびその製造方法 | |
US9397174B2 (en) | Self-aligned gate electrode diffusion barriers | |
JP2007019191A (ja) | 半導体装置とその製造方法 | |
JP2009283494A (ja) | 半導体装置の製造方法 | |
JP2009283493A (ja) | 半導体装置の製造方法 | |
JP2009283492A (ja) | 半導体装置の製造方法 | |
KR100501641B1 (ko) | 반도체 소자의 웰 형성방법 | |
US20080160707A1 (en) | Method for fabricating sesmiconductor device | |
JP2002270509A (ja) | 単結晶基板の製作方法およびその基板を含む集積回路 | |
US11488837B2 (en) | Method for fabricating high-voltage (HV) transistor | |
JP2008187124A (ja) | 半導体装置及びその製造方法 | |
KR100801733B1 (ko) | 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법 | |
KR20090063657A (ko) | 소자 분리막 형성 방법 | |
JP2006237208A (ja) | 半導体装置およびその製造方法 | |
JP5588162B2 (ja) | 半導体装置の製造方法 | |
KR100425998B1 (ko) | 실리콘 섭스트레이트의 소자 분리 방법 | |
JP2006049663A (ja) | 半導体装置の製造方法 | |
KR20030001941A (ko) | 반도체소자의 제조방법 | |
KR100920048B1 (ko) | 반도체 소자의 제조방법 | |
KR100430582B1 (ko) | 반도체 소자의 제조 방법 | |
KR20030096703A (ko) | 반도체소자의 분리방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110407 |
|
A521 | Written amendment |
Effective date: 20110408 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20120125 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A977 | Report on retrieval |
Effective date: 20121109 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20121218 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20130208 |