JP2001507864A - ホウ素の外部拡散を防ぎ応力を減少させるためのｎ▲下２▼ｏ窒化酸化物トレンチ側壁 - Google Patents

Abstract

(57)【要約】 半導体基板内に分離構造を形成する方法について説明する。最初に、半導体基板にトレンチをエッチングする。次に、トレンチに、第１の酸化物層を形成する。第１の酸化物層を、窒素酸化物ガス雰囲気にさらし、アニールして、第１の酸化物層の上にオキシ窒化物面を形成し、第１の酸化物層と半導体基板の間にシリコン・オキシ窒化物界面を形成する。次に、第１の酸化物層のオキシ窒化物面の上に、第２の酸化物層を堆積させる。本発明の方法と分離構造は、ドーパントの外部拡散を防ぎ、トレンチの応力を減少させ、薄いゲート酸化物のより均一な成長を可能にし、より薄いゲート酸化物の使用を可能にする。

Description

【発明の詳細な説明】 ホウ素の外部拡散を防ぎ応力を減少させ るためのＮ₂Ｏ窒化酸化物トレンチ側壁 発明の分野 本発明は、半導体の処理方法に関し、より詳細には、ホウ素の外部拡散を防ぎ 応力を減少させるトレンチ分離プロセスに関する。 背景情報 安価で、高速で、電力消耗の少ないマイクロプロセッサの要求が高くなってい るため、集積回路（ＩＣ）の素子集積密度を高めなければならない。高まる要求 を満たすために、超大規模集積回路（ＶＬＳＩ）技術が進歩し続けて来た。回路 の寸法を十分に最小にするために、ＩＣをすべての点で縮小しなければならない 。トランジスタの寸法を最小にする他に、各素子が互いに独立に動作できるよう に、半導体基板上の半導体素子を隣りの半導体素子から物理的かつ電気的に分離 するはたらきをするフィールド領域の寸法を最小にしなければならない。 一般に、シリコン基板上に作成できるトランジスタの数は、トランジスタのサ イズとシリコン基板の利用可能な表面積によってのみ制限される。トランジスタ は、シリコン基板の活性領域だけに作成することができ、活性領域を互いに分離 するために基板の分離領域が使用される。したがって、シリコン基板の表面のト ランジスタの数を最大にするためには、基板の利用可能な活性領域の表面積を最 大にする必要がある。活性領域の表面積は、シリコン基板の分離領域を最小にす ることにより最大になる。分離領域を十分に最小にするためには、分離領域の幅 が、所与のフォトリソグラフィ技術によって印刷可能な最小幅に近くなければな らない。 そのような分離領域を形成するために開発された１つの技術は、トレンチ技術 として知られている。トレンチ分離構造は、基板にトレンチ領域をエッチングし 、次にこのトレンチにあるタイプのトレンチ充填材料を埋めることによってシリ コ ン基板に形成される。その後で、従来の処理方法でトランジスタまたは半導体素 子を形成するためにそのトレンチ分離構造に隣接した活性領域を利用することが できる。 半導体基板に形成されたトレンチを埋めるために使用される材料は、トレンチ 分離構造の強固さと分離品質において重要な役割をする。一般に、トレンチは、 たとえば、二酸化シリコン（酸化物）などの絶縁材料が充填される。 図１ａ〜ｋに、トレンチ分離構造を形成する従来技術の方法の一例を示す。図 １ａは、パッド酸化物層１２０と研磨ストップ層１３０を付着した半導体基板１ １０を示す。研磨ストップ層は、たとえば窒化シリコンなどの窒化物で形成する ことができる。次に、図１ｂに示したように、研磨ストップ層１３０とパッド酸 化物層１２０をパターニングし、エッチングして、開口部１４０を形成する。研 磨ストップ層１３０とパッド酸化物層１２０が、周知のフォトリソグラフィ・マ スキング技術とエッチング技術（図示せず）を使用してパターニングできること は、当業者には明らかであろう。 研磨ストップ層１３０とパッド酸化物１２０をパターニングした後で、図１ｃ に示したように、基板１１０をエッチングし、トレンチ１４５を形成する。しか しながら、トレンチ１４５をエッチングした後、トレンチの側壁は汚れており、 そのため、トレンチ側壁から残骸を除去するためにプレクリーニング段階を実行 する。次に、図１ｄに示したように、トレンチ内に犠牲酸化物層１５０を形成す る。次に、図１ｅに示したように、犠牲酸化物層１５０を除去し、側壁を清浄な 残骸のない状態にする。 次に、図１ｆに示したように、トレンチ内にトレンチ側壁酸化物１６０を形成 する。トレンチ側壁酸化物１６０は、犠牲酸化物１５０よりも高品質（すなわち 純粋）で、トレンチ内に残す。次に、図１ｇに示したように、トレンチに酸化物 を充填し、トレンチ充填酸化物１７０を形成する。トレンチに化学気相成長法（ ＣＶＤ）技術を利用して酸化物を充填できることは当業者には明らかであること に注意されたい。トレンチを埋めた後、図１ｈに示したように、トレンチ充填酸 化物１７０を研磨し、研磨ストップ層１３０の上の余分な酸化物を除去する。 次に、図１ｉに示したように、研磨ストップ層１３０を除去する。研磨ストッ プ層１３０は、従来のエッチング技術を使用して除去できることは当業者には明 らかであることに注意されたい。研磨ストップ層１３０を除去した後で、図１ｊ に示したように、エッチバック段階を実行して、トレンチ内にトレンチ側壁酸化 物１６０とトレンチ充填酸化物１７０を隔離する。このエッチバック段階は、化 学機械的研磨（ＣＭＰ）技術を使用して実行できることは当業者には明らかであ ることに注意されたい。 トレンチ分離技術によって生じる問題がいくつかある。その１つの問題は、図 １ｊに示したような、「バーズピーク」または尖った上角部１９０の形成である 。トレンチの尖った上角部１９０には、より強力な電磁界（電界）が生じること がある。トレンチの尖った上角部は、後でトレンチの両側に活性領域を形成する ときに問題を引き起こす。たとえば、ゲート絶縁酸化物層を基板とトレンチの上 全体に成長させてトレンチの近くにトランジスタを形成するとき、トレンチの上 角部が尖っているため、ゲート酸化物層を均一な厚さに成長させることができな い。図１ｋに示したように、薄いゲート酸化物層１８０の上角部１９０のまわり の厚さがきわめて薄くなる。薄いゲート酸化物層は、強い電磁界にさらされると 破壊されることがある。たとえば、トランジスタが形成され、機能しているとき 、尖った上角部１９０に強い電界が発生し、薄いゲート酸化物１８０が障害を受 け、素子の性能を低下させる望ましくない寄生容量と漏れ電圧が生じることがあ る。 尖った上角部は、トレンチに充填するときにも問題となる。前述のように、ト レンチは、一般に、化学気相成長法（ＣＶＤ）技術を使用して埋められ、トレン チには、酸化物、ポリシリコン、それらの組合せなどの材料が充填される。ＣＶ Ｄプロセスは構造物にプラズマを当てる。そのプラズマは、尖った角部のまわり に電界を発生させ、堆積プロセスを不均一にしたり、トレンチ充填物にギャップ やボイドを生成したりすることがある。 トレンチ分離技術によって生じるもう１つの問題は、半導体素子領域、たとえ ばトランジスタ（図２に示した）のソース２２０とドレイン２３０の領域からト レンチ２４５領域へのドーパントの外部拡散である。外部拡散は、特に、幅が狭 いＮチャネル・トランジスタで顕著であり、素子の寸法が小さくなるほど（たと えば、幅が狭いほど）、外部拡散の影響が大きくなる。素子領域からのドーパン トの外部拡散は、いくつかの影響を有する。ドーパント濃度が高いほどトランジ スタのしきい値電圧が高くなることは当技術分野では周知である。したがって、 素子領域からチャネル内へのドーパントの外部拡散によって、トランジスタのド ーパント濃度が低下し、それにより素子のしきい値電圧が低下する。たとえば、 ソース領域２２０の隣りの領域２５０内のドーパントがトレンチ２４５に外部拡 散すると、領域２５０のドーパント濃度は、領域２５５のドーパント濃度よりも 低くなる。したがって、領域２５０のしきい値電圧は、領域２５５のしきい値電 圧よりも低くなる。 また、ドーパントの外部拡散によって、オフリーク電流が大きくなることがあ る。オフリーク電流は、ゲート２４０に印加される電圧がゼロ（Ｖ_g＝０）で、 ドレイン電圧（Ｖ_d）が電源電圧（Ｖ_cc）（すなわち、一般に、電源は、Ｖ_cc＝ １．８ボルトでもよい）のときに、トランジスタのソース２２０からドレイン２ ３０に流れる寄生（すなわち、有害か望ましくない）電流である。オフリーク電 流は、ソースの電圧がゼロ（Ｖ_s＝０）になるように最小にすることが望ましい 。しかしながら、ドーパントがトレンチ内に外部拡散し、たとえばソース領域の 近くのドーパント（たとえば、領域２５０からのドーパント）が、トレンチ内に 拡散すると、ソース領域の近くのしきい値電圧が、チャネルとドレイン領域のし きい値電圧よりも低くなり、ソース２２０からドレイン２３０に寄生電流が流れ ることがある。 トレンチ内へのドーパントの外部拡散を少なくするために使用される従来技術 の１つの方法は、側壁酸化物１６０の表面を窒素プラズマで処理し、側壁酸化物 １６０を窒素を多く含む酸化物面に変化させることである。窒素を多く含む酸化 物面を作成することによって、ドーパントがトレンチ内に拡散しにくくなる。し かしながら、窒素プラズマを使用するだけではドーパントの外部拡散を制御する のに十分な障壁を作成できないことが分かった。窒素プラズマを使用すると、い くつかの領域に障壁が生成されるが、窒素だけでは酸化物層と十分に反応せず、 十分な障壁が形成されない。したがって、ドーパントの外部拡散がまだ起こって おり、寄生電流が引き続き問題となる。 前述の従来技術の分離技術のさらに他の問題は、その技術が、３２Åよりも厚 い薄いゲート酸化物層を使用する素子には有効であるが、素子の特性が縮小する につれて、ゲート酸化物が薄くなるとき（３２Å以下）、前述のトレンチ分離技 術は利用できなくなる。すなわち、素子寸法が０．３５μ技術から０．２５μ以 下の技術に移行するとき、従来技術のトレンチ分離技術は不適切である。 したがって、ドーパントの外部拡散を防ぎ、薄いゲート酸化物を均一に付着す ることができ、より薄いゲート酸化物の使用を可能にするトレンチ分離構造とそ の構造を作成する方法が必要とされる。 発明の要旨 半導体基板に分離構造を形成する方法を説明する。まず、半導体基板にトレン チをエッチングする。次に、トレンチに第１の酸化物層を作成する。この第１の 酸化物層は、酸化窒素（酸化二窒素：Ｎ₂Ｏ）ガス雰囲気中でＮ₂Ｏ窒化段階にか け、第１の酸化物層上にオキシ窒化物面と、半導体基板と第１の酸化物層の間に シリコン・オキシ窒化物界面を形成する。次に、第２の酸化物層が、第１の酸化 物層のオキシ窒化物面上に堆積される。 本発明のさらに他の特徴および利点は、以下の詳細な説明、図面および請求の 範囲から明らかになるであろう。 図面の簡単な説明 本発明は、以下の添付図面において、制限ではなく例として示される。 図１ａは、パッド酸化物層と研磨ストップ層を付着した半導体基板の断面図を 示す。 図１ｂは、パッド酸化物層と研磨ストップ層をパターニングした後の図１ａの 構造の断面図を示す。 図１ｃは、半導体基板にトレンチをエッチングした後の図１ｂの構造の断面図 を示す。 図１ｄは、トレンチに犠牲酸化物を付着した後の図１ｃの構造の断面図を示す 。 図１ｅは、プレクリーニング段階を実行して犠牲酸化物を除去した後の図１ｄ の構造の断面図を示す。 図１ｆは、トレンチ側壁酸化物を形成した後の図１ｅの構造の断面図を示す。 図１ｇは、トレンチを酸化物で完全に埋めた後の図１ｆの構造の断面図を示す 。 図１ｈは、研磨段階を実行した後の図１ｇの構造の断面図を示す。 図１ｉは、研磨ストップ層を除去した後の図１ｈの構造の断面図を示す。 図１ｊは、エッチバック段階を実行した後の図１ｉの構造の断面図を示す。 図１ｋは、薄いゲート酸化物を成長させた後の図１ｊの構造の断面図を示す。 図２は、活性領域の近くの従来技術トレンチ分離構造を示す。 図３ａは、パッド酸化物層と研磨ストップ層を付着させた半導体基板の断面図 を示す。 図３ｂは、パッド酸化物層と研磨ストップ層をパターニングした後の図３ａの 構造の断面図を示す。 図３ｃは、半導体基板にトレンチをエッチングした後の図３ｂの構造の断面図 を示す。 図３ｄは、トレンチの上角部を丸くするプレクリーニング段階を実行した後の 図３ｃの構造の断面図である。 図３ｅは、Ｎ₂Ｏ窒化とアニール段階の間の図３ｄの構造の断面図を示す。 図３ｆは、オキシ窒化物面とシリコン・オキシ窒化物境界を形成した後の図３ ｅの構造の断面図を示す。 図３ｇは、トレンチを酸化物で完全に埋めた後の図３ｆの構造の断面図を示す 。 図３ｈは、研磨段階を実行した後の図３ｇの構造の断面図を示す。 図３ｉは、研磨ストップ層を除去した後の図３ｈの構造の断面図を示す。 図３ｊは、エッチバック段階を実行した後の図３ｉの構造の断面図を示す。 図３ｋは、薄いゲート酸化物を成長させた後の図３ｊの構造の断面図を示す。 図４は、活性領域の近くの本発明のトレンチ分離構造の実施形態を示す。 詳細な説明 ホウ素の外部拡散を防ぎ応力を減少させるためにＮ₂Ｏ窒化酸化物トレンチ側 壁を形成する方法を開示する。以下の説明では、本発明の完全な理解を与えるた めに、特定の材料、プロセス・パラメータ、寸法などの多数の特定の詳細につい て 説明する。しかしながら、本発明を実施するためにこれらの特定の詳細を利用し なくてもよいことは、当業者には明らかであろう。他の例において、本発明を無 駄に不明瞭にするのを避けるために、周知の材料や方法については詳細に説明し ない。 本発明は、ドーパントの外部拡散を防ぎ、薄いゲート酸化物の均一な堆積を可 能にし、より薄いゲート酸化物の使用を可能にするトレンチ分離構造とその構造 を作成する方法について説明する。半導体素子の製造において、本発明は、トレ ンチと活性領域の間に障壁を形成するために使用され、それにより、活性領域の ドーパントがトレンチ内に外部拡散できないようにする。 半導体素子を形成するとき、ひとつの活性領域を別の活性領域から分離するた めに、活性領域の近くに分離トレンチを形成することがある。図３ａ〜ｋは、本 発明の１つの実施形態を示す。図３ａは、パッド酸化物層３２０と研磨ストップ 層３３０を堆積した半導体基板３１０を示す。半導体基板３１０は、シリコンで 作成することができ、研磨ストップ層３３０は、たとえば窒化シリコンなどの窒 化物で作成することができる。本発明の１つの実施形態において、研磨ストップ 層３３０は、約１８００Åの厚さを有し、パッド酸化物３２０は、約１００Åの 厚さを有する。次に、研磨ストップ層３３０とパッド酸化物層３２０をパターニ ングして、図３ｂに示したような開口部３４０を形成する。研磨ストップ層３３ ０とパッド酸化物層３２０は、周知のフォトリソグラフィ・マスキング技術とエ ッチング技術（図示せず）を使用してパターニングできることは当業者には明ら かであろう。 研磨ストップ層３３０とパッド酸化物３２０をパターニングした後で、図３ｃ に示したように、基板３１０をエッチングしてトレンチ３４５を形成する。しか しながら、トレンチ３４５をエッチングした後、トレンチの側壁は清浄でなく、 プレクリーニング段階を実行してトレンチ側壁から残骸を除去する。トレンチの プレクリーニング段階は、ＳＣ１、ＳＣ２およびＨＦからなる化学作用を利用し て実行される。標準クリーニング１（ＳＣ１）は、ＮＨ₄ＯＨ、Ｈ₂Ｏ₂およびＨ₂ Ｏの組合せであり、標準クリーニング２（ＳＣ２）は、ＨＣｌ、Ｈ₂Ｏ₂およびＨ₂ Ｏの組合せである。プレクリーニング段階は、プレクリーニング化学作用によ り、 シリコン半導体基板３１０の一部を消耗するだけの時間行われる。プレクリーニ ング段階の間のシリコンの消耗により、トレンチの尖った上角部３９０が丸くな り、図３ｄに示したように、「バーズビーク」作用が減少し、丸い上角部３９５ が形成される。したがって、プレクリーニング段階が長いほど、トレンチの上角 部３９５が丸くなる。トレンチ３４５の上角部が丸くなるので、強い電磁界が生 じなくなり、トレンチに隣接した活性領域に半導体素子を形成するためのより薄 いゲート酸化物３８０（図３ｋに示した）の均一な堆積が可能になる。 次に、図３ｅに示したように、トレンチ内にトレンチ側壁酸化物３６０を形成 する。トレンチ側壁酸化物３６０は、約９００〜１０５０℃の範囲の温度で、約 １５０〜３５０Åの範囲の厚さに成長させることができる。本発明の好ましい実 施形態において、トレンチ側壁酸化物３６０は、約１０００℃の温度で約２５０ Åに成長させた熱酸化物である。 トレンチ側壁酸化物３６０を形成した後で、図３ｅに示したように、トレンチ 側壁酸化物３６０を、酸化窒素（Ｎ₂Ｏ）ガス雰囲気中でＮ₂Ｏ窒化段階とアニー ル段階を実施する。窒化段階とアニール段階は、第１の酸化物層上にトレンチ内 の応力を低減するオキシ窒化物面と、トレンチ３４５の隣りの活性領域からドー パント外部拡散をなくすはたらきをする半導体基板と第１の酸化物層の間のシリ コン・オキシ窒化物界面（障壁）を形成する。アニール段階は、ＶＤＦ炉内で、 温度９００℃、継続時間約５〜３５分、Ｎ₂Ｏガス雰囲気で行うことができる。 本発明の１つの実施形態において、Ｎ₂Ｏガス雰囲気とアニールは、継続時間約 １５分、温度約１０００℃で実行される。窒化酸化物は、トレンチ側壁酸化物３ ６０と反応して、図３ｆに示したように、トレンチ側壁酸化物３６０の表面にオ キシ窒化物面３６５と、シリコン半導体基板３１０とトレンチ側壁酸化物３６０ の間にシリコン・オキシ窒化物界面３６６を作成する。 Ｎ₂Ｏガス雰囲気を使用すると、窒素プラズマだけを使用する場合よりも多く の面と反応し、それにより、ひずみを防ぐためにトレンチの側壁酸化物上により 良好で強固なオキシ窒化物面が作成され、またトレンチ側壁酸化物とシリコン半 導体基板の間に、障壁としてはたらき、活性領域からのドーパントの拡散を防ぐ シリコン・オキシ窒化物界面が作成される。窒素プラズマだけを使用すると、化 学 作用だけしか起こらないので、良好なオキシ窒化物やシリコン・オキシ窒化物は 作成されない。しかしながら、窒化酸化物を使用すると、Ｎ₂Ｏとトレンチ側壁 酸化物とシリコン半導体基板の間の良好な化学反応により、良好なオキシ窒化物 とシリコン・オキシ窒化物が形成される。 次に、図３ｇに示したように、トレンチは、酸化物で埋められトレンチ充填酸 化物３７０が形成される。化学気相成長法（ＣＶＤ）技術を使用してトレンチを 酸化物で埋めることができることは当業者には明らかであることに注意されたい 。本発明の１つの実施形態では、トレンチ充填酸化物３７０の厚さは、充填する トレンチの寸法に大きく依存する。さらに、トレンチ充填酸化物３７０の厚さは 、次の平坦化エッチバック段階の間に適切な平坦化とプロセス制御を行えるよう に選択されなければならない。本発明のもう１つの実施形態では、トレンチ充填 酸化物３７０は、たとえばプラズマ・エッチングＣＶＤ（ＰＥＣＶＤ）、熱ＣＶ Ｄ（ＴｈＣＶＤ）、減圧ＣＶＤ（ＬＰＣＶＤ）などの方法によって形成すること ができ、ＴＥＯＳと酸素以外の反応化学種またはそれらと共に他の反応化学種を 使用して形成することができる。たとえば、トレンチ充填酸化物３７０は、ＰＳ Ｇ（phosphosilicate glass）、ＢＳＧ（borosilicate glass）またはＢＰＳＧ( borophosphosilicate glass）を形成するドーパントを含む。 トレンチを埋めるために使用される材料を選択するときに考慮すべき重要な点 は、選択した材料が、半導体基板の表面を覆うために使用される下地材料と異な らなければならないことである。たとえば、研磨ストップ層３３０として窒化物 層を使用する本発明の１つの実施形態では、トレンチを埋めるために使用される 材料は、窒化物ではないことが好ましい。この方式で、後で説明する次の平坦化 エッチバック・プロセスの間に処理と化学作用を実施して、トレンチ充填材料の エッチバックが、基礎マスク層で確実に止まるようにすることができる。本発明 の他の実施形態では、トレンチを埋めるために使用される単一のＣＶＤ酸化物層 を、利用される特定の用途に適したトレンチ材料の多層スタックと交換すること ができることに注意されたい。 トレンチを埋めた後で、図３ｈに示したように、トレンチ充填酸化物３７０を 研磨（または平坦化）して、研磨ストップ層３３０上の余分な酸化物を除去する 。 次に、図３ｉに示したように、研磨ストップ層３３０を除去する。研磨ストップ 層３３０を従来のエッチング技術を使用して除去できることは当業者には明らか であることに注意されたい。研磨ストップ層３３０を除去した後、図３ｊに示し たように、エッチバック段階を実行して、トレンチ内にトレンチ側壁酸化物３６ ０とトレンチ充填酸化物３７０を隔離する。このエッチバック段階は、化学機械 的研磨（ＣＭＰ）技術を使用して実行することができることは当業者には明らか であることに注意されたい。 本発明は、トレンチ分離技術を利用した際の従来技術において起きていたいく つかの問題を解決する。本発明により解決されるそのような１つの問題は、「バ ーズビーク」または尖った上角部の作用である。前に説明したように、トレンチ ３４５の上角部３９０は、処理中に丸くされ、丸い上角部３９５が形成される。 したがって、丸い上角部３９５は、強い電磁界（電界）を生じない。本発明が丸 い上角部３９５を作成するので、本発明は、また、トレンチの両側に活性領域を 形成する際の尖った上角部に関連した問題のいくつかを解決する。たとえば、ト ランジスタをトレンチの隣りに形成し、ゲート絶縁酸化物層を基板とトレンチの 上に成長させるとき、本発明のトレンチの上角部が丸くなっているため、ゲート 酸化物層３８０は、均一な厚さで成長する。図３ｋに示したように、丸い上角部 ３９５にある薄いゲート酸化物層３８０の厚さは、トレンチ３４５と基板３１０ の水平面の上にあるゲート酸化物層と同じ厚さ（すなわち、均一の厚さ）である 。したがって、薄いゲート酸化物層３８０は、強い電磁界を受けたときに破壊し にくい。たとえば、トランジスタが形成され、機能しているとき、丸い上角部３ ９５が、電界をより均一に分散させ（あるいは収集せず）、したがって、素子の 性能を低下させる望ましくない寄生容量と漏れ電圧を防ぐはたらきをする。 丸い上角部３９５は、また、トレンチを埋めるプロセスを支援する。前述のよ うに、トレンチは、一般に、化学気相成長法（ＣＶＤ）技術を使用して埋められ 、酸化物などの材料がトレンチに充填される。トレンチ３４５の上角部が丸くさ れるため、尖った上角部のまわりに電界を発生させる（または作り出す）傾向が あるプラズマに構造物をさらすＣＶＤプロセスは、本発明の丸い上角部３９５の まわりにそのような電界を発生させない。したがって、本発明の丸い上角部によ り、 均一な堆積プロセスが可能になり、トレンチ充填時にギャップやボイドが形成さ れる可能性を小さくする。 本発明は、また、トレンチ分離応力と、半導体素子領域から、たとえばトラン ジスタのソース４２０とドレイン４３０領域から（図４に示した）トレンチ領域 ４４５内へのドーパントの外部拡散のトレンチ分離技術に関連した問題を解決す る。特に、本発明は、Ｎチェネル・トランジスタにおけるホウ素ドーパントの外 部拡散を防ぐことができる。前に説明したように、外部拡散は、特に、狭い幅を 有するＮチェネル・トランジスタにおいて著しく、したがって、素子の寸法が小 さくなるほど（たとえば、幅が狭くなるほど）、外部拡散の影響を受けやすくな る。 本発明は、オキシ窒化物面４６５とシリコン・オキシ窒化物界面４６６を作成 することによって、トレンチの応力と、Ｎチェネル・トランジスタからのホウ素 の外部拡散を減少させるかまたはなくす。オキシ窒化物面４６５は、酸化物層の 間のトレンチ分離構造内にある応力を減少させる。シリコン・オキシ窒化物界面 ４６６は、トレンチ側壁酸化物４６０とトレンチ充填酸化物４７０内にホウ素ド ーパントが拡散するのを防ぐ。したがって、活性領域のドーパント濃度が安定し ていると、活性領域内のしきい値電圧が安定し、装置の性能を低下させる寄生電 流の影響を受けにくい。たとえば、ソース領域４２０の隣りの領域４５０内のド ーパントが、トレンチ４４５内に外部拡散しない場合は、領域４５０内のドーパ ント濃度は、領域４５５内のドーパント濃度とほぼ同じままである。したがって 、領域４５０のしきい値電圧は、領域４５５のしきい値電圧とほぼ同じになる。 本発明を使用してドーパントの外部拡散を制御または防止することにより、オ フリーク電流も減少する。前に述べたように、オフリーク電流は、ゲート４４０ に印加される電圧がゼロ（Ｖ_g＝Ｏ）で、ドレイン電圧（Ｖ_d）が電源電圧（Ｖ_cc ）（すなわち、一般に、電源はＶ_cc＝１．８ボルトでもよい）のときに、トラン ジスタのソース４２０からドレイン４３０に流れる寄生（すなわち、不良または 望ましくない）電流である。ソースの電圧がゼロ（Ｖ_s＝０）になるように漏れ 電流を最小にすることが望ましい。本発明の使用により、トレンチ内へドーパン トの外部拡散が防止され、たとえばソース領域（たとえば、領域４５０からのド ーパ ント）の近くのドーパントが、トレンチ内に拡散しなくなるため、ソース領域の 近くのしきい値電圧は、チャネルとドレイン領域内のしきい値電圧とほぼ同じに なり、したがってソース４２０からドレイン４３０に寄生電流が流れなくなる。 本発明のもう１つの利点は、従来技術よりも薄いゲート酸化物層を使用できる ことである。ゲート酸化物をより均一に成長させることができ、トレンチ内への ドーパントの外部拡散を防ぐことができるので、約３２Å以下のより薄いゲート 酸化物を使用することができる。したがって、特性が縮小するにつれて、たとえ ば０．３５μｍ技術から０．２５μｍ以下の技術に移行するとき、本発明のトレ ンチ分離技術は、たとえば３２Å以下のより薄いゲート酸化物の使用することが できる。 以上、Ｎ₂Ｏ窒化酸化物のトレンチ側壁を形成して、ホウ素の外部拡散を防ぎ 応力を減少させる方法を開示した。特定の機器、パラメータ、方法および材料を 含む特定の実施形態を説明したが、開示した実施形態に対する様々な修正は、こ の開示を読んでいる当業者には明らかであろう。したがって、これらの実施形態 は、単なる例示であり、広範な本発明を制限せず、本発明は、示し説明した特定 の実施形態に制限されないことを理解されたい。

【手続補正書】特許法第１８４条の４第４項 【提出日】平成１０年５月２６日（１９９８．５．２６） 【補正内容】 補正請求の範囲 ３１．分離領域を形成する方法であって、 基板内にトレンチを形成する段階と、 前記トレンチ内に窒化物層を形成する段階と を含む方法。 ３２．前記トレンチ内に前記窒化物層を形成する前記段階が、さらに、 前記トレンチ内に酸化物層を形成する段階と、 前記酸化物層を窒素含有雰囲気にさらす段階と を含む請求項３１項に記載の方法。 ３３．前記窒素含有雰囲気が、窒素酸化物ガスである請求項３２項に記載の方 法。 ３４．前記窒化物層が、前記基板と前記酸化物層の間の窒化物界面である請求 の範囲３２項に記載の方法。 ３５．前記窒化物界面が、シリコン・オキシ窒化物層である請求項３４項に記 載の方法。 ３６．前記窒化物層が、前記酸化物層上のオキシ窒化物面である請求項３２項 に記載の方法。 ３７．分離領域を形成する方法であって、 基板にトレンチを形成する段階と、 前記トレンチ内に酸化物層を形成する段階と、 層前記酸化物を窒素含有雰囲気にさらす段階と、 を含む方法。 ３８．前記窒素含有雰囲気が、窒素酸化物ガスである請求項３７項に記載の方 法。 ３９．前記酸化物層を窒素含有雰囲気にさらす前記段階が、前記基板と前記酸 化層の間に窒化物界面を形成する請求項３７項に記載の方法。 ４０．前記窒化物界面が、シリコン・オキシ窒化物層である請求項３９項に記 載の方法。 ４１．前記酸化物層を窒素含有雰囲気にさらす前記段階が、前記酸化物層上に 窒化物層を形成する請求項３７項に記載の方法。 ４２．前記窒化物層が、前記酸化物層上のオキシ窒化物面である請求項４１項 に記載の方法。 ４３．前記雰囲気にさらした酸化物層上に第２の薄膜を形成する段階をさらに 含む請求項３７項に記載の方法。 ４４．分離領域を形成する方法であって、 基板にトレンチを形成する段階と、 前記トレンチ内に第１の酸化物層を形成する段階と、 前記第１の酸化物層を窒素含有雰囲気にさらして、前記第１の酸化物層と前記 半導体基板との間に窒化物界面を形成する段階と を含む方法。 ４５．前記窒化物界面が、シリコン・オキシ窒化物層である請求項４４項に記 載の方法。 ４６．前記酸化物層を窒素含有雰囲気にさらす前記段階が、また、前記酸化物 層上にオキシ窒化物面を形成する請求項４４項に記載の方法。 ４７．前記雰囲気にさらされた酸化物層上に第２の薄膜を形成する段階をさら に含む請求項４４項に記載の方法。 ４８．トレンチ分離領域を形成する方法であって、 基板内にトレンチを形成する段階と、 前記トレンチ内に酸化物層を形成する段階と、 前記トレンチ内の前記酸化物層上にオキシ窒化物面を形成する段階と、 前記トレンチ内の前記オキシ窒化物面上に第２の酸化物層を形成する段階と を含む方法。 ４９．前記オキシ窒化物面を形成する前記段階が、さらに、前記酸化物層を窒 素含有雰囲気にさらす段階をさらに含む請求項４８項に記載の方法。 ５０．前記酸化物層を窒素含有雰囲気にさらす前記段階が、さらに、前記基板 と前記酸化物層の間に窒化物界面を形成する請求項４９項に記載の方法。 ５１．前記窒化物界面が、シリコン・オキシ窒化物層である請求項５０項に記 載の方法。 ５２．基板内に形成されたトレンチと、 前記トレンチ内に形成された窒化物層と を含むトレンチ分離構造。 ５３．第１の酸化物層をさらに含む請求項５２項に記載のトレンチ分離構造。 ５４．前記窒化物層が、前記第１の酸化物層上で形成されたオキシ窒化物薄膜 である請求項５３項に記載のトレンチ分離構造。 ５５．前記オキシ窒化物薄膜上の第２の薄膜をさらに含む請求項５４項に記載 のトレンチ分離構造。 ５６．前記窒化物層が、前記基板と前記酸化物層の間に形成されたシリコン・ オキシ窒化物層である請求項５３項に記載のトレンチ分離構造。 ５７．前記基板内に形成されたトレンチと、 前記トレンチ内の第１の酸化物と、 前記第１の酸化物上に形成されたオキシ窒化物薄膜と、 前記オキシ窒化物薄膜上の第２の薄膜と を含むトレンチ分離構造。 ５８．前記基板と前記酸化物層の間のシリコン・オキシ窒化物をさらに含む請 求項５７に記載のトレンチ分離構造。 ５９．基板内に形成されたトレンチと、 前記基板と第１の薄膜の間のシリコン・オキシ窒化物層と を含むトレンチ分離構造。 ６０．前記第１の薄膜が、第１の酸化物層である請求項５９項に記載のトレン チ分離構造。 ６１．前記第１の酸化物層の表面にオキシ窒化物薄膜をさらに含む請求項６０ 項に記載のトレンチ分離構造。 ６２．前記オキシ窒化物薄膜上に形成された第２の薄膜をさらに含む請求項６ １項に記載のトレンチ分離構造。 ６３．前記基板内に形成されたトレンチと、 前記トレンチ内の第１の酸化物層と、 前記基板と前記酸化物層の問のシリコン・オキシ窒化物層と、 前記第１の酸化物層上の第２の薄膜と、 を含むトレンチ分離構造。 ６４．前記第１の酸化物の表面上のオキシ窒化物薄膜をさらに含む請求項６３ 項に記載のトレンチ分離構造。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，Ｍ Ｗ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ ，ＡＴ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ， ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＣＺ，ＤＥ，Ｄ Ｅ，ＤＫ，ＤＫ，ＥＥ，ＥＥ，ＥＳ，ＦＩ，ＦＩ，ＧＢ ，ＧＥ，ＧＨ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ， ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，Ｌ Ｔ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ， ＳＧ，ＳＩ，ＳＫ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，Ｔ Ｔ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ヤング，サイモン アメリカ合衆国・97229・オレゴン州・ポ ートランド・ノースウエスト ウォーター フォード ウェイ・16800 (72)発明者 グラハム・ジョン アメリカ合衆国・80525・コロラド州・フ ォート コリンズ・チェロキー ドライ ブ・732

Claims (1)

1. 【特許請求の範囲】 １．半導体基板に分離構造を形成する方法であって、 ａ）前記半導体基板にトレンチをエッチングする段階と、 ｂ）前記トレンチ内の第１の酸化物層を形成する段階と、 ｃ）前記第１の酸化物層を酸化窒素（Ｎ₂Ｏ）基体雰囲気にさらして、前記第１ の酸化物層上にオキシ窒化物面を形成し、前記第１の酸化物層と前記半導体基板 との間にシリコン・オキシ窒化物界面を形成する段階と、 ｄ）前記第１の酸化物層の前記オキシ窒化物面上に、第２の酸化物層を堆積させ る段階と を含む方法。 ２．前記トレンチをエッチングする前記段階の後でかつ前記第１の酸化物層を 形成する前記段階の前に、トレンチのプレクリーニングを実行する段階をさらに 含む請求項１項に記載の方法。 ３．化学機械的研磨（ＣＭＰ）エッチバック段階を実行して、前記トレンチ内 の前記第１と第２の酸化物層を分離する段階をさらに含む請求項１項に記載の方 法。 ４．前記第１の酸化物層が、前記トレンチ内に熱酸化物を成長させる段階を含 む方法によって形成される請求項１項に記載の方法。 ５．前記第２の酸化物層が、化学気相成長（ＣＶＤ）プロセスによって堆積さ れる請求項１項に記載の方法。 ６．半導体基板内に分離構造を形成する方法であって、 ａ）前記半導体基板にトレンチをエッチングする段階と、 ｂ）前記トレンチ内に熱酸化物を成長させて、第１の酸化物層を形成する段階と 、ｃ）前記第１の酸化物層を酸化窒素（Ｎ₂Ｏ）ガス雰囲気にさらして、前記第 １の酸化物層上にオキシ窒化物面を形成し、前記第１の酸化物層と前記半導体基 板の間にシリコン・オキシ窒化物界面を形成し、前記Ｎ₂Ｏ基体雰囲気処理段階 が、前記半導体基板の一部を消耗し、前記トレンチの上角部を丸くする段階と、 ｄ）前記第１の酸化物層の前記オキシ窒化物面上に第２の酸化物層を堆積させる 段階と、 ｅ）化学機械的研磨エッチバック段階を実行して、前記トレンチ内の前記第１と 第２の酸化物層を分離する段階と を含む方法。 ７．前記第２の酸化物層が、実質上、ドープされていない酸化物層である請求 項６項に記載の方法。 ８．前記第２の酸化物層が、ＢＳＧ、ＰＳＧ、ＢＰＳＧおよびそれらの任意の 組合せからなるグループから選択されたドープされた酸化物である請求項６項に 記載の方法。 ９．前記第２の酸化物層が、化学気相成長法（ＣＶＤ）プロセスによって堆積 された請求項６項に記載の方法。 １０．ＣＶＤプロセスが、ＴＥＯＳを使用して行われた減圧ＣＶＤプロセスで ある請求項９項に記載の方法。 １１．半導体基板内に分離構造を形成する方法であって、 ａ）前記半導体基板上にパッド酸化物層を形成する段階と、 ｂ）前記パッド酸化物層上に研磨ストップ層を形成する段階と、 ｃ）前記研磨ストップ層と前記パッド酸化物層をパターニングしてエッチングす る段階と、 ｄ）前記半導体基板内にトレンチをエッチングする段階と、 ｅ）トレンチのプレクリーニング段階を実行する段階と、 ｆ）前記トレンチ内に第１の酸化物層を形成して、第１のトレンチ酸化物層を形 成する段階と、 ｇ）前記第１の酸化物層を酸化窒素（Ｎ₂Ｏ）ガス雰囲気にさらして、前記第１ の酸化物層上にオキシ窒化物面を形成し、前記第１の酸化物層と前記半導体基板 の間にシリコン・オキシ窒化物界面を形成し、前記Ｎ₂Ｏ基体雰囲気処理段階が 、前記半導体基板の一部を消耗し、前記トレンチの上角部を丸くする段階と、 ｈ）前記第１のトレンチ酸化物層の前記オキシ窒化物面上に、第２のトレンチ酸 化物層を堆積させる段階と、 ｉ）前記第２のトレンチ酸化物層を研磨して、前記第２のトレンチ酸化物層の前 記研磨ストップ層の上の部分を除去する段階と、 ｊ）前記研磨ストップ層を除去する段階と、 ｋ）化学機械的研磨エッチバック段階を実行して、前記トレンチ内の前記第１と 第２の酸化物層を分離する段階と、 １）半導体素子の形成に使用するために、前記半導体基板と前記トレンチの上に 薄いゲート酸化物層を形成する段階と、 を含む方法。 １２．前記半導体基板が、シリコンを含む請求項１１項に記載の方法。 １３．前記研磨ストップ層が、窒化物層を含む請求項１１項に記載の方法。 １４．前記トレンチのプレクリーニング段階が、ＳＣ１、ＳＣ２およびＨＦを 含む化学作用を利用して行われる請求項１１項に記載の方法。 １５．前記第１のトレンチ酸化物層が熱酸化物を含む請求項１１項に記載の方 法。 １６．前記Ｎ₂Ｏガス雰囲気処理段階が、前記シリコンの一部を消耗して、シ リコン・オキシ窒化物面を形成し、前記トレンチの上角部を丸くする請求項１２ 項に記載の方法。 １７．前記第２の酸化物層が、化学気相成長（ＣＶＤ）プロセスによって堆積 される請求項１１項に記載の方法。 １８．前記第２のトレンチ酸化物層が、実質上ドープされていない酸化物層で ある請求項１１項に記載の方法。 １９．前記第２の酸化物層が、ＢＳＧ、ＰＳＧ、ＢＰＳＧおよびそれらの任意 の組合せからなるグループから選択されたドープされた酸化物である請求項１１ 項に記載の方法。 ２０．前記薄いゲート酸化物層が、３２Å未満の厚さを有する請求項１１項に 記載の方法。 ２１．半導体基板に形成された分離構造であって、 前記半導体基板内のトレンチと、 前記トレンチの内面に形成され、オキシ窒化物面を有する第１の酸化物層と、 前記第１の酸化物層と前記半導体基板の間のシリコン・オキシ窒化物界面と、 前記トレンチ内の、前記第１の酸化物層の前記オキシ窒化物面上に直接配置さ れた第２の酸化物層と を含む分離構造。 ２２．前記トレンチが、浅いトレンチ分離構造である請求項２１項に記載の分 離構造。 ２３．前記第１の酸化物層が、熱酸化物である請求項２１項に記載の分離構造 。 ２４．前記第２の酸化物層が、実質上ドープされていない酸化物である請求項 ２１項に記載の分離構造。 ２５．前記第２の酸化物層が、ＢＳＧ、ＰＳＧ、ＢＰＳＧおよびそれらの任意 の組合せからなるグループから選択されたドープされた酸化物である請求項２１ 項に記載の方法。 ２６．半導体基板内に形成された分離構造であって、 前記半導体基板内のトレンチと、 前記トレンチの内側に形成され、オキシ窒化物面を有する第１の酸化物層と、 前記第１の酸化物層と前記半導体基板の間のシリコン・オキシ窒化物界面と、 前記トレンチ内に、前記第１の酸化物層の前記オキシ窒化物面上に直配置され た第２の酸化物層とを有する分離構造と、 前記分離構造の隣りにあり、３２Å未満の厚さを有する薄いゲート酸化物層を 含むトランジスタと を含む半導体素子。 ２７．前記トレンチが、浅いトレンチ分離構造である請求項２６項に記載の分 離構造。 ２８．前記第１の酸化物層が、熱酸化物である請求項２６項に記載の分離構造 。 ２９．前記第２の酸化物層が、実質上ドープされていない酸化物である請求項 項２６項に記載の分離構造。 ３０．前記第２の酸化物層が、ＢＳＧ、ＰＳＧ、ＢＰＳＧおよびそれらの任意 の組合せからなるグループから選択されたドープされた酸化物である請求項２６ 項に記載の分離構造。