JP2005277196A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 トレンチ分離法（ＳＴＩ）においては、トレンチ内壁の酸化膜による応力のためリーク電流が発生する。シリコン基板に与える応力を低減させるため内壁の酸化膜を窒化した場合、酸窒化膜中の窒素濃度が多すぎると窒素によるプラス電荷の影響でトランジスタの閾値（Ｖｔｈ）がシフトし、閾値の低下によるリーク電流が増加し、ＤＲＡＭのホールド特性が劣化するという新たな問題点が見つかった。本願の課題は、ＳＴＩにおいてトレンチ内壁の酸化膜の窒化処理において、酸化膜中のピーク窒素濃度を制御することで、応力を少ない、かつ窒素のプラス電荷によるＶｔｈシフトを抑制した特性劣化の少ない半導体装置の製造方法を提供することにある。
【解決手段】 トレンチ内壁の酸化膜の窒化処理において、酸化膜中のピーク窒素濃度を制御し、ピーク窒素濃度を最適化することで、応力を少なくし、かつ窒素のプラス電荷によるＶｔｈシフトを抑制した特性劣化の少ない半導体装置の製造方法が得られる。
【選択図】 図１０

Description

本発明は、半導体装置における素子分離領域の製造方法に関するものである。

半導体装置の素子分離方法としてＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法がある。ＳＴＩ法による分離は、図１２に示すようにシリコン基板１に窒化膜２を成長させ、トレンチと呼ばれる溝３をエッチングして形成し、その内壁を熱酸化し酸化膜４を形成する。さらに素子分離絶縁膜となるプラズマ酸化膜をトレンチ溝全体に埋め込むことにより素子分離領域を形成している。

これらの方法では、シリコン基板より体積の大きい酸化膜４を内壁に使用しているためシリコン基板１に生じる歪が大きく、その歪によりシリコン結晶中に転位欠陥が発生することになる。シリコン基板中に転位欠陥が発生すると、電流のリークパスになるためトランジスタのオフリーク電流が増大し、スタンバイ電流の増大とか、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）においてはホールド（リフレッシュ）特性が劣化するなどの半導体装置の特性劣化を引き起こすことになる。これらの対策として、内壁の酸化膜４を窒化することによりシリコン基板に生じる歪を小さくし、転位欠陥の発生を抑え、リーク電流を抑える技術がある。

特開２０００−０８２８０８号公報 特開２００１−１３５７２０号公報

しかし、内壁の酸化膜を窒化しシリコン基板に与える応力を低減させた場合に、酸窒化膜中の窒素濃度が多すぎると窒素によるプラス電荷の影響でトランジスタの閾値（Ｖｔｈ）がシフトし、閾値の低下によるリーク電流が増加し、ＤＲＡＭのホールド特性が劣化するという新たな問題点が見つかった。

本願の課題は、ＳＴＩにおいてトレンチ内壁の酸化膜の窒化処理において、酸化膜中のピーク窒素濃度を制御することで、応力を少なくし、かつ窒素のプラス電荷によるＶｔｈシフトを抑制した特性劣化の少ない半導体装置の製造方法、及びその製造方法により製造された半導体装置を提供することにある。

本願発明の半導体装置の製造方法は、トレンチ内壁の酸化膜を、シリコン基板への応力を緩和させるピーク窒素濃度を下限値とし、シリコンと酸化膜との界面における閾値変動を起こさないピーク窒素濃度を上限値として窒化処理することを特徴とする。

本願発明の半導体装置の製造方法において、前記下限値は５Ｅ２０（ｃｍ^−３）であり、前記上限値は２Ｅ２２（ｃｍ^−３）として窒化することを特徴とする。

本願発明の半導体装置の製造方法において、前記窒化処理は、プラズマ窒化、またはＮＨ_３、ＮＯ、もしくはＮ_２Ｏ雰囲気中で熱処理することを特徴とする。

本願発明の半導体装置の製造方法において、前記窒化処理は、プラズマ窒化により前記下限値を１Ｅ２１（ｃｍ^−３）とし、前記上限値は２Ｅ２２（ｃｍ^−３）とし、窒化することを特徴とする。

本願発明の半導体装置の製造方法においては、前記窒化処理は、ＮＨ_３、ＮＯ、またはＮ_２Ｏ雰囲気中で、前記下限値を５Ｅ２０（ｃｍ^−３）とし、前記上限値は１Ｅ２２（ｃｍ^−３）とし、窒化することを特徴とする。

本願発明の半導体装置の製造方法においては、前記酸化膜とシリコン基板の界面における前記酸化膜中のピーク窒素濃度は１Ｅ２０（ｃｍ^−３）以下として窒化することを特徴とする。

本願発明の半導体装置の製造方法においては、前記酸化膜中のピーク窒素濃度の位置は、前記酸化膜とシリコン基板の界面から１ｎｍ以上前記酸化膜側になるように窒化することを特徴とする。

本願発明の半導体装置は、上記記載の半導体装置の製造方法により製造されたことを特徴とする。

本願発明のトレンチ分離された半導体装置の製造方法において、トレンチ内壁の酸化膜を、シリコン基板への応力を緩和させるピーク窒素濃度を下限値とし、シリコンと酸化膜との界面における閾値変動を起こさないピーク窒素濃度を上限値として窒化処理することで、応力によるリーク電流が少ない、また閾値変動のなくした半導体装置の製造方法、及びその製造方法により製造された特性劣化のない半導体装置が得られる。

以下、本発明の半導体装置の製造方法について、図を参照して説明する。

実施例１について図１〜図７により説明する。図１に示すようにシリコン基板１に窒化膜２を成長させ、トレンチと呼ばれる溝３をエッチングして形成し、その内壁を熱酸化し酸化膜４を５ｎｍ〜２０ｎｍ形成する。その後、酸化膜４をプラズマで窒化し、酸化膜の一部を酸窒化膜とする。さらにトレンチ内を埋設するためにプラズマ酸化膜を全面に成長させ、素子分離領域を形成する。ここで形成された酸窒化膜におけるピーク窒素濃度を制御し、最適化することで応力を少なくしシリコン基板の転位欠陥の発生を抑え、かつ窒素のプラス電荷によるＶｔｈシフトを抑制することが可能となる。

酸窒化膜中の窒素はプラスチャージとして働き、シリコン界面に存在するとトランジスタ特性への影響が大きい。このためシリコン界面においては、窒素量はできるだけ少なく、ピーク窒素濃度の位置は界面からできるだけ離れた位置が望ましく、シリコン界面における窒素濃度は１Ｅ２０（ｃｍ^−３）以下、ピーク窒素濃度の位置はシリコン界面から１ｎｍ以上酸化膜側に離すことが好ましい。また酸化膜表面側においては、窒素によりシリコン界面の応力を有効に緩和させるためには、ピーク窒素濃度の位置は酸化膜表面から内側にあることが望ましく、ピーク窒素濃度の位置は酸化膜表面から１ｎｍ以上酸化膜側にあることが好ましい。

プラズマ窒化処理としては、内壁の酸化膜を２０ｎｍ形成した試料に対して、例えばウェハの上部にウェハから離れた場所でプラズマを発生させる装置を用いて、プラズマパワーを１．５ＫＷ、基板温度４００℃、プラズマとウェハとの距離６０ｍｍ、ガスは窒素を含む希釈ガス、圧力を５００ｍＴｏｒｒ、処理時間を４０秒として、実施した。このとき、ピーク窒素濃度の位置は酸化膜表面から１．５ｎｍ、ピーク窒素濃度５Ｅ２１（ｃｍ^−３）、シリコン界面窒素濃度５Ｅ１９（ｃｍ^−３）が得られた。

酸窒化膜のプロファイル（ピーク窒素濃度の位置）、ピーク窒素濃度を最適化するためには、上記製造条件のうち、処理時間と圧力とを主たるパラメータとして設定することで可能となる。ピーク窒素濃度は処理時間に比例し、処理時間を長くすればピーク窒素濃度は高くなる。ピーク窒素濃度を２Ｅ２２（ｃｍ^−３）とする場合には３００秒プラズマ窒化することで得られる。また、ピーク窒素濃度の位置は圧力に比例し、圧力が高い場合には深い位置となる。深さを３ｎｍとする場合は圧力を１０００ｍＴｏｒｒとすればよい。これらの処理時間、圧力の変更は装置構成を変更する必要もなく簡単に設定できることからメリットが多い。しかし、その他のパラメータでも設定できる。

図２〜図６を用いてシリコン基板に与える応力、シリコン基板の転位、ピーク窒素濃度、トランジスタの閾値（Ｖｔｈ）について説明する。図２にシリコン基板に与える応力とシリコン基板の転位密度との相関関係を示す。シリコン基板に加わる応力が一定値以上になると、基板内に結晶転位が発生している。応力のマイナスはシリコンを膨張させる応力を意味し、臨界応力−３．６Ｅ＋０９（ｄｙｎｅ／ｃｍ^２）以上で転位が発生している。従って応力をこれ以下に抑えることが必要となる。

図３にトレンチ内壁の酸化膜２０ｎｍの場合におけるピーク窒素濃度と発生する応力との関係を示す。酸化膜を窒化することで酸化膜を酸窒化膜に組成を変えていく。酸化膜はシリコン基板に対して引っ張り方向の応力を与えるが、窒化膜は反対方向の縮める方向の応力を与えるために窒素濃度を増加させて、酸窒化膜に変えていくと引っ張る方向、縮める方向の応力が打ち消しあいシリコン基板に加わる応力は減少する。臨界応力以下になるピーク窒素濃度は５Ｅ２１（ｃｍ^−３）であり、この濃度以上のピーク窒素濃度とすればシリコン基板に加わる応力は臨界応力以下となり、結晶の転位は発生しないことになる。また、これらのピーク窒素濃度はトレンチ内壁に形成されている酸化膜の膜厚に依存し、酸化膜厚が厚い場合は高濃度のピーク窒素濃度が必要であり、酸化膜厚が薄い場合に必要とされるピーク窒素濃度は、低くなる。

シリコン基板へ与える応力を緩和させるピーク窒素濃度を下限値として、下限値以上のピーク窒素濃度を供給する窒化処理を行う。シリコン基板に与える応力を小さくするための量としては、酸化膜中のトータル窒素量でも定義することができるが、本願においては、ピーク窒素濃度で示すこととする。

図４にシリコン基板の転位密度と接合リーク電流との関係を示す。シリコン基板の結晶に転位が発生すると、転位によるリークが発生している。したがって、転位を発生させないようにして、リーク電流の発生を抑える必要がある。転位を発生させないために応力を小さくし、応力を小さくするために酸化膜を窒化させ酸窒化膜とすることが重要となる。

図５に酸窒化膜中のピーク窒素濃度とトランジスタの閾値（Ｖｔｈ）との関係を示す。酸窒化膜中の窒素濃度が増加するとトランジスタの閾値（Ｖｔｈ）が低下してくる。トレンチ内壁の酸化膜厚２０ｎｍの場合ではピーク窒素濃度２Ｅ＋２２（ｃｍ^−３）で閾値の低下が見られる。酸化膜の膜厚が薄い場合にはさらに低濃度のピーク窒素濃度から閾値が低下する。閾値が低下するとＳＴＩのトレンチと活性領域との境界でリーク電流が発生することになるためピーク窒素濃度には上限が必要となる。プラズマパワーを１．５ＫＷ、基板温度１００℃、プラズマとウェハとの距離を４５ｍｍ、圧力を１Ｔｏｒｒ、処理時間を３００秒とすると閾値の上限値を越える。閾値を低下させないピーク窒素濃度を上限値として、上限値以下のピーク窒素濃度を供給する窒化処理を行う。

図６に酸化膜中の窒素濃度分布を示す。プラズマ処理の場合は主として、圧力でピーク窒素濃度の位置を調整し、処理時間でそのピーク窒素濃度を調整する。プラズマ処理においては圧力を高くするとピーク窒素濃度の位置は深くなり、たとえば５００ｍＴｏｒｒで１．５ｎｍで、１０００ｍＴｏｒｒでは３ｎｍとなる。処理時間を長くするとピーク窒素濃度は高くなり、処理時間４０秒で５Ｅ＋２１、２００秒で２Ｅ＋２２が得られる。プラズマ窒化は低エネルギーのイオン注入のようなものであるが、その分布はイオン注入よりシャープであり、また装置が簡単である点からもイオン注入より優れている特長がある。

以上説明したとおり、ＳＴＩの内壁の酸化膜の一部をプラズマ窒化し酸窒化膜とし、シリコン基板に与える応力を減少させ、結晶欠陥、転位の発生を防止する。しかし窒化しすぎると酸窒化膜中に電荷がトラップされることで、閾値が低くシフトし、リーク電流を発生させる。したがって、酸化膜を窒化するためには酸化膜厚に対してピーク窒素濃度を最適化する必要である。

プラズマ窒化における、この最適なピーク窒素濃度範囲を図７に示す。最適なピーク窒素濃度は酸化膜厚に対して異なり、酸化膜厚５ｎｍのとき、７Ｅ＋２０〜７Ｅ＋２１（ｃｍ^−３）、酸化膜厚１０ｎｍのとき、１Ｅ＋２１〜８Ｅ＋２１（ｃｍ^−３）、酸化膜厚１５ｍのとき、２Ｅ＋２１〜１Ｅ＋２２（ｃｍ^−３）、酸化膜厚２０ｎｍのとき、５Ｅ＋２１〜２Ｅ＋２２（ｃｍ^−３）である。

本実施例においては、ＳＴＩ内壁の酸化膜の一部をプラズマで窒化し酸窒化膜とし、その酸窒化膜のピーク窒素濃度を最適化する。最適なピーク窒素濃度を、シリコン基板に転位を発生させないために必要な最低ピーク窒素濃度を下限値とし、酸窒化膜中の電荷トラップによる閾値低下させないための最高ピーク窒素濃度を上限値とすることで特性劣化の少ない半導体装置の製造方法が得られる。またその製造方法により製造された特性劣化のない半導体装置が得られる。

第２実施例を、図８〜図１１を用いて説明する。実施例１においては、図１における酸化膜４をプラズマにより酸窒化膜としたが、本実施例２においては、窒素を含む雰囲気中で熱処理することで酸窒化膜を形成するものである。

トレンチ内壁に形成された５ｎｍ〜２０ｎｍの酸化膜を、ＮＨ_３、ＮＯ，Ｎ_２Ｏ等を含む雰囲気で、熱処理することで酸窒化膜とする。熱処理で酸化膜を窒化することからプラズマ窒化に比較して窒素濃度分布はブロードとなり、Ｓｉ−ＳｉＯ２界面にも窒素の分布が多くなるために、ピーク窒素濃度は３Ｅ２１（ｃｍ^−３）〜１Ｅ２２（ｃｍ^−３）と低くなる。この濃度を達成するためにはＮＨ_３の場合は９５０℃、６０秒となる。ＮＯ雰囲気の場合は９５０℃、４０秒、７４０Ｔｏｒｒで実現できる。

酸化膜厚２０ｎｍの場合において、図８にピーク窒素濃度と応力の関係を、図９にピーク窒素濃度と閾値（Ｖｔｈ）の関係を、図１０にトレンチ内壁の酸化膜厚に対する最低及び最高ピーク窒素濃度、図１１の窒素濃度分布を示す。図８から応力―３．６Ｅ０９（ｄｙｎｅ／ｃｍ２）以下を得るためにはピーク窒素濃度３Ｅ２１（ｃｍ^−３）以上が必要となる。また閾値を変動させないためには５Ｅ２１（ｃｍ^−３）となるが、閾値変動は半導体装置の製品規格内であれば認められるためわずかな閾値変動する１Ｅ２２（ｃｍ^−３）を上限値とした。

ＮＨ_３，ＮＯ雰囲気の場合、５Ｅ２１（ｃｍ^−３）以下にするためには１０５０℃、１５秒以下であり、１０５０℃、１００秒で上限１Ｅ２２（ｃｍ^−３）を超えてしまう。従って、最適ピーク窒素濃度は、酸化膜厚２０ｎｍの場合３Ｅ２１〜１Ｅ２２（ｃｍ^−３）であり、酸化膜厚１５ｎｍの場合は１Ｅ２１〜４Ｅ２１（ｃｍ^−３）、酸化膜厚１０ｎｍの場合は７Ｅ２０〜２Ｅ２１（ｃｍ^−３）、酸化膜厚５ｎｍの場合は４Ｅ２０〜１．５Ｅ２１（ｃｍ^−３）が得られた。

図１１の窒素濃度分布を示す。酸化膜表面にピーク窒素濃度を有し、さらに、シリコンと酸化膜との界面側にも第２のピーク濃度を有し、ピーク窒素濃度５Ｅ２１（ｃｍ^−３）の場合、表面からの深さは１．５ｎｍ、界面濃度は８Ｅ１９（ｃｍ^−３）、第２のピーク位置は界面から１ｎｍである。全体的にブロードな分布となる。このため全体の膜中に含まれるトータル窒素量は多く、シリコン基板に転位を発生させないために必要な最低ピーク窒素濃度は低くてもよい。また、シリコンと酸化膜との界面側においても第２のピーク濃度があるため界面における窒素濃度を１Ｅ２０（ｃｍ^−３）以下にするための最高ピーク濃度も低くなる。高温で処理するためにシリコン界面に達しやすく、高温にすると最適範囲が得られにくい。時間を長くする方法が最適化しやすく、９００℃以下の温度で、３０分以上が好ましい。

本実施例においては、ＳＴＩの内壁の酸化膜の一部を、窒素を含む雰囲気中で窒化し酸窒化膜とし、酸窒化膜中のピーク窒素濃度を最適化する。シリコン基板に転位を発生させないための最低ピーク窒素濃度を下限値とし、酸窒化膜中の電荷トラップによる閾値低下させないための最高ピーク窒素濃度を上限値とすることで特性劣化の少ない半導体装置の製造方法が得られる。またその製造方法により製造された特性劣化のない半導体装置が得られる。

以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、トレンチをプラズマ酸化膜で埋設させた後に窒化処理してもよい。埋設膜を埋設した後であれば、埋設膜分だけ酸化膜表面からシリコン界面までの距離が遠くなるので、より高温にできる。応力低減に必要な窒素量を入れるために必要な時間は短くてもよく、１０００℃２０分の窒化処理でも可能である。

実施例１における半導体装置の断面図である。 応力と転位密度との相関を示す図である。 実施例１におけるピーク窒素濃度と応力との相関を示す図である。 転位密度と接合リーク電流との相関を示す図である。 実施例１におけるピーク窒素濃度と閾値との相関を示す図である。 実施例１における濃度分布を示す図である。 実施例１における酸化膜厚と最適ピーク窒素濃度との相関を示す図である。 実施例２におけるピーク窒素濃度と応力との相関を示す図である。 実施例２におけるピーク窒素濃度と閾値との相関を示す図である。 実施例２における酸化膜厚と最適ピーク窒素濃度との相関を示す図である。 実施例２における濃度分布を示す図である。 従来例における半導体装置の断面を示す図である。

符号の説明

１．シリコン基板
２．窒化膜
３．トレンチ
４．酸化膜

Claims (8)

1. トレンチ分離された半導体装置の製造方法において、トレンチ内壁の酸化膜を、シリコン基板への応力を緩和させるピーク窒素濃度を下限値とし、シリコンと酸化膜との界面における閾値変動を起こさないピーク窒素濃度を上限値として窒化処理することを特徴とする半導体装置の製造方法。
2. 前記下限値は５Ｅ２０（ｃｍ^−３）であり、前記上限値は２Ｅ２２（ｃｍ^−３）として窒化することを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記窒化処理は、プラズマ窒化、またはＮＨ_３、ＮＯ、もしくはＮ_２Ｏ雰囲気中で熱処理することを特徴とする請求項１記載の半導体装置の製造方法。
4. 前記窒化処理は、プラズマ窒化により前記下限値を１Ｅ２１（ｃｍ^−３）とし、前記上限値は２Ｅ２２（ｃｍ^−３）とし、窒化することを特徴とする請求項２または３記載の半導体装置の製造方法。
5. 前記窒化処理は、ＮＨ_３、ＮＯ、またはＮ_２Ｏ雰囲気中で、前記下限値を５Ｅ２０（ｃｍ^−３）とし、前記上限値は１Ｅ２２（ｃｍ^−３）とし、窒化することを特徴とする請求項２または３記載の半導体装置の製造方法。
6. 前記酸化膜とシリコン基板の界面における前記酸化膜中のピーク窒素濃度は１Ｅ２０（ｃｍ^−３）以下として窒化することを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
7. 前記酸化膜中のピーク窒素濃度の位置は、前記酸化膜とシリコン基板の界面から１ｎｍ以上前記酸化膜側になるように窒化することを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
8. 請求項１乃至７のいずれか１項記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
   
   

Images