KR100624328B1 - 얕은 트렌치에 의한 소자 분리 구조의 제조 방법 - Google Patents

얕은 트렌치에 의한 소자 분리 구조의 제조 방법 Download PDF

Info

Publication number
KR100624328B1
KR100624328B1 KR1020040117511A KR20040117511A KR100624328B1 KR 100624328 B1 KR100624328 B1 KR 100624328B1 KR 1020040117511 A KR1020040117511 A KR 1020040117511A KR 20040117511 A KR20040117511 A KR 20040117511A KR 100624328 B1 KR100624328 B1 KR 100624328B1
Authority
KR
South Korea
Prior art keywords
sti
trench
oxygen
stress
amount
Prior art date
Application number
KR1020040117511A
Other languages
English (en)
Other versions
KR20060078919A (ko
Inventor
안효상
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040117511A priority Critical patent/KR100624328B1/ko
Publication of KR20060078919A publication Critical patent/KR20060078919A/ko
Application granted granted Critical
Publication of KR100624328B1 publication Critical patent/KR100624328B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 얕은 트렌치에 의한 소자 분리 구조인 STI를 제조하는 방법을 제시한다. STI 트렌치를 형성하는 식각 공정의 공정 변수를 조절함으로써 트렌치에 미치는 스트레스를 최소로 하고, 트렌치의 결함이나 전위 발생을 효과적으로 막을 수 있다. 여기서 식각 공정은 HBr 플라즈마를 사용하며, 산소의 첨가량이나 압력과 같은 공정 변수를 조절함으로써 STI의 형상을 조절하고 스트레스, 결함, 전위 발생을 억제한다. 산소의 첨가량은 3 sccm에서 10 sccm의 범위로 하고, 반도체 기판의 격자 방향에 따라 그 첨가량을 조절하는 것이 바람직하다. 한편, 압력의 조절은 트렌치 식각 공정에서 HBr + Cl2 = 5 : 1인 플라즈마를 사용하면서 약 50 mTorr의 압력이 되도록 하는 것이 바람직하다. 본 발명의 방법을 적용하면, STI 공정 변수를 조절하는 간단한 과정으로 결함이나 전위, 스트레스 발생을 쉽게 방지할 수 있고, 반도체 소자의 동작 불능의 주요 원인인 누설 전류를 획기적으로 줄일 수 있을 뿐만 아니라 플래시 소자의 DC 고장을 막을 수 있다. 또한, 종래의 열 처리와 같은 공정이 추가될 필요가 없어서 공정의 단순화를 이룰 수 있다.
트렌치, STI, 결함, 스트레스, 전위(dislocation)

Description

얕은 트렌치에 의한 소자 분리 구조의 제조 방법{Method for Forming Shallow Trench Isolation Structure}
도 1은 STI 구조에서 생기는 스트레스와 전위(dislocation)을 설명하기 위한 단면도.
도 2는 본 발명에 따른 STI 구조의 단면도.
도 3a와 도 3b는 본 발명을 적용하여 형성된 STI를 종래 방법에 따른 STI 구조와 비교하여 나타내는 사진도.
<도면의 주요 부호에 대한 설명>
10: 반도체 기판 20, 120: STI (Shallow Trench Isolation)
22, 122: 측벽 (sidewall) 24, 124: 트렌치의 바닥면
본 발명은 트렌치에 의한 반도체의 소자 분리 기술에 관한 것으로서, 좀 더 구체적으로는 공정 과정에서 트렌치에 미치는 스트레스와 결함 및 전위를 최소로 할 수 있는 STI 구조의 제조 방법에 관한 것이다.
소자 분리 기술 중 얕은 트렌치 분리(shallow trench isolation, 이하 'STI' 라 함)는 반도체 기판에 도랑 모양의 트렌치를 파고 이 트렌치에 절연물을 채워 넣어 소자를 분리하는 것으로 전통적인 소자 분리 방법인 실리콘의 국부 산화(LOCOS: Local Oxidation of Silicon)에 비해 면적을 적게 차지하는 등의 장점이 있다. STI를 형성하기 위해서는 (1) 실리콘 기판에 플라즈마 식각 등으로 트렌치를 식각하는 공정, (2) 트렌치에 화학기상증착 (CVD: Chemical Vapor Deposition) 등으로 산화막을 채우는 공정, (3) 산화막에 있는 갭(gap)을 채우기 위한 또는 식각에 의해 손상된 부분을 처리하기 위한 어닐링 공정, (4) CMP (Chemical Mechanical Planarization) 등에 의한 표면 평탄화 공정을 진행하여야 한다. STI에서는 CVD 산화막을 채우기 위한 트렌치 프로파일 각도 조정, 트렌치 바닥면의 모양, 마스크 층에 대한 선택도, 식각에 의해 초래되는 트렌치 측벽과 바닥면의 손상과 오염의 최소화 등이 중요한 변수가 된다.
STI는 트랜지스터의 누설 전류 등의 전기적 특성에 직접적인 영향을 주는데, 최근 반도체 소자의 소형화 및 고집적화로 인하여 STI의 폭이 점차 줄어들면서 낮은 접합 커패시턴스 및 고도의 평탄화 등이 요구되고 있다. 현재 STI 형성에 가장 큰 문제로는 공정 중에 발생한 결함(defect)과 열적 스트레스에 의한 STI 전위(dislocation)의 형성을 들 수 있다. 이러한 전위는 트랜지스터의 누설 전류를 비정상적으로 증가시켜 소자의 작동 불능을 유발하게 된다. 특히, 플래시 소자의 DC 고장(fail)의 주원인이 되는 것으로 알려져 있다. 열적 스트레스에 의한 STI 전위 결함의 문제는 예컨대, M. Obry, W. Bergholz, H. Cerva, W. Kurner, M. Schrems, J.-U. Sachse, and R. Winkler, in Defects in Silicon, T. Abe, W. M. Bullis, S. Kobayashi, W. Lin, and P. Wagner, Editors, PV 99-1, p. 133, The Electrochemical Society Proceedings Series, Pennington, NJ (1999)를 참조할 수 있다.
이러한 STI 전위를 극복하기 위하여 여러 가지 개선 방법이 연구되어 왔는데 그 중 가장 대표적인 방법은 STI 형성 후 열공정을 진행하여 STI 표면의 스트레스를 최대한 낮추는 것이다. 트렌치를 만들기 위한 기판 식각 공정에 의해 유발될 수 있는 트렌치 표면의 결함과 트렌치 바닥면의 모서리 부분 등이 전위 발생지 역할을 주로 하는데, 열 공정은 이러한 결함에 의한 스트레스를 최소로 하는 역할을 하여 STI 트렌치 표면을 매끈하게 만든다.
이러한 열처리 공정을 통하여 STI 전위에 의한 문제(트랜지스터의 작동 불능, 플래시 소자의 DC 고장 등과 같은 문제)를 해결하고 있으나 열 처리와 같은 공정이 추가되어야 한다는 단점이 있고, 열 공정에 의해서는 STI 전위를 완전히 해결할 수 없다는 한계가 있다.
본 발명의 목적은 STI 전위에 의한 문제를 해결할 수 있는 새로운 방법을 제시하는 것이다.
본 발명의 다른 목적은 STI 형상을 조절함으로써 STI 공정에 의해 트렌치가 받는 스트레스를 최소로 하는 것이다.
본 발명의 또 다른 목적은 열 처리 공정을 추가하지 않고서도 STI 공정에서 생기는 결함이나 전위를 방지하고, 반도체 소자의 누설 전류를 획기적으로 줄이고 소자의 동작 특성을 개선하는 것이다.
본 발명에 따른 STI 구조 제조 방법은 트렌치를 형성하는 식각 공정의 공정 변수를 조절함으로써 트렌치에 미치는 스트레스를 최소로 하고, 트렌치의 결함이나 전위 발생을 효과적으로 막을 수 있다. 여기서 식각 공정은 HBr을 주플라즈마로 사용하며, 산소의 첨가량이나 압력과 같은 공정 변수를 조절함으로써 STI의 형상을 조절하고 스트레스, 결함, 전위 발생을 억제한다.
본 발명의 일구현예에 따르면, 산소의 첨가량은 3 sccm에서 10 sccm의 범위로 하고, 반도체 기판의 격자 방향에 따라 산소의 첨가량을 조절하는 것이 바람직하다.
한편, HBr 플라즈마는 HBr : Cl2 = 5 : 1인 플라즈마를 사용하는 것이 바람직하다.
또한, 압력의 조절은 트렌치 식각 공정에서 HBr 플라즈마를 사용하면서 약 50 mTorr의 압력이 되도록 하는 것이 바람직하다.
구현예
이하 도면을 참조로 본 발명의 구현예에 대해 설명한다.
먼저 STI 전위를 발생하는 열적 스트레스는 도 1을 참조로 설명한다. 도 1은 Anthony E. Stephens, Avoiding Furnace Slip in the Era of Shallow Trench Isolation, in Semiconductor Silicon 2002, H.R. Huff, L. Fabry, and S. Kishino, Editors, PV 2000-2, The Electrochemical Society Proceedings Series, Pennington, NJ (2002) pp 781-782를 참조하였다.
STI 구조는 (1) 실리콘 기판을 플라즈마 식각하여 트렌치를 만드는 단계, (2) 트렌치를 CVD 산화물로 채우는 단계, (3) 산화물의 갭을 채우도록 치밀화 어닐링(densification annealing)을 하는 단계, (4) CMP로 남은 산화물을 제거하는 단계를 통해 만드는 것이 보통이다. 도 1에서 보는 것처럼, 실리콘의 열산화는 체적을 약 2.25배 증가시키기 때문에, 트렌치 측벽의 열산화는 산화막(30)의 폭 D1을 증가시켜 실리콘에 압축력(compression)과 응력(tension)을 유발한다. 도 1에서 점선의 반원으로 표시한 영역은 이러한 압축력과 응력의 영향을 받은 영역이며, 검은 점으로 표시한 부분은 압축력과 응력이 가장 큰 부분을 가리킨다. 한편, 냉각 과정에서 실리콘 웨이퍼가 수축되면서 스트레스가 생기는데, 실리콘 기판(10)은 산화막(30)에 비해 약 10나 더 빨리 수축되기 때문에 도 1에서 D2로 나타낸 거리는 트렌치(22)내의 산화막(30)의 폭 D1에 비해 더 빨리 줄어든다.
이러한 스트레스로 인해 STI 전위 결함이 생길 수 있는데, STI 전위가 생기는 원인은 결함에 의한 스트레스 뿐만 아니라 실리콘 격자의 방향성과도 관계가 있다. 즉, STI 트렌치를 형성할 때 측벽의 기울기에 따라 실리콘 웨이퍼와 STI 트렌치 사이에 발생할 수 있는 스트레스의 양이 달라질 수 있다. 일반적으로 웨이퍼는 수직 방향 (100)으로 격자가 배열된 것을 사용하는데, 이러한 웨이퍼에 대해서는 STI의 각도가 클수록 전위의 형성과 전파가 쉽게 이루어진다. 즉, 실리콘 웨이퍼 의 격자 방향과 STI의 각도가 유사할수록 전위가 잘 발생하는 조건이 된다. 이러한 점을 고려하여 본 발명에서는 STI 트렌치 측벽의 기울기가 작게 하여 STI와 웨이퍼 사이에 발생할 수 있는 스트레스의 양을 최소로 하며, 웨이퍼와 STI의 격자 방향을 최대한 일치시킴으로써 격자 구조의 차이로 인해 생길 수 있는 결함을 최소로 한다.
본 발명에서는 HBr 가스를 기본으로 하는 식각 공정에서 산소를 첨가하고 첨가하는 산소의 양을 조절함으로써 STI 트렌치의 형상을 조절한다. 본 발명에서는 실리콘의 격자 방향에 따라 산소의 양을 조절하는데, 예컨대 산소를 3 sccm에서 10 sccm의 범위로 첨가하면 STI 트렌치 측벽의 기울기를 90°~70°로 자유롭게 조절할 수 있다. 첨가하는 산소의 양을 위의 범위 이상으로 하면, 식각 속도 및 선택비의 영향으로 공정에 악영향을 줄 수 있다. 본 발명에서는 산소의 양을 10 sccm으로 할 경우 STI 각도가 약 70°로 되고, 산소의 양을 5 sccm으로 할 경우 STI 각도가 약 90°가 된다.
또한, 본 발명에서는 STI 트렌치의 모서리 부분의 형상을 둥글게 함으로써, 도 1에서 본 바와 같은 모서리성 결함에 의한 전위를 방지한다. 종래 STI 제조 공정에서는 Cl2 플라즈마를 사용하거나 Cl2에 HBr이 미량 첨가된 플라즈마를 주로 사용하였다. 또한, 종래에는 Cl2 플라즈마 또는 Cl2 + HBr 플라즈마에 산소(O2 ) 가스의 양을 조절하여 STI의 각도를 조절하였다. 본 발명에서는 종래 기술과 달리 HBr을 단순 첨가제로 사용하는 것이 아니라 HBr을 주플라즈마로 사용하며, 산소를 양 을 조절함으로써 STI의 각도를 조절할 뿐만 아니라, 압력도 함께 조절하여 STI의 모서리 형상을 둥글게 만든다는 점에 그 특징이 있다.
본 발명의 일구현예에 따르면, STI를 식각하는 플라즈마로 HBr과 Cl2을 5:1의 비율로 혼합한 플라즈마를 사용한다. 또한, 본 발명에서는 STI를 식각하는 공정이 50 mTorr의 높은 압력 조건에서 진행된다. 종래에는 STI를 식각할 때 약 10~20 mTorr의 압력을 사용하였는데 이것은 STI의 폭을 줄이기 위한 것이었다. 본 발명에서는 STI의 폭 축소 뿐만 아니라 전위 결함의 발생을 억제하기 위하여 종래보다 더 높은 압력을 사용한다.
즉, 일반적으로 반도체 공정에서는 STI의 측벽을 80° 이상으로 유지하여 설계 규칙을 낮추는 데에 초점을 맞추어 왔으나, 본 발명에서는 STI 트렌치를 식각하는 과정에서 압력을 약 50mTorr으로 조절함으로써 도 2에 나타낸 것처럼 STI(120)의 트렌치 바닥면(124)과 윗면(126)을 둥글게 형성할 수 있다. 따라서, 이 부분에서 발생하기 쉬운 모서리성 결함에 의한 전위 방지에도 우수한 결과를 얻을 수 있다.
도 3a와 도 3b는 본 발명을 적용하여 형성된 STI를 종래 방법에 따른 STI 구조와 비교하여 나타내는 사진도이다.
도 3a는 HBr을 주플라즈마로 사용하고 10 mTorr의 압력에서 산소를 5 sccm으로 공급하였을 때 형성되는 STI 구조이고, 도 3b는 HBr을 주플라즈마로 사용하고 50 mTorr의 압력에서 산소를 10 sccm으로 공급하였을 때 형성되는 STI 구조이다. 도 3a와 비교할 때 본 발명의 공정 조건이 적용된 도 3b의 STI 구조는 측벽이 유선형으로 형성되고 모서리의 모양도 둥글게 형성되어 있음을 알 수 있다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 충분히 변형하거나 수정할 수 있다.
본 발명에 따르면 STI 공정에서 생기는 결함이나 전위를 공정 변수를 간단하게 조절함으로써 쉽게 방지할 수 있고, 반도체 소자의 동작 불능의 주요 원인인 누설 전류를 획기적으로 줄일 수 있을 뿐만 아니라 플래시 소자의 DC 고장을 막을 수 있다.
또한, 본 발명에서는 산소의 첨가량이나 압력을 조절함으로써 STI 공정에서 생기는 스트레스나 결합, 전위 등을 효과적으로 막을 수 있으므로, 종래의 열 처리와 같은 공정이 추가될 필요가 없어서 공정의 단순화를 이룰 수 있다.

Claims (5)

  1. 얕은 트렌치에 의한 소자 분리(STI) 구조를 제조하는 방법으로서,
    반도체 기판의 일정 영역을 식각하여 트렌치를 형성하는 단계와,
    상기 트렌치에 산화막을 채우는 단계와,
    트렌치의 상부 표면을 평탄화하는 단계를 포함하며,
    상기 트렌치를 형성하는 단계는 HBr 플라즈마를 사용하며, 산소 가스를 첨가하고 첨가되는 산소 가스의 양을 조절하여 STI의 각도를 조절하고, 50 mTorr의 높은 압력 분위기에서 식각 공정이 진행되는 것을 특징으로 하는 STI 제조 방법.
  2. 제1항에서,
    상기 트렌치 형성 단계에서 첨가되는 산소는 3 sccm에서 10 sccm의 범위에 있는 것을 특징으로 하는 STI 제조 방법.
  3. 제1항에서,
    상기 트렌치 형성 단계에서 첨가되는 산소의 양은 상기 반도체 기판의 격자 방향에 따라 조절되는 것을 특징으로 하는 STI 제조 방법.
  4. 제1항에서,
    상기 HBr 플라즈마는 HBr + Cl2가 5:1로 혼합된 플라즈마인 것을 특징으로 하는 STI 제조 방법.
  5. 삭제
KR1020040117511A 2004-12-30 2004-12-30 얕은 트렌치에 의한 소자 분리 구조의 제조 방법 KR100624328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117511A KR100624328B1 (ko) 2004-12-30 2004-12-30 얕은 트렌치에 의한 소자 분리 구조의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117511A KR100624328B1 (ko) 2004-12-30 2004-12-30 얕은 트렌치에 의한 소자 분리 구조의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060078919A KR20060078919A (ko) 2006-07-05
KR100624328B1 true KR100624328B1 (ko) 2006-09-19

Family

ID=37170743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117511A KR100624328B1 (ko) 2004-12-30 2004-12-30 얕은 트렌치에 의한 소자 분리 구조의 제조 방법

Country Status (1)

Country Link
KR (1) KR100624328B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001205A (ko) * 1999-06-02 2001-01-05 황인길 얕은 트렌치 형성을 위한 실리콘웨이퍼 식각 방법
KR20010019280A (ko) * 1999-08-26 2001-03-15 윤종용 얕은 트렌치 소자분리 방법
KR20020045268A (ko) * 2000-12-08 2002-06-19 박종섭 반도체 소자의 소자 분리막 형성 방법
KR20040054226A (ko) * 2002-12-18 2004-06-25 주식회사 히타치엘지 데이터 스토리지 코리아 광픽업 보호장치 및 보호방법
KR20040054256A (ko) * 2002-12-18 2004-06-25 주식회사 하이닉스반도체 반도체 제조 공정의 트렌치 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001205A (ko) * 1999-06-02 2001-01-05 황인길 얕은 트렌치 형성을 위한 실리콘웨이퍼 식각 방법
KR20010019280A (ko) * 1999-08-26 2001-03-15 윤종용 얕은 트렌치 소자분리 방법
KR20020045268A (ko) * 2000-12-08 2002-06-19 박종섭 반도체 소자의 소자 분리막 형성 방법
KR20040054226A (ko) * 2002-12-18 2004-06-25 주식회사 히타치엘지 데이터 스토리지 코리아 광픽업 보호장치 및 보호방법
KR20040054256A (ko) * 2002-12-18 2004-06-25 주식회사 하이닉스반도체 반도체 제조 공정의 트렌치 형성 방법

Also Published As

Publication number Publication date
KR20060078919A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
KR100307000B1 (ko) 반도체 장치 및 그 제조 공정
US7700455B2 (en) Method for forming isolation structure in semiconductor device
US8367554B2 (en) Methods for forming a gate and a shallow trench isolation region and for planarizing an etched surface of silicon substrate
KR19990084517A (ko) 트렌치 격리 형성 방법
KR100477810B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자 제조방법
KR100823703B1 (ko) 소자 분리 구조물, 이의 형성 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR20070000758A (ko) 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법
US20120261748A1 (en) Semiconductor device with recess gate and method for fabricating the same
KR100555472B1 (ko) 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법
JP2005026662A (ja) 半導体素子の素子分離膜の形成方法及びそれを用いた半導体素子の製造方法
KR100624328B1 (ko) 얕은 트렌치에 의한 소자 분리 구조의 제조 방법
KR101077014B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100568259B1 (ko) 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
US20060166459A1 (en) Semiconductor apparatus and method of producing the same
KR100381849B1 (ko) 트렌치 소자분리 방법
KR100420701B1 (ko) 반도체 소자의 소자 분리막 형성 방법
CN117637597B (zh) 一种半导体结构的制作方法
KR100429678B1 (ko) 반도체소자의 소자분리막 형성방법
KR100712984B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100628641B1 (ko) 소자분리 구조 형성 방법
KR20050003021A (ko) 반도체 소자의 제조방법
KR100663609B1 (ko) 반도체 소자의 소자분리막 제조 방법
KR100538809B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 이용한 소자분리막 형성방법
KR20010109544A (ko) 반도체 장치의 소자분리막 형성 방법
KR20080060424A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090825

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee