JP4518573B2 - ホウ素の外部拡散を防ぎ応力を減少させるためのｎ▲下２▼ｏ窒化酸化物トレンチ側壁 - Google Patents
ホウ素の外部拡散を防ぎ応力を減少させるためのｎ▲下２▼ｏ窒化酸化物トレンチ側壁 Download PDFInfo
- Publication number
- JP4518573B2 JP4518573B2 JP53009198A JP53009198A JP4518573B2 JP 4518573 B2 JP4518573 B2 JP 4518573B2 JP 53009198 A JP53009198 A JP 53009198A JP 53009198 A JP53009198 A JP 53009198A JP 4518573 B2 JP4518573 B2 JP 4518573B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- oxide layer
- semiconductor substrate
- oxide
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009792 diffusion process Methods 0.000 title description 21
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 title description 7
- 229910052796 boron Inorganic materials 0.000 title description 7
- 150000004767 nitrides Chemical class 0.000 title description 6
- 239000000758 substrate Substances 0.000 claims description 55
- 239000004065 semiconductor Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 39
- 238000002955 isolation Methods 0.000 claims description 32
- 238000005498 polishing Methods 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 238000004140 cleaning Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 4
- 230000000779 depleting effect Effects 0.000 claims 2
- 238000000926 separation method Methods 0.000 claims 2
- 239000002019 doping agent Substances 0.000 description 34
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 16
- 239000000463 material Substances 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 229910052757 nitrogen Inorganic materials 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000005672 electromagnetic field Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
発明の分野
本発明は、半導体の処理方法に関し、より詳細には、ホウ素の外部拡散を防ぎ応力を減少させるトレンチ分離プロセスに関する。
背景情報
安価で、高速で、電力消耗の少ないマイクロプロセッサの要求が高くなっているため、集積回路（ＩＣ）の素子集積密度を高めなければならない。高まる要求を満たすために、超大規模集積回路（ＶＬＳＩ）技術が進歩し続けて来た。回路の寸法を十分に最小にするために、ＩＣをすべての点で縮小しなければならない。トランジスタの寸法を最小にする他に、各素子が互いに独立に動作できるように、半導体基板上の半導体素子を隣りの半導体素子から物理的かつ電気的に分離するはたらきをするフィールド領域の寸法を最小にしなければならない。
一般に、シリコン基板上に作成できるトランジスタの数は、トランジスタのサイズとシリコン基板の利用可能な表面積によってのみ制限される。トランジスタは、シリコン基板の活性領域だけに作成することができ、活性領域を互いに分離するために基板の分離領域が使用される。したがって、シリコン基板の表面のトランジスタの数を最大にするためには、基板の利用可能な活性領域の表面積を最大にする必要がある。活性領域の表面積は、シリコン基板の分離領域を最小にすることにより最大になる。分離領域を十分に最小にするためには、分離領域の幅が、所与のフォトリソグラフィ技術によって印刷可能な最小幅に近くなければならない。
そのような分離領域を形成するために開発された１つの技術は、トレンチ技術として知られている。トレンチ分離構造は、基板にトレンチ領域をエッチングし、次にこのトレンチにあるタイプのトレンチ充填材料を埋めることによってシリコン基板に形成される。その後で、従来の処理方法でトランジスタまたは半導体素子を形成するためにそのトレンチ分離構造に隣接した活性領域を利用することができる。
半導体基板に形成されたトレンチを埋めるために使用される材料は、トレンチ分離構造の強固さと分離品質において重要な役割をする。一般に、トレンチは、たとえば、二酸化シリコン（酸化物）などの絶縁材料が充填される。
図１ａ〜ｋに、トレンチ分離構造を形成する従来技術の方法の一例を示す。図１ａは、パッド酸化物層１２０と研磨ストップ層１３０を付着した半導体基板１１０を示す。研磨ストップ層は、たとえば窒化シリコンなどの窒化物で形成することができる。次に、図１ｂに示したように、研磨ストップ層１３０とパッド酸化物層１２０をパターニングし、エッチングして、開口部１４０を形成する。研磨ストップ層１３０とパッド酸化物層１２０が、周知のフォトリソグラフィ・マスキング技術とエッチング技術（図示せず）を使用してパターニングできることは、当業者には明らかであろう。
研磨ストップ層１３０とパッド酸化物１２０をパターニングした後で、図１ｃに示したように、基板１１０をエッチングし、トレンチ１４５を形成する。しかしながら、トレンチ１４５をエッチングした後、トレンチの側壁は汚れており、そのため、トレンチ側壁から残骸を除去するためにプレクリーニング段階を実行する。次に、図１ｄに示したように、トレンチ内に犠牲酸化物層１５０を形成する。次に、図１ｅに示したように、犠牲酸化物層１５０を除去し、側壁を清浄な残骸のない状態にする。
次に、図１ｆに示したように、トレンチ内にトレンチ側壁酸化物１６０を形成する。トレンチ側壁酸化物１６０は、犠牲酸化物１５０よりも高品質（すなわち純粋）で、トレンチ内に残す。次に、図１ｇに示したように、トレンチに酸化物を充填し、トレンチ充填酸化物１７０を形成する。トレンチに化学気相成長法（ＣＶＤ）技術を利用して酸化物を充填できることは当業者には明らかであることに注意されたい。トレンチを埋めた後、図１ｈに示したように、トレンチ充填酸化物１７０を研磨し、研磨ストップ層１３０の上の余分な酸化物を除去する。
次に、図１ｉに示したように、研磨ストップ層１３０を除去する。研磨ストップ層１３０は、従来のエッチング技術を使用して除去できることは当業者には明らかであることに注意されたい。研磨ストップ層１３０を除去した後で、図１ｊに示したように、エッチバック段階を実行して、トレンチ内にトレンチ側壁酸化物１６０とトレンチ充填酸化物１７０を隔離する。このエッチバック段階は、化学機械的研磨（ＣＭＰ）技術を使用して実行できることは当業者には明らかであることに注意されたい。
トレンチ分離技術によって生じる問題がいくつかある。その１つの問題は、図１ｊに示したような、「バーズピーク」または尖った上角部１９０の形成である。トレンチの尖った上角部１９０には、より強力な電磁界（電界）が生じることがある。トレンチの尖った上角部は、後でトレンチの両側に活性領域を形成するときに問題を引き起こす。たとえば、ゲート絶縁酸化物層を基板とトレンチの上全体に成長させてトレンチの近くにトランジスタを形成するとき、トレンチの上角部が尖っているため、ゲート酸化物層を均一な厚さに成長させることができない。図１ｋに示したように、薄いゲート酸化物層１８０の上角部１９０のまわりの厚さがきわめて薄くなる。薄いゲート酸化物層は、強い電磁界にさらされると破壊されることがある。たとえば、トランジスタが形成され、機能しているとき、尖った上角部１９０に強い電界が発生し、薄いゲート酸化物１８０が障害を受け、素子の性能を低下させる望ましくない寄生容量と漏れ電圧が生じることがある。
尖った上角部は、トレンチに充填するときにも問題となる。前述のように、トレンチは、一般に、化学気相成長法（ＣＶＤ）技術を使用して埋められ、トレンチには、酸化物、ポリシリコン、それらの組合せなどの材料が充填される。ＣＶＤプロセスは構造物にプラズマを当てる。そのプラズマは、尖った角部のまわりに電界を発生させ、堆積プロセスを不均一にしたり、トレンチ充填物にギャップやボイドを生成したりすることがある。
トレンチ分離技術によって生じるもう１つの問題は、半導体素子領域、たとえばトランジスタ（図２に示した）のソース２２０とドレイン２３０の領域からトレンチ２４５領域へのドーパントの外部拡散である。外部拡散は、特に、幅が狭いＮチャネル・トランジスタで顕著であり、素子の寸法が小さくなるほど（たとえば、幅が狭いほど）、外部拡散の影響が大きくなる。素子領域からのドーパントの外部拡散は、いくつかの影響を有する。ドーパント濃度が高いほどトランジスタのしきい値電圧が高くなることは当技術分野では周知である。したがって、素子領域からチャネル内へのドーパントの外部拡散によって、トランジスタのドーパント濃度が低下し、それにより素子のしきい値電圧が低下する。たとえば、ソース領域２２０の隣りの領域２５０内のドーパントがトレンチ２４５に外部拡散すると、領域２５０のドーパント濃度は、領域２５５のドーパント濃度よりも低くなる。したがって、領域２５０のしきい値電圧は、領域２５５のしきい値電圧よりも低くなる。
また、ドーパントの外部拡散によって、オフリーク電流が大きくなることがある。オフリーク電流は、ゲート２４０に印加される電圧がゼロ（Ｖg＝０）で、ドレイン電圧（Ｖd）が電源電圧（Ｖcc）（すなわち、一般に、電源は、Ｖcc＝１．８ボルトでもよい）のときに、トランジスタのソース２２０からドレイン２３０に流れる寄生（すなわち、有害か望ましくない）電流である。オフリーク電流は、ソースの電圧がゼロ（Ｖs＝０）になるように最小にすることが望ましい。しかしながら、ドーパントがトレンチ内に外部拡散し、たとえばソース領域の近くのドーパント（たとえば、領域２５０からのドーパント）が、トレンチ内に拡散すると、ソース領域の近くのしきい値電圧が、チャネルとドレイン領域のしきい値電圧よりも低くなり、ソース２２０からドレイン２３０に寄生電流が流れることがある。
トレンチ内へのドーパントの外部拡散を少なくするために使用される従来技術の１つの方法は、側壁酸化物１６０の表面を窒素プラズマで処理し、側壁酸化物１６０を窒素を多く含む酸化物面に変化させることである。窒素を多く含む酸化物面を作成することによって、ドーパントがトレンチ内に拡散しにくくなる。しかしながら、窒素プラズマを使用するだけではドーパントの外部拡散を制御するのに十分な障壁を作成できないことが分かった。窒素プラズマを使用すると、いくつかの領域に障壁が生成されるが、窒素だけでは酸化物層と十分に反応せず、十分な障壁が形成されない。したがって、ドーパントの外部拡散がまだ起こっており、寄生電流が引き続き問題となる。
前述の従来技術の分離技術のさらに他の問題は、その技術が、３２Åよりも厚い薄いゲート酸化物層を使用する素子には有効であるが、素子の特性が縮小するにつれて、ゲート酸化物が薄くなるとき（３２Å以下）、前述のトレンチ分離技術は利用できなくなる。すなわち、素子寸法が０．３５μ技術から０．２５μ以下の技術に移行するとき、従来技術のトレンチ分離技術は不適切である。
したがって、ドーパントの外部拡散を防ぎ、薄いゲート酸化物を均一に付着することができ、より薄いゲート酸化物の使用を可能にするトレンチ分離構造とその構造を作成する方法が必要とされる。
発明の要旨
半導体基板に分離構造を形成する方法を説明する。まず、半導体基板にトレンチをエッチングする。次に、トレンチに第１の酸化物層を作成する。この第１の酸化物層は、酸化窒素（酸化二窒素：Ｎ2Ｏ）ガス雰囲気中でＮ2Ｏ窒化段階にかけ、第１の酸化物層上にオキシ窒化物面と、半導体基板と第１の酸化物層の間にシリコン・オキシ窒化物界面を形成する。次に、第２の酸化物層が、第１の酸化物層のオキシ窒化物面上に堆積される。
本発明のさらに他の特徴および利点は、以下の詳細な説明、図面および請求の範囲から明らかになるであろう。
【図面の簡単な説明】
本発明は、以下の添付図面において、制限ではなく例として示される。
図１ａは、パッド酸化物層と研磨ストップ層を付着した半導体基板の断面図を示す。
図１ｂは、パッド酸化物層と研磨ストップ層をパターニングした後の図１ａの構造の断面図を示す。
図１ｃは、半導体基板にトレンチをエッチングした後の図１ｂの構造の断面図を示す。
図１ｄは、トレンチに犠牲酸化物を付着した後の図１ｃの構造の断面図を示す。
図１ｅは、プレクリーニング段階を実行して犠牲酸化物を除去した後の図１ｄの構造の断面図を示す。
図１ｆは、トレンチ側壁酸化物を形成した後の図１ｅの構造の断面図を示す。
図１ｇは、トレンチを酸化物で完全に埋めた後の図１ｆの構造の断面図を示す。
図１ｈは、研磨段階を実行した後の図１ｇの構造の断面図を示す。
図１ｉは、研磨ストップ層を除去した後の図１ｈの構造の断面図を示す。
図１ｊは、エッチバック段階を実行した後の図１ｉの構造の断面図を示す。
図１ｋは、薄いゲート酸化物を成長させた後の図１ｊの構造の断面図を示す。
図２は、活性領域の近くの従来技術トレンチ分離構造を示す。
図３ａは、パッド酸化物層と研磨ストップ層を付着させた半導体基板の断面図を示す。
図３ｂは、パッド酸化物層と研磨ストップ層をパターニングした後の図３ａの構造の断面図を示す。
図３ｃは、半導体基板にトレンチをエッチングした後の図３ｂの構造の断面図を示す。
図３ｄは、トレンチの上角部を丸くするプレクリーニング段階を実行した後の図３ｃの構造の断面図である。
図３ｅは、Ｎ2Ｏ窒化とアニール段階の間の図３ｄの構造の断面図を示す。
図３ｆは、オキシ窒化物面とシリコン・オキシ窒化物境界を形成した後の図３ｅの構造の断面図を示す。
図３ｇは、トレンチを酸化物で完全に埋めた後の図３ｆの構造の断面図を示す。
図３ｈは、研磨段階を実行した後の図３ｇの構造の断面図を示す。
図３ｉは、研磨ストップ層を除去した後の図３ｈの構造の断面図を示す。
図３ｊは、エッチバック段階を実行した後の図３ｉの構造の断面図を示す。
図３ｋは、薄いゲート酸化物を成長させた後の図３ｊの構造の断面図を示す。
図４は、活性領域の近くの本発明のトレンチ分離構造の実施形態を示す。
詳細な説明
ホウ素の外部拡散を防ぎ応力を減少させるためにＮ2Ｏ窒化酸化物トレンチ側壁を形成する方法を開示する。以下の説明では、本発明の完全な理解を与えるために、特定の材料、プロセス・パラメータ、寸法などの多数の特定の詳細について説明する。しかしながら、本発明を実施するためにこれらの特定の詳細を利用しなくてもよいことは、当業者には明らかであろう。他の例において、本発明を無駄に不明瞭にするのを避けるために、周知の材料や方法については詳細に説明しない。
本発明は、ドーパントの外部拡散を防ぎ、薄いゲート酸化物の均一な堆積を可能にし、より薄いゲート酸化物の使用を可能にするトレンチ分離構造とその構造を作成する方法について説明する。半導体素子の製造において、本発明は、トレンチと活性領域の間に障壁を形成するために使用され、それにより、活性領域のドーパントがトレンチ内に外部拡散できないようにする。
半導体素子を形成するとき、ひとつの活性領域を別の活性領域から分離するために、活性領域の近くに分離トレンチを形成することがある。図３ａ〜ｋは、本発明の１つの実施形態を示す。図３ａは、パッド酸化物層３２０と研磨ストップ層３３０を堆積した半導体基板３１０を示す。半導体基板３１０は、シリコンで作成することができ、研磨ストップ層３３０は、たとえば窒化シリコンなどの窒化物で作成することができる。本発明の１つの実施形態において、研磨ストップ層３３０は、約１８００Åの厚さを有し、パッド酸化物３２０は、約１００Åの厚さを有する。次に、研磨ストップ層３３０とパッド酸化物層３２０をパターニングして、図３ｂに示したような開口部３４０を形成する。研磨ストップ層３３０とパッド酸化物層３２０は、周知のフォトリソグラフィ・マスキング技術とエッチング技術（図示せず）を使用してパターニングできることは当業者には明らかであろう。
研磨ストップ層３３０とパッド酸化物３２０をパターニングした後で、図３ｃに示したように、基板３１０をエッチングしてトレンチ３４５を形成する。しかしながら、トレンチ３４５をエッチングした後、トレンチの側壁は清浄でなく、プレクリーニング段階を実行してトレンチ側壁から残骸を除去する。トレンチのプレクリーニング段階は、ＳＣ１、ＳＣ２およびＨＦからなる化学作用を利用して実行される。標準クリーニング１（ＳＣ１）は、ＮＨ4ＯＨ、Ｈ2Ｏ2およびＨ2Ｏの組合せであり、標準クリーニング２（ＳＣ２）は、ＨＣｌ、Ｈ2Ｏ2およびＨ2Ｏの組合せである。プレクリーニング段階は、プレクリーニング化学作用により、シリコン半導体基板３１０の一部を消耗するだけの時間行われる。プレクリーニング段階の間のシリコンの消耗により、トレンチの尖った上角部３９０が丸くなり、図３ｄに示したように、「バーズビーク」作用が減少し、丸い上角部３９５が形成される。したがって、プレクリーニング段階が長いほど、トレンチの上角部３９５が丸くなる。トレンチ３４５の上角部が丸くなるので、強い電磁界が生じなくなり、トレンチに隣接した活性領域に半導体素子を形成するためのより薄いゲート酸化物３８０（図３ｋに示した）の均一な堆積が可能になる。
次に、図３ｅに示したように、トレンチ内にトレンチ側壁酸化物３６０を形成する。トレンチ側壁酸化物３６０は、約９００〜１０５０℃の範囲の温度で、約１５０〜３５０Åの範囲の厚さに成長させることができる。本発明の好ましい実施形態において、トレンチ側壁酸化物３６０は、約１０００℃の温度で約２５０Åに成長させた熱酸化物である。
トレンチ側壁酸化物３６０を形成した後で、図３ｅに示したように、トレンチ側壁酸化物３６０を、酸化窒素（Ｎ2Ｏ）ガス雰囲気中でＮ2Ｏ窒化段階とアニール段階を実施する。窒化段階とアニール段階は、第１の酸化物層上にトレンチ内の応力を低減するオキシ窒化物面と、トレンチ３４５の隣りの活性領域からドーパント外部拡散をなくすはたらきをする半導体基板と第１の酸化物層の間のシリコン・オキシ窒化物界面（障壁）を形成する。アニール段階は、ＶＤＦ炉内で、温度９００℃、継続時間約５〜３５分、Ｎ2Ｏガス雰囲気で行うことができる。本発明の１つの実施形態において、Ｎ2Ｏガス雰囲気とアニールは、継続時間約１５分、温度約１０００℃で実行される。窒化酸化物は、トレンチ側壁酸化物３６０と反応して、図３ｆに示したように、トレンチ側壁酸化物３６０の表面にオキシ窒化物面３６５と、シリコン半導体基板３１０とトレンチ側壁酸化物３６０の間にシリコン・オキシ窒化物界面３６６を作成する。
Ｎ2Ｏガス雰囲気を使用すると、窒素プラズマだけを使用する場合よりも多くの面と反応し、それにより、ひずみを防ぐためにトレンチの側壁酸化物上により良好で強固なオキシ窒化物面が作成され、またトレンチ側壁酸化物とシリコン半導体基板の間に、障壁としてはたらき、活性領域からのドーパントの拡散を防ぐシリコン・オキシ窒化物界面が作成される。窒素プラズマだけを使用すると、化学作用だけしか起こらないので、良好なオキシ窒化物やシリコン・オキシ窒化物は作成されない。しかしながら、窒化酸化物を使用すると、Ｎ2Ｏとトレンチ側壁酸化物とシリコン半導体基板の間の良好な化学反応により、良好なオキシ窒化物とシリコン・オキシ窒化物が形成される。
次に、図３ｇに示したように、トレンチは、酸化物で埋められトレンチ充填酸化物３７０が形成される。化学気相成長法（ＣＶＤ）技術を使用してトレンチを酸化物で埋めることができることは当業者には明らかであることに注意されたい。本発明の１つの実施形態では、トレンチ充填酸化物３７０の厚さは、充填するトレンチの寸法に大きく依存する。さらに、トレンチ充填酸化物３７０の厚さは、次の平坦化エッチバック段階の間に適切な平坦化とプロセス制御を行えるように選択されなければならない。本発明のもう１つの実施形態では、トレンチ充填酸化物３７０は、たとえばプラズマ・エッチングＣＶＤ（ＰＥＣＶＤ）、熱ＣＶＤ（ＴｈＣＶＤ）、減圧ＣＶＤ（ＬＰＣＶＤ）などの方法によって形成することができ、ＴＥＯＳと酸素以外の反応化学種またはそれらと共に他の反応化学種を使用して形成することができる。たとえば、トレンチ充填酸化物３７０は、ＰＳＧ（phosphosilicate glass）、ＢＳＧ（borosilicate glass）またはＢＰＳＧ（borophosphosilicate glass）を形成するドーパントを含む。
トレンチを埋めるために使用される材料を選択するときに考慮すべき重要な点は、選択した材料が、半導体基板の表面を覆うために使用される下地材料と異ならなければならないことである。たとえば、研磨ストップ層３３０として窒化物層を使用する本発明の１つの実施形態では、トレンチを埋めるために使用される材料は、窒化物ではないことが好ましい。この方式で、後で説明する次の平坦化エッチバック・プロセスの間に処理と化学作用を実施して、トレンチ充填材料のエッチバックが、基礎マスク層で確実に止まるようにすることができる。本発明の他の実施形態では、トレンチを埋めるために使用される単一のＣＶＤ酸化物層を、利用される特定の用途に適したトレンチ材料の多層スタックと交換することができることに注意されたい。
トレンチを埋めた後で、図３ｈに示したように、トレンチ充填酸化物３７０を研磨（または平坦化）して、研磨ストップ層３３０上の余分な酸化物を除去する。次に、図３ｉに示したように、研磨ストップ層３３０を除去する。研磨ストップ層３３０を従来のエッチング技術を使用して除去できることは当業者には明らかであることに注意されたい。研磨ストップ層３３０を除去した後、図３ｊに示したように、エッチバック段階を実行して、トレンチ内にトレンチ側壁酸化物３６０とトレンチ充填酸化物３７０を隔離する。このエッチバック段階は、化学機械的研磨（ＣＭＰ）技術を使用して実行することができることは当業者には明らかであることに注意されたい。
本発明は、トレンチ分離技術を利用した際の従来技術において起きていたいくつかの問題を解決する。本発明により解決されるそのような１つの問題は、「バーズビーク」または尖った上角部の作用である。前に説明したように、トレンチ３４５の上角部３９０は、処理中に丸くされ、丸い上角部３９５が形成される。したがって、丸い上角部３９５は、強い電磁界（電界）を生じない。本発明が丸い上角部３９５を作成するので、本発明は、また、トレンチの両側に活性領域を形成する際の尖った上角部に関連した問題のいくつかを解決する。たとえば、トランジスタをトレンチの隣りに形成し、ゲート絶縁酸化物層を基板とトレンチの上に成長させるとき、本発明のトレンチの上角部が丸くなっているため、ゲート酸化物層３８０は、均一な厚さで成長する。図３ｋに示したように、丸い上角部３９５にある薄いゲート酸化物層３８０の厚さは、トレンチ３４５と基板３１０の水平面の上にあるゲート酸化物層と同じ厚さ（すなわち、均一の厚さ）である。したがって、薄いゲート酸化物層３８０は、強い電磁界を受けたときに破壊しにくい。たとえば、トランジスタが形成され、機能しているとき、丸い上角部３９５が、電界をより均一に分散させ（あるいは収集せず）、したがって、素子の性能を低下させる望ましくない寄生容量と漏れ電圧を防ぐはたらきをする。
丸い上角部３９５は、また、トレンチを埋めるプロセスを支援する。前述のように、トレンチは、一般に、化学気相成長法（ＣＶＤ）技術を使用して埋められ、酸化物などの材料がトレンチに充填される。トレンチ３４５の上角部が丸くされるため、尖った上角部のまわりに電界を発生させる（または作り出す）傾向があるプラズマに構造物をさらすＣＶＤプロセスは、本発明の丸い上角部３９５のまわりにそのような電界を発生させない。したがって、本発明の丸い上角部により、均一な堆積プロセスが可能になり、トレンチ充填時にギャップやボイドが形成される可能性を小さくする。
本発明は、また、トレンチ分離応力と、半導体素子領域から、たとえばトランジスタのソース４２０とドレイン４３０領域から（図４に示した）トレンチ領域４４５内へのドーパントの外部拡散のトレンチ分離技術に関連した問題を解決する。特に、本発明は、Ｎチェネル・トランジスタにおけるホウ素ドーパントの外部拡散を防ぐことができる。前に説明したように、外部拡散は、特に、狭い幅を有するＮチェネル・トランジスタにおいて著しく、したがって、素子の寸法が小さくなるほど（たとえば、幅が狭くなるほど）、外部拡散の影響を受けやすくなる。
本発明は、オキシ窒化物面４６５とシリコン・オキシ窒化物界面４６６を作成することによって、トレンチの応力と、Ｎチェネル・トランジスタからのホウ素の外部拡散を減少させるかまたはなくす。オキシ窒化物面４６５は、酸化物層の間のトレンチ分離構造内にある応力を減少させる。シリコン・オキシ窒化物界面４６６は、トレンチ側壁酸化物４６０とトレンチ充填酸化物４７０内にホウ素ドーパントが拡散するのを防ぐ。したがって、活性領域のドーパント濃度が安定していると、活性領域内のしきい値電圧が安定し、装置の性能を低下させる寄生電流の影響を受けにくい。たとえば、ソース領域４２０の隣りの領域４５０内のドーパントが、トレンチ４４５内に外部拡散しない場合は、領域４５０内のドーパント濃度は、領域４５５内のドーパント濃度とほぼ同じままである。したがって、領域４５０のしきい値電圧は、領域４５５のしきい値電圧とほぼ同じになる。
本発明を使用してドーパントの外部拡散を制御または防止することにより、オフリーク電流も減少する。前に述べたように、オフリーク電流は、ゲート４４０に印加される電圧がゼロ（Ｖg＝Ｏ）で、ドレイン電圧（Ｖd）が電源電圧（Ｖcc）（すなわち、一般に、電源はＶcc＝１．８ボルトでもよい）のときに、トランジスタのソース４２０からドレイン４３０に流れる寄生（すなわち、不良または望ましくない）電流である。ソースの電圧がゼロ（Ｖs＝０）になるように漏れ電流を最小にすることが望ましい。本発明の使用により、トレンチ内へドーパントの外部拡散が防止され、たとえばソース領域（たとえば、領域４５０からのドーパント）の近くのドーパントが、トレンチ内に拡散しなくなるため、ソース領域の近くのしきい値電圧は、チャネルとドレイン領域内のしきい値電圧とほぼ同じになり、したがってソース４２０からドレイン４３０に寄生電流が流れなくなる。
本発明のもう１つの利点は、従来技術よりも薄いゲート酸化物層を使用できることである。ゲート酸化物をより均一に成長させることができ、トレンチ内へのドーパントの外部拡散を防ぐことができるので、約３２Å以下のより薄いゲート酸化物を使用することができる。したがって、特性が縮小するにつれて、たとえば０．３５μｍ技術から０．２５μｍ以下の技術に移行するとき、本発明のトレンチ分離技術は、たとえば３２Å以下のより薄いゲート酸化物の使用することができる。
以上、Ｎ2Ｏ窒化酸化物のトレンチ側壁を形成して、ホウ素の外部拡散を防ぎ応力を減少させる方法を開示した。特定の機器、パラメータ、方法および材料を含む特定の実施形態を説明したが、開示した実施形態に対する様々な修正は、この開示を読んでいる当業者には明らかであろう。したがって、これらの実施形態は、単なる例示であり、広範な本発明を制限せず、本発明は、示し説明した特定の実施形態に制限されないことを理解されたい。
本発明は、半導体の処理方法に関し、より詳細には、ホウ素の外部拡散を防ぎ応力を減少させるトレンチ分離プロセスに関する。
背景情報
安価で、高速で、電力消耗の少ないマイクロプロセッサの要求が高くなっているため、集積回路（ＩＣ）の素子集積密度を高めなければならない。高まる要求を満たすために、超大規模集積回路（ＶＬＳＩ）技術が進歩し続けて来た。回路の寸法を十分に最小にするために、ＩＣをすべての点で縮小しなければならない。トランジスタの寸法を最小にする他に、各素子が互いに独立に動作できるように、半導体基板上の半導体素子を隣りの半導体素子から物理的かつ電気的に分離するはたらきをするフィールド領域の寸法を最小にしなければならない。
一般に、シリコン基板上に作成できるトランジスタの数は、トランジスタのサイズとシリコン基板の利用可能な表面積によってのみ制限される。トランジスタは、シリコン基板の活性領域だけに作成することができ、活性領域を互いに分離するために基板の分離領域が使用される。したがって、シリコン基板の表面のトランジスタの数を最大にするためには、基板の利用可能な活性領域の表面積を最大にする必要がある。活性領域の表面積は、シリコン基板の分離領域を最小にすることにより最大になる。分離領域を十分に最小にするためには、分離領域の幅が、所与のフォトリソグラフィ技術によって印刷可能な最小幅に近くなければならない。
そのような分離領域を形成するために開発された１つの技術は、トレンチ技術として知られている。トレンチ分離構造は、基板にトレンチ領域をエッチングし、次にこのトレンチにあるタイプのトレンチ充填材料を埋めることによってシリコン基板に形成される。その後で、従来の処理方法でトランジスタまたは半導体素子を形成するためにそのトレンチ分離構造に隣接した活性領域を利用することができる。
半導体基板に形成されたトレンチを埋めるために使用される材料は、トレンチ分離構造の強固さと分離品質において重要な役割をする。一般に、トレンチは、たとえば、二酸化シリコン（酸化物）などの絶縁材料が充填される。
図１ａ〜ｋに、トレンチ分離構造を形成する従来技術の方法の一例を示す。図１ａは、パッド酸化物層１２０と研磨ストップ層１３０を付着した半導体基板１１０を示す。研磨ストップ層は、たとえば窒化シリコンなどの窒化物で形成することができる。次に、図１ｂに示したように、研磨ストップ層１３０とパッド酸化物層１２０をパターニングし、エッチングして、開口部１４０を形成する。研磨ストップ層１３０とパッド酸化物層１２０が、周知のフォトリソグラフィ・マスキング技術とエッチング技術（図示せず）を使用してパターニングできることは、当業者には明らかであろう。
研磨ストップ層１３０とパッド酸化物１２０をパターニングした後で、図１ｃに示したように、基板１１０をエッチングし、トレンチ１４５を形成する。しかしながら、トレンチ１４５をエッチングした後、トレンチの側壁は汚れており、そのため、トレンチ側壁から残骸を除去するためにプレクリーニング段階を実行する。次に、図１ｄに示したように、トレンチ内に犠牲酸化物層１５０を形成する。次に、図１ｅに示したように、犠牲酸化物層１５０を除去し、側壁を清浄な残骸のない状態にする。
次に、図１ｆに示したように、トレンチ内にトレンチ側壁酸化物１６０を形成する。トレンチ側壁酸化物１６０は、犠牲酸化物１５０よりも高品質（すなわち純粋）で、トレンチ内に残す。次に、図１ｇに示したように、トレンチに酸化物を充填し、トレンチ充填酸化物１７０を形成する。トレンチに化学気相成長法（ＣＶＤ）技術を利用して酸化物を充填できることは当業者には明らかであることに注意されたい。トレンチを埋めた後、図１ｈに示したように、トレンチ充填酸化物１７０を研磨し、研磨ストップ層１３０の上の余分な酸化物を除去する。
次に、図１ｉに示したように、研磨ストップ層１３０を除去する。研磨ストップ層１３０は、従来のエッチング技術を使用して除去できることは当業者には明らかであることに注意されたい。研磨ストップ層１３０を除去した後で、図１ｊに示したように、エッチバック段階を実行して、トレンチ内にトレンチ側壁酸化物１６０とトレンチ充填酸化物１７０を隔離する。このエッチバック段階は、化学機械的研磨（ＣＭＰ）技術を使用して実行できることは当業者には明らかであることに注意されたい。
トレンチ分離技術によって生じる問題がいくつかある。その１つの問題は、図１ｊに示したような、「バーズピーク」または尖った上角部１９０の形成である。トレンチの尖った上角部１９０には、より強力な電磁界（電界）が生じることがある。トレンチの尖った上角部は、後でトレンチの両側に活性領域を形成するときに問題を引き起こす。たとえば、ゲート絶縁酸化物層を基板とトレンチの上全体に成長させてトレンチの近くにトランジスタを形成するとき、トレンチの上角部が尖っているため、ゲート酸化物層を均一な厚さに成長させることができない。図１ｋに示したように、薄いゲート酸化物層１８０の上角部１９０のまわりの厚さがきわめて薄くなる。薄いゲート酸化物層は、強い電磁界にさらされると破壊されることがある。たとえば、トランジスタが形成され、機能しているとき、尖った上角部１９０に強い電界が発生し、薄いゲート酸化物１８０が障害を受け、素子の性能を低下させる望ましくない寄生容量と漏れ電圧が生じることがある。
尖った上角部は、トレンチに充填するときにも問題となる。前述のように、トレンチは、一般に、化学気相成長法（ＣＶＤ）技術を使用して埋められ、トレンチには、酸化物、ポリシリコン、それらの組合せなどの材料が充填される。ＣＶＤプロセスは構造物にプラズマを当てる。そのプラズマは、尖った角部のまわりに電界を発生させ、堆積プロセスを不均一にしたり、トレンチ充填物にギャップやボイドを生成したりすることがある。
トレンチ分離技術によって生じるもう１つの問題は、半導体素子領域、たとえばトランジスタ（図２に示した）のソース２２０とドレイン２３０の領域からトレンチ２４５領域へのドーパントの外部拡散である。外部拡散は、特に、幅が狭いＮチャネル・トランジスタで顕著であり、素子の寸法が小さくなるほど（たとえば、幅が狭いほど）、外部拡散の影響が大きくなる。素子領域からのドーパントの外部拡散は、いくつかの影響を有する。ドーパント濃度が高いほどトランジスタのしきい値電圧が高くなることは当技術分野では周知である。したがって、素子領域からチャネル内へのドーパントの外部拡散によって、トランジスタのドーパント濃度が低下し、それにより素子のしきい値電圧が低下する。たとえば、ソース領域２２０の隣りの領域２５０内のドーパントがトレンチ２４５に外部拡散すると、領域２５０のドーパント濃度は、領域２５５のドーパント濃度よりも低くなる。したがって、領域２５０のしきい値電圧は、領域２５５のしきい値電圧よりも低くなる。
また、ドーパントの外部拡散によって、オフリーク電流が大きくなることがある。オフリーク電流は、ゲート２４０に印加される電圧がゼロ（Ｖg＝０）で、ドレイン電圧（Ｖd）が電源電圧（Ｖcc）（すなわち、一般に、電源は、Ｖcc＝１．８ボルトでもよい）のときに、トランジスタのソース２２０からドレイン２３０に流れる寄生（すなわち、有害か望ましくない）電流である。オフリーク電流は、ソースの電圧がゼロ（Ｖs＝０）になるように最小にすることが望ましい。しかしながら、ドーパントがトレンチ内に外部拡散し、たとえばソース領域の近くのドーパント（たとえば、領域２５０からのドーパント）が、トレンチ内に拡散すると、ソース領域の近くのしきい値電圧が、チャネルとドレイン領域のしきい値電圧よりも低くなり、ソース２２０からドレイン２３０に寄生電流が流れることがある。
トレンチ内へのドーパントの外部拡散を少なくするために使用される従来技術の１つの方法は、側壁酸化物１６０の表面を窒素プラズマで処理し、側壁酸化物１６０を窒素を多く含む酸化物面に変化させることである。窒素を多く含む酸化物面を作成することによって、ドーパントがトレンチ内に拡散しにくくなる。しかしながら、窒素プラズマを使用するだけではドーパントの外部拡散を制御するのに十分な障壁を作成できないことが分かった。窒素プラズマを使用すると、いくつかの領域に障壁が生成されるが、窒素だけでは酸化物層と十分に反応せず、十分な障壁が形成されない。したがって、ドーパントの外部拡散がまだ起こっており、寄生電流が引き続き問題となる。
前述の従来技術の分離技術のさらに他の問題は、その技術が、３２Åよりも厚い薄いゲート酸化物層を使用する素子には有効であるが、素子の特性が縮小するにつれて、ゲート酸化物が薄くなるとき（３２Å以下）、前述のトレンチ分離技術は利用できなくなる。すなわち、素子寸法が０．３５μ技術から０．２５μ以下の技術に移行するとき、従来技術のトレンチ分離技術は不適切である。
したがって、ドーパントの外部拡散を防ぎ、薄いゲート酸化物を均一に付着することができ、より薄いゲート酸化物の使用を可能にするトレンチ分離構造とその構造を作成する方法が必要とされる。
発明の要旨
半導体基板に分離構造を形成する方法を説明する。まず、半導体基板にトレンチをエッチングする。次に、トレンチに第１の酸化物層を作成する。この第１の酸化物層は、酸化窒素（酸化二窒素：Ｎ2Ｏ）ガス雰囲気中でＮ2Ｏ窒化段階にかけ、第１の酸化物層上にオキシ窒化物面と、半導体基板と第１の酸化物層の間にシリコン・オキシ窒化物界面を形成する。次に、第２の酸化物層が、第１の酸化物層のオキシ窒化物面上に堆積される。
本発明のさらに他の特徴および利点は、以下の詳細な説明、図面および請求の範囲から明らかになるであろう。
【図面の簡単な説明】
本発明は、以下の添付図面において、制限ではなく例として示される。
図１ａは、パッド酸化物層と研磨ストップ層を付着した半導体基板の断面図を示す。
図１ｂは、パッド酸化物層と研磨ストップ層をパターニングした後の図１ａの構造の断面図を示す。
図１ｃは、半導体基板にトレンチをエッチングした後の図１ｂの構造の断面図を示す。
図１ｄは、トレンチに犠牲酸化物を付着した後の図１ｃの構造の断面図を示す。
図１ｅは、プレクリーニング段階を実行して犠牲酸化物を除去した後の図１ｄの構造の断面図を示す。
図１ｆは、トレンチ側壁酸化物を形成した後の図１ｅの構造の断面図を示す。
図１ｇは、トレンチを酸化物で完全に埋めた後の図１ｆの構造の断面図を示す。
図１ｈは、研磨段階を実行した後の図１ｇの構造の断面図を示す。
図１ｉは、研磨ストップ層を除去した後の図１ｈの構造の断面図を示す。
図１ｊは、エッチバック段階を実行した後の図１ｉの構造の断面図を示す。
図１ｋは、薄いゲート酸化物を成長させた後の図１ｊの構造の断面図を示す。
図２は、活性領域の近くの従来技術トレンチ分離構造を示す。
図３ａは、パッド酸化物層と研磨ストップ層を付着させた半導体基板の断面図を示す。
図３ｂは、パッド酸化物層と研磨ストップ層をパターニングした後の図３ａの構造の断面図を示す。
図３ｃは、半導体基板にトレンチをエッチングした後の図３ｂの構造の断面図を示す。
図３ｄは、トレンチの上角部を丸くするプレクリーニング段階を実行した後の図３ｃの構造の断面図である。
図３ｅは、Ｎ2Ｏ窒化とアニール段階の間の図３ｄの構造の断面図を示す。
図３ｆは、オキシ窒化物面とシリコン・オキシ窒化物境界を形成した後の図３ｅの構造の断面図を示す。
図３ｇは、トレンチを酸化物で完全に埋めた後の図３ｆの構造の断面図を示す。
図３ｈは、研磨段階を実行した後の図３ｇの構造の断面図を示す。
図３ｉは、研磨ストップ層を除去した後の図３ｈの構造の断面図を示す。
図３ｊは、エッチバック段階を実行した後の図３ｉの構造の断面図を示す。
図３ｋは、薄いゲート酸化物を成長させた後の図３ｊの構造の断面図を示す。
図４は、活性領域の近くの本発明のトレンチ分離構造の実施形態を示す。
詳細な説明
ホウ素の外部拡散を防ぎ応力を減少させるためにＮ2Ｏ窒化酸化物トレンチ側壁を形成する方法を開示する。以下の説明では、本発明の完全な理解を与えるために、特定の材料、プロセス・パラメータ、寸法などの多数の特定の詳細について説明する。しかしながら、本発明を実施するためにこれらの特定の詳細を利用しなくてもよいことは、当業者には明らかであろう。他の例において、本発明を無駄に不明瞭にするのを避けるために、周知の材料や方法については詳細に説明しない。
本発明は、ドーパントの外部拡散を防ぎ、薄いゲート酸化物の均一な堆積を可能にし、より薄いゲート酸化物の使用を可能にするトレンチ分離構造とその構造を作成する方法について説明する。半導体素子の製造において、本発明は、トレンチと活性領域の間に障壁を形成するために使用され、それにより、活性領域のドーパントがトレンチ内に外部拡散できないようにする。
半導体素子を形成するとき、ひとつの活性領域を別の活性領域から分離するために、活性領域の近くに分離トレンチを形成することがある。図３ａ〜ｋは、本発明の１つの実施形態を示す。図３ａは、パッド酸化物層３２０と研磨ストップ層３３０を堆積した半導体基板３１０を示す。半導体基板３１０は、シリコンで作成することができ、研磨ストップ層３３０は、たとえば窒化シリコンなどの窒化物で作成することができる。本発明の１つの実施形態において、研磨ストップ層３３０は、約１８００Åの厚さを有し、パッド酸化物３２０は、約１００Åの厚さを有する。次に、研磨ストップ層３３０とパッド酸化物層３２０をパターニングして、図３ｂに示したような開口部３４０を形成する。研磨ストップ層３３０とパッド酸化物層３２０は、周知のフォトリソグラフィ・マスキング技術とエッチング技術（図示せず）を使用してパターニングできることは当業者には明らかであろう。
研磨ストップ層３３０とパッド酸化物３２０をパターニングした後で、図３ｃに示したように、基板３１０をエッチングしてトレンチ３４５を形成する。しかしながら、トレンチ３４５をエッチングした後、トレンチの側壁は清浄でなく、プレクリーニング段階を実行してトレンチ側壁から残骸を除去する。トレンチのプレクリーニング段階は、ＳＣ１、ＳＣ２およびＨＦからなる化学作用を利用して実行される。標準クリーニング１（ＳＣ１）は、ＮＨ4ＯＨ、Ｈ2Ｏ2およびＨ2Ｏの組合せであり、標準クリーニング２（ＳＣ２）は、ＨＣｌ、Ｈ2Ｏ2およびＨ2Ｏの組合せである。プレクリーニング段階は、プレクリーニング化学作用により、シリコン半導体基板３１０の一部を消耗するだけの時間行われる。プレクリーニング段階の間のシリコンの消耗により、トレンチの尖った上角部３９０が丸くなり、図３ｄに示したように、「バーズビーク」作用が減少し、丸い上角部３９５が形成される。したがって、プレクリーニング段階が長いほど、トレンチの上角部３９５が丸くなる。トレンチ３４５の上角部が丸くなるので、強い電磁界が生じなくなり、トレンチに隣接した活性領域に半導体素子を形成するためのより薄いゲート酸化物３８０（図３ｋに示した）の均一な堆積が可能になる。
次に、図３ｅに示したように、トレンチ内にトレンチ側壁酸化物３６０を形成する。トレンチ側壁酸化物３６０は、約９００〜１０５０℃の範囲の温度で、約１５０〜３５０Åの範囲の厚さに成長させることができる。本発明の好ましい実施形態において、トレンチ側壁酸化物３６０は、約１０００℃の温度で約２５０Åに成長させた熱酸化物である。
トレンチ側壁酸化物３６０を形成した後で、図３ｅに示したように、トレンチ側壁酸化物３６０を、酸化窒素（Ｎ2Ｏ）ガス雰囲気中でＮ2Ｏ窒化段階とアニール段階を実施する。窒化段階とアニール段階は、第１の酸化物層上にトレンチ内の応力を低減するオキシ窒化物面と、トレンチ３４５の隣りの活性領域からドーパント外部拡散をなくすはたらきをする半導体基板と第１の酸化物層の間のシリコン・オキシ窒化物界面（障壁）を形成する。アニール段階は、ＶＤＦ炉内で、温度９００℃、継続時間約５〜３５分、Ｎ2Ｏガス雰囲気で行うことができる。本発明の１つの実施形態において、Ｎ2Ｏガス雰囲気とアニールは、継続時間約１５分、温度約１０００℃で実行される。窒化酸化物は、トレンチ側壁酸化物３６０と反応して、図３ｆに示したように、トレンチ側壁酸化物３６０の表面にオキシ窒化物面３６５と、シリコン半導体基板３１０とトレンチ側壁酸化物３６０の間にシリコン・オキシ窒化物界面３６６を作成する。
Ｎ2Ｏガス雰囲気を使用すると、窒素プラズマだけを使用する場合よりも多くの面と反応し、それにより、ひずみを防ぐためにトレンチの側壁酸化物上により良好で強固なオキシ窒化物面が作成され、またトレンチ側壁酸化物とシリコン半導体基板の間に、障壁としてはたらき、活性領域からのドーパントの拡散を防ぐシリコン・オキシ窒化物界面が作成される。窒素プラズマだけを使用すると、化学作用だけしか起こらないので、良好なオキシ窒化物やシリコン・オキシ窒化物は作成されない。しかしながら、窒化酸化物を使用すると、Ｎ2Ｏとトレンチ側壁酸化物とシリコン半導体基板の間の良好な化学反応により、良好なオキシ窒化物とシリコン・オキシ窒化物が形成される。
次に、図３ｇに示したように、トレンチは、酸化物で埋められトレンチ充填酸化物３７０が形成される。化学気相成長法（ＣＶＤ）技術を使用してトレンチを酸化物で埋めることができることは当業者には明らかであることに注意されたい。本発明の１つの実施形態では、トレンチ充填酸化物３７０の厚さは、充填するトレンチの寸法に大きく依存する。さらに、トレンチ充填酸化物３７０の厚さは、次の平坦化エッチバック段階の間に適切な平坦化とプロセス制御を行えるように選択されなければならない。本発明のもう１つの実施形態では、トレンチ充填酸化物３７０は、たとえばプラズマ・エッチングＣＶＤ（ＰＥＣＶＤ）、熱ＣＶＤ（ＴｈＣＶＤ）、減圧ＣＶＤ（ＬＰＣＶＤ）などの方法によって形成することができ、ＴＥＯＳと酸素以外の反応化学種またはそれらと共に他の反応化学種を使用して形成することができる。たとえば、トレンチ充填酸化物３７０は、ＰＳＧ（phosphosilicate glass）、ＢＳＧ（borosilicate glass）またはＢＰＳＧ（borophosphosilicate glass）を形成するドーパントを含む。
トレンチを埋めるために使用される材料を選択するときに考慮すべき重要な点は、選択した材料が、半導体基板の表面を覆うために使用される下地材料と異ならなければならないことである。たとえば、研磨ストップ層３３０として窒化物層を使用する本発明の１つの実施形態では、トレンチを埋めるために使用される材料は、窒化物ではないことが好ましい。この方式で、後で説明する次の平坦化エッチバック・プロセスの間に処理と化学作用を実施して、トレンチ充填材料のエッチバックが、基礎マスク層で確実に止まるようにすることができる。本発明の他の実施形態では、トレンチを埋めるために使用される単一のＣＶＤ酸化物層を、利用される特定の用途に適したトレンチ材料の多層スタックと交換することができることに注意されたい。
トレンチを埋めた後で、図３ｈに示したように、トレンチ充填酸化物３７０を研磨（または平坦化）して、研磨ストップ層３３０上の余分な酸化物を除去する。次に、図３ｉに示したように、研磨ストップ層３３０を除去する。研磨ストップ層３３０を従来のエッチング技術を使用して除去できることは当業者には明らかであることに注意されたい。研磨ストップ層３３０を除去した後、図３ｊに示したように、エッチバック段階を実行して、トレンチ内にトレンチ側壁酸化物３６０とトレンチ充填酸化物３７０を隔離する。このエッチバック段階は、化学機械的研磨（ＣＭＰ）技術を使用して実行することができることは当業者には明らかであることに注意されたい。
本発明は、トレンチ分離技術を利用した際の従来技術において起きていたいくつかの問題を解決する。本発明により解決されるそのような１つの問題は、「バーズビーク」または尖った上角部の作用である。前に説明したように、トレンチ３４５の上角部３９０は、処理中に丸くされ、丸い上角部３９５が形成される。したがって、丸い上角部３９５は、強い電磁界（電界）を生じない。本発明が丸い上角部３９５を作成するので、本発明は、また、トレンチの両側に活性領域を形成する際の尖った上角部に関連した問題のいくつかを解決する。たとえば、トランジスタをトレンチの隣りに形成し、ゲート絶縁酸化物層を基板とトレンチの上に成長させるとき、本発明のトレンチの上角部が丸くなっているため、ゲート酸化物層３８０は、均一な厚さで成長する。図３ｋに示したように、丸い上角部３９５にある薄いゲート酸化物層３８０の厚さは、トレンチ３４５と基板３１０の水平面の上にあるゲート酸化物層と同じ厚さ（すなわち、均一の厚さ）である。したがって、薄いゲート酸化物層３８０は、強い電磁界を受けたときに破壊しにくい。たとえば、トランジスタが形成され、機能しているとき、丸い上角部３９５が、電界をより均一に分散させ（あるいは収集せず）、したがって、素子の性能を低下させる望ましくない寄生容量と漏れ電圧を防ぐはたらきをする。
丸い上角部３９５は、また、トレンチを埋めるプロセスを支援する。前述のように、トレンチは、一般に、化学気相成長法（ＣＶＤ）技術を使用して埋められ、酸化物などの材料がトレンチに充填される。トレンチ３４５の上角部が丸くされるため、尖った上角部のまわりに電界を発生させる（または作り出す）傾向があるプラズマに構造物をさらすＣＶＤプロセスは、本発明の丸い上角部３９５のまわりにそのような電界を発生させない。したがって、本発明の丸い上角部により、均一な堆積プロセスが可能になり、トレンチ充填時にギャップやボイドが形成される可能性を小さくする。
本発明は、また、トレンチ分離応力と、半導体素子領域から、たとえばトランジスタのソース４２０とドレイン４３０領域から（図４に示した）トレンチ領域４４５内へのドーパントの外部拡散のトレンチ分離技術に関連した問題を解決する。特に、本発明は、Ｎチェネル・トランジスタにおけるホウ素ドーパントの外部拡散を防ぐことができる。前に説明したように、外部拡散は、特に、狭い幅を有するＮチェネル・トランジスタにおいて著しく、したがって、素子の寸法が小さくなるほど（たとえば、幅が狭くなるほど）、外部拡散の影響を受けやすくなる。
本発明は、オキシ窒化物面４６５とシリコン・オキシ窒化物界面４６６を作成することによって、トレンチの応力と、Ｎチェネル・トランジスタからのホウ素の外部拡散を減少させるかまたはなくす。オキシ窒化物面４６５は、酸化物層の間のトレンチ分離構造内にある応力を減少させる。シリコン・オキシ窒化物界面４６６は、トレンチ側壁酸化物４６０とトレンチ充填酸化物４７０内にホウ素ドーパントが拡散するのを防ぐ。したがって、活性領域のドーパント濃度が安定していると、活性領域内のしきい値電圧が安定し、装置の性能を低下させる寄生電流の影響を受けにくい。たとえば、ソース領域４２０の隣りの領域４５０内のドーパントが、トレンチ４４５内に外部拡散しない場合は、領域４５０内のドーパント濃度は、領域４５５内のドーパント濃度とほぼ同じままである。したがって、領域４５０のしきい値電圧は、領域４５５のしきい値電圧とほぼ同じになる。
本発明を使用してドーパントの外部拡散を制御または防止することにより、オフリーク電流も減少する。前に述べたように、オフリーク電流は、ゲート４４０に印加される電圧がゼロ（Ｖg＝Ｏ）で、ドレイン電圧（Ｖd）が電源電圧（Ｖcc）（すなわち、一般に、電源はＶcc＝１．８ボルトでもよい）のときに、トランジスタのソース４２０からドレイン４３０に流れる寄生（すなわち、不良または望ましくない）電流である。ソースの電圧がゼロ（Ｖs＝０）になるように漏れ電流を最小にすることが望ましい。本発明の使用により、トレンチ内へドーパントの外部拡散が防止され、たとえばソース領域（たとえば、領域４５０からのドーパント）の近くのドーパントが、トレンチ内に拡散しなくなるため、ソース領域の近くのしきい値電圧は、チャネルとドレイン領域内のしきい値電圧とほぼ同じになり、したがってソース４２０からドレイン４３０に寄生電流が流れなくなる。
本発明のもう１つの利点は、従来技術よりも薄いゲート酸化物層を使用できることである。ゲート酸化物をより均一に成長させることができ、トレンチ内へのドーパントの外部拡散を防ぐことができるので、約３２Å以下のより薄いゲート酸化物を使用することができる。したがって、特性が縮小するにつれて、たとえば０．３５μｍ技術から０．２５μｍ以下の技術に移行するとき、本発明のトレンチ分離技術は、たとえば３２Å以下のより薄いゲート酸化物の使用することができる。
以上、Ｎ2Ｏ窒化酸化物のトレンチ側壁を形成して、ホウ素の外部拡散を防ぎ応力を減少させる方法を開示した。特定の機器、パラメータ、方法および材料を含む特定の実施形態を説明したが、開示した実施形態に対する様々な修正は、この開示を読んでいる当業者には明らかであろう。したがって、これらの実施形態は、単なる例示であり、広範な本発明を制限せず、本発明は、示し説明した特定の実施形態に制限されないことを理解されたい。
Claims (5)
- 半導体基板に分離構造を形成する方法であって、
ａ）記半導体基板にトレンチをエッチングする段階と、
ｂ）前記トレンチ内の第１の酸化物層を形成する段階と、
ｃ）前記第１の酸化物層を酸化窒素（Ｎ2Ｏ）ガス雰囲気中でアニールして、前記第１の酸化物層上にオキシ窒化物面を形成し、前記第１の酸化物層と前記半導体基板との間にシリコン・オキシ窒化物界面を形成する段階と、
ｄ）前記第１の酸化物層の前記オキシ窒化物面上に、第２の酸化物層を堆積させる段階とを含む方法。 - 半導体基板内に分離構造を形成する方法であって、
ａ）前記半導体基板にトレンチをエッチングする段階と、
ｂ）前記半導体基板の一部を消耗し、そして前記トレンチの尖った上角部を丸くするようにプレクリーニングする段階と、
ｃ）前記トレンチ内に熱酸化物を成長させて、第１の酸化物層を形成する段階と、
ｄ）前記第１の酸化物層を酸化窒素（Ｎ2Ｏ）ガス雰囲気中でアニールして、前記第１の酸化物層上にオキシ窒化物面を形成し、前記第１の酸化物層と前記半導体基板の間にシリコン・オキシ窒化物界面を形成し、前記Ｎ2Ｏ基体雰囲気処理段階が、前記半導体基板の一部を消耗し、前記トレンチの上角部を丸くする段階と、
ｅ）前記第１の酸化物層の前記オキシ窒化物面上に第２の酸化物層を堆積させる段階と、
ｆ）化学機械的研磨エッチバック段階を実行して、前記トレンチ内の前記第１と第２の酸化物層を分離する段階と
を含む方法。 - 半導体基板内に分離構造を形成する方法であって、
ａ）前記半導体基板上にパッド酸化物層を形成する段階と、
ｂ）前記パッド酸化物層上に研磨ストップ層を形成する段階と、
ｃ）前記研磨ストップ層と前記パッド酸化物層をパターニングしてエッチングする段階と、
ｄ）前記半導体基板内にトレンチをエッチングする段階と、
ｅ）前記半導体基板の一部を消耗し、そして前記トレンチの尖った上角部を丸くするようにプレクリーニングする段階と、
ｆ）前記トレンチ内に第１の酸化物層を形成して、第１のトレンチ酸化物層を形成する段階と、
ｇ）前記第１の酸化物層を酸化窒素（Ｎ2Ｏ）ガス雰囲気中でアニールして、前記第１の酸化物層上にオキシ窒化物面を形成し、前記第１の酸化物層と前記半導体基板の間にシリコン・オキシ窒化物界面を形成し、前記Ｎ2Ｏ基体雰囲気処理段階が、前記半導体基板の一部を消耗し、前記トレンチの上角部を丸くする段階と、
ｈ）前記第１のトレンチ酸化物層の前記オキシ窒化物面上に、第２のトレンチ酸化物層を堆積させる段階と、
ｉ）前記第２のトレンチ酸化物層を研磨して、前記第２のトレンチ酸化物層の前記研磨ストップ層の上の部分を除去する段階と、
ｊ）前記研磨ストップ層を除去する段階と、
ｋ）化学機械的研磨エッチバック段階を実行して、前記トレンチ内の前記第１と第２の酸化物層を分離する段階と、
ｌ）半導体素子の形成に使用するために、前記半導体基板と前記トレンチの上に薄いゲート酸化物層を形成する段階と、
を含む方法。 - 半導体基板に形成された分離構造であって、
前記半導体基板内のトレンチと、
前記トレンチの内面に形成され、オキシ窒化物面を有する第１の酸化物層と、
前記第１の酸化物層と前記半導体基板の間のシリコン・オキシ窒化物界面と、
前記トレンチ内の、前記第１の酸化物層の前記オキシ窒化物面上に直接配置された第２の酸化物層と
を含む分離構造。 - 半導体基板内に形成された分離構造であって、
前記半導体基板内のトレンチと、
前記トレンチの内側に形成され、オキシ窒化物面を有する第１の酸化物層と、
前記第１の酸化物層と前記半導体基板の間のシリコン・オキシ窒化物界面と、
前記トレンチ内に、前記第１の酸化物層の前記オキシ窒化物面上に直配置された第２の酸化物層とを有する分離構造と、
前記分離構造の隣りにあり、３２Å未満の厚さを有する薄いゲート酸化物層を含むトランジスタと
を含む半導体素子。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/775,571 US5780346A (en) | 1996-12-31 | 1996-12-31 | N2 O nitrided-oxide trench sidewalls and method of making isolation structure |
| US08/775,571 | 1996-12-31 | ||
| PCT/US1997/023307 WO1998029905A1 (en) | 1996-12-31 | 1997-12-16 | N2o nitrided-oxide trench sidewalls to prevent boron outdiffusion and decrease stress |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001507864A JP2001507864A (ja) | 2001-06-12 |
| JP2001507864A5 JP2001507864A5 (ja) | 2005-06-16 |
| JP4518573B2 true JP4518573B2 (ja) | 2010-08-04 |
Family
ID=25104813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53009198A Expired - Fee Related JP4518573B2 (ja) | 1996-12-31 | 1997-12-16 | ホウ素の外部拡散を防ぎ応力を減少させるためのｎ▲下２▼ｏ窒化酸化物トレンチ側壁 |
Country Status (8)
| Country | Link |
|---|---|
| US (3) | US5780346A (ja) |
| EP (1) | EP1002336B1 (ja) |
| JP (1) | JP4518573B2 (ja) |
| KR (1) | KR100384761B1 (ja) |
| AU (1) | AU5705798A (ja) |
| DE (1) | DE69733842T2 (ja) |
| IL (1) | IL130562A (ja) |
| WO (1) | WO1998029905A1 (ja) |
Families Citing this family (100)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5985735A (en) * | 1995-09-29 | 1999-11-16 | Intel Corporation | Trench isolation process using nitrogen preconditioning to reduce crystal defects |
| US6114741A (en) * | 1996-12-13 | 2000-09-05 | Texas Instruments Incorporated | Trench isolation of a CMOS structure |
| US5780346A (en) * | 1996-12-31 | 1998-07-14 | Intel Corporation | N2 O nitrided-oxide trench sidewalls and method of making isolation structure |
| US5763315A (en) * | 1997-01-28 | 1998-06-09 | International Business Machines Corporation | Shallow trench isolation with oxide-nitride/oxynitride liner |
| JPH10214888A (ja) * | 1997-01-30 | 1998-08-11 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| US6096662A (en) * | 1997-03-26 | 2000-08-01 | Advanced Micro Devices, Inc. | NH3 /N2 plasma treatment to enhance the adhesion of silicon nitride to thermal oxide |
| US6399462B1 (en) * | 1997-06-30 | 2002-06-04 | Cypress Semiconductor Corporation | Method and structure for isolating integrated circuit components and/or semiconductor active devices |
| JPH11111710A (ja) * | 1997-10-01 | 1999-04-23 | Nec Corp | 半導体装置およびその製造方法 |
| TW501230B (en) * | 1997-10-04 | 2002-09-01 | United Microelectronics Corp | Manufacture method shallow trench isolation |
| US6284633B1 (en) * | 1997-11-24 | 2001-09-04 | Motorola Inc. | Method for forming a tensile plasma enhanced nitride capping layer over a gate electrode |
| US6080682A (en) * | 1997-12-18 | 2000-06-27 | Advanced Micro Devices, Inc. | Methodology for achieving dual gate oxide thicknesses |
| US6051478A (en) * | 1997-12-18 | 2000-04-18 | Advanced Micro Devices, Inc. | Method of enhancing trench edge oxide quality |
| JPH11204788A (ja) * | 1998-01-19 | 1999-07-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR100280106B1 (ko) * | 1998-04-16 | 2001-03-02 | 윤종용 | 트렌치 격리 형성 방법 |
| US5989977A (en) * | 1998-04-20 | 1999-11-23 | Texas Instruments - Acer Incorporated | Shallow trench isolation process |
| US6727569B1 (en) * | 1998-04-21 | 2004-04-27 | Advanced Micro Devices, Inc. | Method of making enhanced trench oxide with low temperature nitrogen integration |
| US6153480A (en) * | 1998-05-08 | 2000-11-28 | Intel Coroporation | Advanced trench sidewall oxide for shallow trench technology |
| KR100289340B1 (ko) * | 1998-06-12 | 2001-06-01 | 윤종용 | 트렌치격리제조방법 |
| US6248429B1 (en) | 1998-07-06 | 2001-06-19 | Micron Technology, Inc. | Metallized recess in a substrate |
| US6156620A (en) * | 1998-07-22 | 2000-12-05 | Lsi Logic Corporation | Isolation trench in semiconductor substrate with nitrogen-containing barrier region, and process for forming same |
| US6355540B2 (en) * | 1998-07-27 | 2002-03-12 | Acer Semicondutor Manufacturing Inc. | Stress-free shallow trench isolation |
| JP4592837B2 (ja) * | 1998-07-31 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6245638B1 (en) * | 1998-08-03 | 2001-06-12 | Advanced Micro Devices | Trench and gate dielectric formation for semiconductor devices |
| US6265282B1 (en) * | 1998-08-17 | 2001-07-24 | Micron Technology, Inc. | Process for making an isolation structure |
| US6274498B1 (en) * | 1998-09-03 | 2001-08-14 | Micron Technology, Inc. | Methods of forming materials within openings, and method of forming isolation regions |
| US6372601B1 (en) | 1998-09-03 | 2002-04-16 | Micron Technology, Inc. | Isolation region forming methods |
| KR100292616B1 (ko) * | 1998-10-09 | 2001-07-12 | 윤종용 | 트렌치격리의제조방법 |
| JP2000133700A (ja) * | 1998-10-22 | 2000-05-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| TW396521B (en) * | 1998-11-06 | 2000-07-01 | United Microelectronics Corp | Process for shallow trench isolation |
| US6200880B1 (en) * | 1998-11-16 | 2001-03-13 | United Microelectronics Corp. | Method for forming shallow trench isolation |
| US6483736B2 (en) | 1998-11-16 | 2002-11-19 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
| US6245635B1 (en) * | 1998-11-30 | 2001-06-12 | United Microelectronics Corp. | Method of fabricating shallow trench isolation |
| US6080637A (en) * | 1998-12-07 | 2000-06-27 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation technology to eliminate a kink effect |
| JP3955404B2 (ja) * | 1998-12-28 | 2007-08-08 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| KR100470160B1 (ko) * | 1998-12-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성 방법 |
| US6037238A (en) * | 1999-01-04 | 2000-03-14 | Vanguard International Semiconductor Corporation | Process to reduce defect formation occurring during shallow trench isolation formation |
| KR100322531B1 (ko) * | 1999-01-11 | 2002-03-18 | 윤종용 | 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자 |
| US6027982A (en) * | 1999-02-05 | 2000-02-22 | Chartered Semiconductor Manufacturing Ltd. | Method to form shallow trench isolation structures with improved isolation fill and surface planarity |
| JP2000260867A (ja) * | 1999-03-09 | 2000-09-22 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| US6180489B1 (en) * | 1999-04-12 | 2001-01-30 | Vanguard International Semiconductor Corporation | Formation of finely controlled shallow trench isolation for ULSI process |
| KR100319620B1 (ko) * | 1999-05-10 | 2002-01-05 | 김영환 | 반도체 소자의 격리구조 및 그 제조방법 |
| JP2000323563A (ja) | 1999-05-14 | 2000-11-24 | Nec Corp | 半導体装置の製造方法 |
| US6255194B1 (en) * | 1999-06-03 | 2001-07-03 | Samsung Electronics Co., Ltd. | Trench isolation method |
| JP4649006B2 (ja) * | 1999-07-16 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US6200881B1 (en) * | 1999-07-23 | 2001-03-13 | Worldwide Semiconductor Manufacturing Corp. | Method of forming a shallow trench isolation |
| US6323106B1 (en) * | 1999-09-02 | 2001-11-27 | Lsi Logic Corporation | Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices |
| JP2001085511A (ja) * | 1999-09-14 | 2001-03-30 | Toshiba Corp | 素子分離方法 |
| KR100338767B1 (ko) | 1999-10-12 | 2002-05-30 | 윤종용 | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 |
| US6313011B1 (en) * | 1999-10-28 | 2001-11-06 | Koninklijke Philips Electronics N.V. (Kpenv) | Method for suppressing narrow width effects in CMOS technology |
| JP2001144170A (ja) * | 1999-11-11 | 2001-05-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| EP1104936A1 (en) * | 1999-11-25 | 2001-06-06 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device, and semiconductor device manufactured thereby |
| US6174787B1 (en) * | 1999-12-30 | 2001-01-16 | White Oak Semiconductor Partnership | Silicon corner rounding by ion implantation for shallow trench isolation |
| US6495449B1 (en) * | 2000-03-07 | 2002-12-17 | Simplus Systems Corporation | Multilayered diffusion barrier structure for improving adhesion property |
| US6670266B2 (en) * | 2000-03-07 | 2003-12-30 | Simplus Systems Corporation | Multilayered diffusion barrier structure for improving adhesion property |
| US6368931B1 (en) * | 2000-03-27 | 2002-04-09 | Intel Corporation | Thin tensile layers in shallow trench isolation and method of making same |
| US8575719B2 (en) | 2000-04-28 | 2013-11-05 | Sandisk 3D Llc | Silicon nitride antifuse for use in diode-antifuse memory arrays |
| US6313007B1 (en) | 2000-06-07 | 2001-11-06 | Agere Systems Guardian Corp. | Semiconductor device, trench isolation structure and methods of formations |
| KR20020002161A (ko) * | 2000-06-29 | 2002-01-09 | 박종섭 | 반도체 소자분리막 형성방법 |
| KR100339890B1 (ko) * | 2000-08-02 | 2002-06-10 | 윤종용 | 자기정렬된 셸로우 트렌치 소자분리 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법 |
| US6417070B1 (en) | 2000-12-13 | 2002-07-09 | International Business Machines Corporation | Method for forming a liner in a trench |
| US6432797B1 (en) * | 2001-01-25 | 2002-08-13 | Chartered Semiconductor Manufacturing Ltd. | Simplified method to reduce or eliminate STI oxide divots |
| DE10104037A1 (de) * | 2001-01-31 | 2002-08-22 | Elmos Semiconductor Ag | Substrat für integrierte Halbleiterkomponenten |
| US6335259B1 (en) * | 2001-02-22 | 2002-01-01 | Macronix International Co., Ltd. | Method of forming shallow trench isolation |
| US7267037B2 (en) | 2001-05-05 | 2007-09-11 | David Walter Smith | Bidirectional singulation saw and method |
| US20020197823A1 (en) * | 2001-05-18 | 2002-12-26 | Yoo Jae-Yoon | Isolation method for semiconductor device |
| JP5121102B2 (ja) * | 2001-07-11 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100428768B1 (ko) * | 2001-08-29 | 2004-04-30 | 삼성전자주식회사 | 트렌치 소자 분리형 반도체 장치 및 그 형성 방법 |
| US6777307B1 (en) * | 2001-12-04 | 2004-08-17 | Cypress Semiconductor Corp. | Method of forming semiconductor structures with reduced step heights |
| DE10162065A1 (de) * | 2001-12-17 | 2003-06-26 | Infineon Technologies Ag | Verfahren zum Grabenätzen |
| US20040108573A1 (en) * | 2002-03-13 | 2004-06-10 | Matrix Semiconductor, Inc. | Use in semiconductor devices of dielectric antifuses grown on silicide |
| US20030194871A1 (en) * | 2002-04-15 | 2003-10-16 | Macronix International Co., Ltd. | Method of stress and damage elimination during formation of isolation device |
| TWI252565B (en) * | 2002-06-24 | 2006-04-01 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| KR100486757B1 (ko) * | 2002-07-15 | 2005-05-03 | 매그나칩 반도체 유한회사 | 소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법 |
| JPWO2004023549A1 (ja) * | 2002-08-30 | 2006-01-05 | Ｓｐａｎｓｉｏｎ Ｊａｐａｎ株式会社 | 半導体装置及びその製造方法 |
| US6784075B2 (en) | 2002-09-10 | 2004-08-31 | Silicon Integrated Systems Corp. | Method of forming shallow trench isolation with silicon oxynitride barrier film |
| US6727160B1 (en) * | 2002-10-15 | 2004-04-27 | Silicon Integrated Systems Corp. | Method of forming a shallow trench isolation structure |
| KR100497603B1 (ko) * | 2003-03-17 | 2005-07-01 | 삼성전자주식회사 | 트렌치 소자 분리 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법 |
| US6887798B2 (en) * | 2003-05-30 | 2005-05-03 | International Business Machines Corporation | STI stress modification by nitrogen plasma treatment for improving performance in small width devices |
| US7996825B2 (en) * | 2003-10-31 | 2011-08-09 | Hewlett-Packard Development Company, L.P. | Cross-file inlining by using summaries and global worklist |
| JP2005277196A (ja) * | 2004-03-25 | 2005-10-06 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2006024895A (ja) * | 2004-06-07 | 2006-01-26 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US20060003546A1 (en) * | 2004-06-30 | 2006-01-05 | Andreas Klipp | Gap-filling for isolation |
| KR100607330B1 (ko) * | 2004-10-25 | 2006-07-28 | 에스티마이크로일렉트로닉스 엔.브이. | 반도체 소자의 소자 분리막 형성 방법 |
| JP2007035823A (ja) * | 2005-07-26 | 2007-02-08 | Elpida Memory Inc | トレンチ形成方法、半導体装置の製造方法および半導体装置 |
| KR100731102B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 이의 제조방법 |
| KR100678645B1 (ko) * | 2006-01-13 | 2007-02-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US7635655B2 (en) * | 2006-03-30 | 2009-12-22 | Tokyo Electron Limited | Method for replacing a nitrous oxide based oxidation process with a nitric oxide based oxidation process for substrate processing |
| KR100854870B1 (ko) * | 2006-05-12 | 2008-08-28 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP4446202B2 (ja) * | 2006-09-22 | 2010-04-07 | エルピーダメモリ株式会社 | 半導体装置及び半導体装置の製造方法 |
| KR100829600B1 (ko) | 2006-10-02 | 2008-05-14 | 삼성전자주식회사 | 비휘발성 메모리 장치의 제조 방법 |
| KR100845102B1 (ko) * | 2006-12-20 | 2008-07-09 | 동부일렉트로닉스 주식회사 | 반도체 소자의 소자분리막 형성방법 |
| KR100842749B1 (ko) * | 2007-03-27 | 2008-07-01 | 주식회사 하이닉스반도체 | 반도체소자의 트렌치 소자분리막 형성방법 |
| JP2009283494A (ja) * | 2008-05-19 | 2009-12-03 | Seiko Epson Corp | 半導体装置の製造方法 |
| US8043933B2 (en) * | 2008-11-24 | 2011-10-25 | Applied Materials, Inc. | Integration sequences with top surface profile modification |
| JP5549410B2 (ja) * | 2010-06-18 | 2014-07-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US8921183B2 (en) * | 2010-12-08 | 2014-12-30 | Nanya Technology Corporation | Method for fabricating trench isolation structure |
| FR2972564B1 (fr) * | 2011-03-08 | 2016-11-04 | S O I Tec Silicon On Insulator Tech | Procédé de traitement d'une structure de type semi-conducteur sur isolant |
| CN103295950B (zh) * | 2012-02-27 | 2015-05-20 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制作方法 |
| US8829642B2 (en) * | 2012-03-29 | 2014-09-09 | The Institute of Microelectronics, Chinese Academy of Science | Semiconductor device and method for manufacturing the same |
| KR102317646B1 (ko) * | 2015-04-14 | 2021-10-27 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3883889A (en) * | 1974-04-15 | 1975-05-13 | Micro Power Systems Inc | Silicon-oxygen-nitrogen layers for semiconductor devices |
| US3976524A (en) * | 1974-06-17 | 1976-08-24 | Ibm Corporation | Planarization of integrated circuit surfaces through selective photoresist masking |
| US4621414A (en) * | 1985-03-04 | 1986-11-11 | Advanced Micro Devices, Inc. | Method of making an isolation slot for integrated circuit structure |
| US4960727A (en) * | 1987-11-17 | 1990-10-02 | Motorola, Inc. | Method for forming a dielectric filled trench |
| US4871689A (en) * | 1987-11-17 | 1989-10-03 | Motorola Inc. | Multilayer trench isolation process and structure |
| US5004703A (en) * | 1989-07-21 | 1991-04-02 | Motorola | Multiple trench semiconductor structure method |
| JP2932552B2 (ja) * | 1989-12-29 | 1999-08-09 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5387540A (en) * | 1993-09-30 | 1995-02-07 | Motorola Inc. | Method of forming trench isolation structure in an integrated circuit |
| US5593912A (en) * | 1994-10-06 | 1997-01-14 | International Business Machines Corporation | SOI trench DRAM cell for 256 MB DRAM and beyond |
| JPH08203884A (ja) | 1995-01-31 | 1996-08-09 | Mitsubishi Electric Corp | オキシナイトライド膜およびその形成方法ならびにそのオキシナイトライド膜を用いた素子分離酸化膜の形成方法 |
| US5985735A (en) * | 1995-09-29 | 1999-11-16 | Intel Corporation | Trench isolation process using nitrogen preconditioning to reduce crystal defects |
| US5719085A (en) * | 1995-09-29 | 1998-02-17 | Intel Corporation | Shallow trench isolation technique |
| US5780346A (en) | 1996-12-31 | 1998-07-14 | Intel Corporation | N2 O nitrided-oxide trench sidewalls and method of making isolation structure |
| DE69824368T2 (de) * | 1997-04-07 | 2005-06-16 | Koninklijke Philips Electronics N.V. | Herstellungsverfahren einer halbleitervorrichtung mit flacher grabenisolation |
-
1996
- 1996-12-31 US US08/775,571 patent/US5780346A/en not_active Expired - Lifetime
-
1997
- 1997-12-16 KR KR10-1999-7005969A patent/KR100384761B1/ko not_active IP Right Cessation
- 1997-12-16 JP JP53009198A patent/JP4518573B2/ja not_active Expired - Fee Related
- 1997-12-16 EP EP97953276A patent/EP1002336B1/en not_active Expired - Lifetime
- 1997-12-16 IL IL13056297A patent/IL130562A/xx not_active IP Right Cessation
- 1997-12-16 DE DE69733842T patent/DE69733842T2/de not_active Expired - Lifetime
- 1997-12-16 AU AU57057/98A patent/AU5705798A/en not_active Abandoned
- 1997-12-16 WO PCT/US1997/023307 patent/WO1998029905A1/en active IP Right Grant
-
1998
- 1998-05-08 US US09/075,490 patent/US6261925B1/en not_active Expired - Lifetime
-
1999
- 1999-11-03 US US09/433,541 patent/US6566727B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| IL130562A (en) | 2003-12-10 |
| EP1002336A4 (en) | 2000-05-24 |
| DE69733842D1 (de) | 2005-09-01 |
| AU5705798A (en) | 1998-07-31 |
| WO1998029905A1 (en) | 1998-07-09 |
| US6261925B1 (en) | 2001-07-17 |
| KR20000069813A (ko) | 2000-11-25 |
| KR100384761B1 (ko) | 2003-05-22 |
| EP1002336B1 (en) | 2005-07-27 |
| US5780346A (en) | 1998-07-14 |
| IL130562A0 (en) | 2000-06-01 |
| US6566727B1 (en) | 2003-05-20 |
| DE69733842T2 (de) | 2006-04-27 |
| EP1002336A1 (en) | 2000-05-24 |
| JP2001507864A (ja) | 2001-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4518573B2 (ja) | ホウ素の外部拡散を防ぎ応力を減少させるためのｎ▲下２▼ｏ窒化酸化物トレンチ側壁 | |
| US6153480A (en) | Advanced trench sidewall oxide for shallow trench technology | |
| JP4553410B2 (ja) | 新しい浅いトレンチ分離技術 | |
| JP2738831B2 (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| US6057210A (en) | Method of making a shallow trench isolation for ULSI formation via in-direct CMP process | |
| US5930644A (en) | Method of forming a shallow trench isolation using oxide slope etching | |
| JPH09321132A (ja) | 半導体装置のトレンチ素子分離方法 | |
| JPH104136A (ja) | 半導体装置の素子分離膜の形成方法 | |
| US6294481B1 (en) | Semiconductor device and method for manufacturing the same | |
| US6025279A (en) | Method of reducing nitride and oxide peeling after planarization using an anneal | |
| US6015757A (en) | Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer | |
| US6355540B2 (en) | Stress-free shallow trench isolation | |
| JP3974286B2 (ja) | 浅いトレンチアイソレーション方法 | |
| US5529948A (en) | LOCOS technology with reduced junction leakage | |
| US6207538B1 (en) | Method for forming n and p wells in a semiconductor substrate using a single masking step | |
| US6013559A (en) | Method of forming trench isolation | |
| JP2953447B2 (ja) | 溝分離型半導体装置の製造方法 | |
| US6169002B1 (en) | Methods of forming trench isolation structures by etching back electrically insulating layers using etching masks | |
| US20040108524A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20030008474A1 (en) | Method of forming shallow trench isolation | |
| KR100492790B1 (ko) | 반도체소자의소자분리절연막형성방법 | |
| JP4338929B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR19990006000A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100571486B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH11297814A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040916 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040916 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20070123 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20070404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100518 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |