DE10162065A1 - Verfahren zum Grabenätzen - Google Patents

Verfahren zum Grabenätzen

Info

Publication number
DE10162065A1
DE10162065A1 DE10162065A DE10162065A DE10162065A1 DE 10162065 A1 DE10162065 A1 DE 10162065A1 DE 10162065 A DE10162065 A DE 10162065A DE 10162065 A DE10162065 A DE 10162065A DE 10162065 A1 DE10162065 A1 DE 10162065A1
Authority
DE
Germany
Prior art keywords
etching
protective layer
trench
deep trench
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10162065A
Other languages
English (en)
Inventor
Matthias Goldbach
Peter Moll
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10162065A priority Critical patent/DE10162065A1/de
Priority to US10/321,185 priority patent/US6780337B2/en
Publication of DE10162065A1 publication Critical patent/DE10162065A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Grabenätzen, insbesondere ein Verfahren zum anisotropen Deep-Trench(DT)-Ätzen in einem Si-Substrat durch Plasma-Trockenätzen, wie reaktives Ionenätzen (RIE), magnetisch unterstütztes RIE oder induktiv gekoppeltes Plasmaätzen (ICP) und Seitenwandpassivierung der geätzten Trenches in dem Si-Substrat, wobei das Si-Substrat vor Beginn des Ätzvorganges mit einer Ätzmaske versehen wird. DOLLAR A Mit der Erfindung soll ein Verfahren zum Tiefätzen geschaffen werden, mit dem mit geringem Aufwand eine deutlich größere Ätztiefe mit höherer Geschwindigkeit erreichbar ist und mit dem eine weitere Verringerung der Strukturbreiten problemlos möglich ist. DOLLAR A Erreicht wird dies dadurch, dass ein DT-Ätzschritt in das Si-Substrat (2) bis zu einer vorgegebenen Ätztiefe ausgeführt wird, dass das während des DT-Ätzschrittes erzeugte Redeposit (4) durch eine Schutzschicht zur Seitenwandpassivierung ersetzt wird und dass die Abfolge dieser Schritte so lange wiederholt wird, bis die vorgesehene Zieltiefe des Trenches (3) erreicht ist, wobei vor jedem weiteren DT-Ätzschritt am Boden des Trenches (3) ein Break-Through (6) durch die Schutzschicht geätzt wird.

Description

  • Die Erfindung betrifft ein Verfahren zum Grabenätzen, insbesondere ein Verfahren zum anisotropen Deep-Trench(DT)-Ätzen in einem Si-Substrat durch Plasma-Trockenätzen, wie reaktives Ionenätzen (RIE), magnetisch unterstütztes RIE oder induktiv gekoppeltes Plasmaätzen (ICP) und Seitenwandpassivierung der geätzten Trenches in dem Si-Substrat, wobei das Si- Substrat vor Beginn des Ätzvorganges mit einer Ätzmaske versehen wird.
  • Derartige Trench- oder Grabenstrukturen werden bei Halbleiterstrukturen, insbesondere bei Speicherzellen, verwendet, um Kapazitäten als Speichermedium zu erzeugen. Der Ätzvorgang wird beispielsweise in einer Trockenätzanlage mit einem induktiv gekoppeltem Plasma zur Aktivierung der Ätzgase durchgeführt. Als Ätzgase werden in der Regel halogenhaltige Gase wie SF6, CF4, CHF3, C12, HBr usw. eingesetzt. Mit einem derartigen reaktiven Ionenätzverfahren (RIE) lassen sich Ätztiefen von bis zu 50 µm erreichen. In der Internet- Veröffentlichung der IMSAS, Universität Bremen, Titel "Volumen-Mikromechanik", Verfasser: Feld,
    Udo, (http:/ / www.imsas.uni-bremen.de) vom 9. Juni 1998 wird ein Ätzverfahren beschrieben, mit dem derartige und größere Ätztiefen mit einem sogenannten Advanced Silicon Etch Verfahren erreichbar sind. Dieses Verfahren ist allerdings speziell für die Herstellung tiefer Siliziumstrukturen für die Mikromechanik geeignet und besitzt eine hohe Selektivität gegenüber positivem Photoresist und auch zu Oxid-Masken. Möglichkeiten zur gleichzeitigen Seitenwandpassivierung werden hier jedoch nicht angegeben.
  • In der Druckschrift "EEP-Vol. 19-1, Advances in electronic packaging, 1997, Volume 1, ASME 1997, wird eine Vorrichtung zum Ätzen von Deep Trenches geeignete Vorrichtung zum reaktiven Ionenätzen (RIE) beschrieben, wobei mit einem induktiv gekoppelten Plasma (ICP) besonders hohe Ätzraten erreicht werden. Insbesondere wird eine sogenannte "Bosch- Technologie" beschrieben, mit deren Hilfe es möglich ist, gegenüber den RIE- und ICP-Verfahren größere Ätztiefen zu erreichen. Bei diesem Verfahren wird als Ätzgas SF6 verwendet, mit dem im Plasma eine besonders hohe Konzentration an atomarem Fluor erzeugt werden kann. Dieses Verfahren ist dadurch gekennzeichnet, dass Ätz- und Abscheideschritte einander abwechseln. Während des Abscheidezyklus wird auf den senkrechten Seitenwänden des Trenches eine Polymer- Schutzschicht aufgebaut, die während des Ätzschrittes ein Anätzen der Seitenwände verhindern soll. Mit diesem Verfahren lassen sich Ätztiefen bis 100 µm erreichen. Dieses Verfahren ist allerdings relativ aufwändig und weist den besonderen Nachteil auf, dass bei sehr kleinen Strukturbreiten während des Abscheidezyklus die Maskenöffnung zu stark durch die Polymerschicht verengt wird.
  • Wie bereits dargelegt, werden tiefe Grabenstrukturen im Si- Substrat verwendet, um Kapazitäten zu erzeugen. Bekanntlich ist jedoch die Kapazität eines Kondensators von der Kondensatorfläche abhängig. Sollen derartige Kapazitäten mit ausreichender Kapazität in Siliziumstrukturen hergestellt werden, so ergibt sich ein Problem daraus, dass bei immer kleiner werdenden Strukturgrößen immer tiefere Gräben oder Trenches in das Silizium geätzt werden müssen, um eine vergleichbare oder zumindest auch nutzbare Kapazität zu erreichen.
  • Bei den üblicherweise eingesetzten Deep-Trench Ätzverfahren wird der Trench in seiner gesamten Tiefe so geätzt, dass kontinuierlich eine Seitenwandpassivierung im bereits geätzten Bereich aufgebaut wird, um ein Ätzen in die Seitenwand des Grabens zu verhindern. Das erfolgt durch die Auswahl geeigneter Rezeptparameter (Recipe Parameter). Die Seitenwandpassivierung wird durch das bei der Si-Ätzung erzeugte SiBr4 geschaffen, das im Plasma mit O2 zu einem nichtflüchtigen SiBrO reagiert, das dann an den Seitenwänden als lockere Schicht (Redeposit) abgeschieden wird. Es besteht allerdings keine Möglichkeit, zu verhindern, dass die bereits erzeugte Seitenwandpassivierung während des fortschreitenden Ätzprozesses nicht angegriffen wird, d. h. es erfolgt mangels ausreichender Selektivität der verwendeten Ätzgase ein Abätzen oder Abdünnen der bereits erzeugten Seitenwandpassivierung. Es muss also während des gesamten Ätzprozesses sichergestellt werden, dass die Seitenwandpassivierung im bereits geätzten Bereich nicht zu dünn wird, oder dass sogenannte Sidepockets mit der Gefahr des Kurzschlusses zu benachbarten Strukturen entstehen, oder dass eine höhere Leckrate zu verzeichnen ist.
  • Um dieses Problem zu umgehen, besteht grundsätzlich die Möglichkeit, durch eine geeignete Rezeptur eine deutliche Verstärkung der Seitenwandpassivierung zu erzeugen. Dabei besteht jedoch das Risiko, dass die Seitenwandpassivierung zu dick wird, dass also die Grabenöffnung zu stark verengt wird, so dass dann die weitere Tiefenätzung verhindert, oder zumindest behindert wird.
  • Die Berücksichtigung all dieser Randbedingungen führt zu einer erheblichen Einschränkung bei der Auswahl und Optimierung der Recipe Parameter und der Hardware.
  • Um tiefere Trenches ätzen zu können, sind, wie bereits beschrieben, auch Mehrschritt-Ätzverfahren bekannt geworden, wobei hier die Seitenwandpassivierung für die freiliegenden Silizium-Seitenwände während des Ätzprozesses aufgebaut wird. Um hier eine Seitenwandanätzung zu verhindern bzw. zu vermindern, müssen die Rezeptparameter auf Kosten der Ätzrate angepasst werden.
  • Der Erfindung liegt nunmehr die Aufgabe zugrunde, ein Verfahren zum Tiefenätzen zu schaffen, mit dem mit geringem Aufwand eine deutlich größere Ätztiefe mit höherer Geschwindigkeit erreichbar ist und mit dem eine weitere Verringerung der Strukturbreiten problemlos möglich ist.
  • Erfindungsgemäß wird die Aufgabe der Erfindung bei einem Verfahren der eingangs genannten Art dadurch gelöst, dass in das Si-Substrat ein Deep-Trench(DT)-Ätzschritt bis zu einer vorgegebenen Ätztiefe ausgeführt wird, dass das während des DT-Ätzschrittes erzeugte Redeposit durch eine Schutzschicht zur Seitenwandpassivierung ersetzt wird und dass die Abfolge dieser Schritte so lange wiederholt wird, bis die vorgesehene Zieltiefe erreicht ist, wobei vor jedem weiteren DT-Ätzschritt am Boden des Trenches ein Break-Through- Ätzschritt durch die Schutzschicht durchgeführt wird.
  • Der besondere Vorteil dieses Verfahrens ist darin zu sehen, dass durch die Trennung von Ätz- und Passivierungsschritt ein besonders guter Seitenwandschutz erreicht wird, der es erlaubt, wesentlich aggressivere Ätzparameter anwenden zu können, womit tiefere Ätzgräben erzeugt werden können. Die Entfernung des Redeposit nach jedem Ätzschritt führt dazu, dass die Öffnung des Ätzgrabens nicht stark eingeschränkt bleibt, sondern immer wieder aufgeweitet wird. Damit wird auch der Transport der reaktiven Ätzgase in den Graben verbessert und somit die Ätzrate positiv beeinflusst.
  • Das lockere Redeposit kann einfach durch einen Nassätzschritt entfernt werden.
  • Die erforderliche Schutzschicht wird vorteilhaft aus einem thermischen Oxid (SiO2) durch eine thermische Oxidation erzeugt, wodurch gleichzeitig die Seitenwandrauhigkeit des Si, die durch Plasma-Ätzschäden erzeugt worden ist, wieder ausgeheilt wird.
  • Anstelle des thermischen Oxids als Schutzschicht kann diese auch aus einem konform abgeschiedenen Metall erzeugt werden.
  • Es ist weiterhin ausreichend, wenn die Dicke der Schutzschicht bei 2-5 nm liegt.
  • In einer vorteilhaften Ausgestaltung der Erfindung wird der Break-Through-Ätzschritt in-situ vor dem DT-Ätzschritt durchgeführt.
  • In einer weiteren Fortführung der Erfindung wird anstelle oder zusätzlich zur Schutzschicht eine SiN-Schicht als Funktionsschicht abgeschieden, so dass in der jeweiligen Tiefe eine zusätzliche Funktion erfüllt werden kann.
  • Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungsfiguren zeigen in schematischer Darstellung:
  • Fig. 1 den Trench nach einem ersten Tiefenätzschritt mit gleichzeitiger Ablagerung eines Redeposit;
  • Fig. 2 den Trench nach Fig. 1, bei dem das Redeposit durch ein thermisches Oxid ersetzt und am Boden durch einen Break-Through geöffnet worden ist;
  • Fig. 3 den Trench nach einem weiteren Tiefenätzschritt mit abgelagertem Redeposit; und
  • Fig. 4 den Deep-Trench nach seiner Fertigstellung mit Seitenwandpassivierung.
  • Erfindungsgemäß wird die Deep-Trench Ätzung in das mit einer Ätzmaske 1 versehene Si-Substrat 2 in mehrere Schritte aufgeteilt. Das bedeutet, dass nunmehr zwischen den einzelnen Ätzschritten der geätzte Graben (Trench) 3 derart modifiziert wird, dass eine nachfolgende Ätzung vorteilhafter ablaufen kann. Praktisch bedeutet das, dass das nach der jeweiligen Teilätzung entstandene Redeposit 4 (lockeres SiO2) weggenommen und durch ein dünnes thermisch abgeschiedenes Oxid 5 zum Seitenwandschutz ersetzt wird. Die Entfernung des Redeposit 4 kann einfach durch einen zusätzlichen Nassätzschritt erfolgen. Auf diese Weise wird ein wesentlich besserer Seitenwandschutz erreicht, der es ermöglicht, beim nachfolgenden Ätzschritt wesentlich aggressivere Ätzparameter anwenden zu können, also eine Beschleunigung des Ätzens zu erreichen und gleichzeitig tiefere Ätzgräben erzeugen zu können.
  • Durch dieses Verfahren wird auch eine sonst vorhandene Seitenwandrauhigkeit des Si, die durch Plasma-Ätzschäden verursacht wird, durch das thermische Oxid 5 ausgeheilt. Das thermische Oxid 5 ist äußerst widerstandsfähig und erzeugt eine sehr definierte gesättigte Oberfläche. Der Vorteil dieses Verfahrens ist darin zu sehen, dass das thermisch erzeugte Oxid 5 (SiO2) die Passivierung liefert, die nicht erst immer wieder aufgebaut werden muss, sondern immer gleich zur Verfügung steht. Es scheint ausreichend zu sein, 2-5 nm Oxid zu erzeugen. Darüber hinaus sind auch Dickenschwankungen nicht entscheidend für nachfolgende Grabenätzschritte.
  • Es muss allerdings vor jedem Grabenätzschritt ein Break- Through 6 am Boden des Trenches 3 ausgeführt werden, der insitu gefahren werden kann.
  • Es sind jedoch auch andere Schutzschichten denkbar, falls noch eine zusätzliche Funktion in der jeweiligen Tiefe des Trenches 3 erfüllt werden muss. Beispielsweise kann es denkbar sein, auch eine SiN-Schicht abzuscheiden, so dass diese später als Schutzschicht verwendet werden kann. Ebenfalls kann die Schutzschicht aus einem konform abgeschiedenen Metall bestehen.
  • Der dem Aufbau der Oxid-Schicht 5 vorangehende Schritt des Wegnehmens der lockeren Redeposit-Schicht 4 führt dazu, dass der Durchmesser an dem oberen Rand des Grabens (Trench) 3 nicht stark eingeschränkt bleibt, sondern immer wieder aufgeweitet wird. Dadurch wird der Transport der reaktiven Ionen in den Graben verbessert und somit ein positiver Einfluss auf die Ätzrate ausgeübt wird. Bezugzeichenliste 1 Ätzmaske
    2 Si-Substrat
    3 Trench
    4 Redeposit
    5 thermisches Oxid
    6 Break-Through

Claims (7)

1. Verfahren zum Grabenätzen, insbesondere Verfahren zum anisotropen Deep-Trench(DT)-Ätzen in einem Si-Substrat durch Plasma-Trockenätzen, wie reaktives Ionenätzen (RIE), magnetisch unterstütztes RIE oder induktiv gekoppeltes Plasmaätzen (ICP) und Seitenwandpassivierung der geätzten Trenches in dem Si-Substraten, wobei das Siliziumsubstrat vor Beginn des Ätzvorganges mit einer Ätzmaske versehen wird, dadurch gekennzeichnet, dass ein DT- Ätzschritt in das Si-Substrat (2) bis zu einer vorgegebenen Ätztiefe ausgeführt wird, dass das während des DT- Ätzschrittes erzeugte Redeposit (4) durch eine Schutzschicht zur Seitenwandpassivierung ersetzt wird und dass die Abfolge dieser Schritte so lange wiederholt wird, bis die vorgesehene Zieltiefe des Trenches (3) erreicht ist, wobei vor jedem weiteren DT-Ätzschritt am Boden des Trenches (3) ein Break-Through (6) durch die Schutzschicht geätzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Redeposit (4) durch einen Nassätzschritt entfernt wird.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, dass die Schutzschicht aus einem thermischen Oxid (5) durch eine thermische Oxidation erzeugt wird.
4. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, dass die Schutzschicht aus einem konform abgeschiedenen Metall besteht.
5. Verfahren nach Anspruch 3 und 4, dadurch gekennzeichnet, dass die Dicke der Schutzschicht bei 2-5 nm liegt.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Ätzung des Break-Through (6) in-situ vor dem nachfolgenden DT-Ätzschritt durchgeführt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass anstelle oder zusätzlich zur Schutzschicht eine SiN-Schicht als Funktionsschicht abgeschieden wird.
DE10162065A 2001-12-17 2001-12-17 Verfahren zum Grabenätzen Withdrawn DE10162065A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10162065A DE10162065A1 (de) 2001-12-17 2001-12-17 Verfahren zum Grabenätzen
US10/321,185 US6780337B2 (en) 2001-12-17 2002-12-17 Method for trench etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10162065A DE10162065A1 (de) 2001-12-17 2001-12-17 Verfahren zum Grabenätzen

Publications (1)

Publication Number Publication Date
DE10162065A1 true DE10162065A1 (de) 2003-06-26

Family

ID=7709601

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10162065A Withdrawn DE10162065A1 (de) 2001-12-17 2001-12-17 Verfahren zum Grabenätzen

Country Status (2)

Country Link
US (1) US6780337B2 (de)
DE (1) DE10162065A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102328900A (zh) * 2011-08-12 2012-01-25 上海先进半导体制造股份有限公司 腔体的制造方法
CN102408093A (zh) * 2011-10-21 2012-04-11 上海先进半导体制造股份有限公司 隔离腔体的制造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030118948A1 (en) * 2001-12-21 2003-06-26 Rohit Grover Method of etching semiconductor material to achieve structure suitable for optics
US7045466B2 (en) * 2002-06-27 2006-05-16 Cornell Research Foundation, Inc. Three dimensional high aspect ratio micromachining
US7041226B2 (en) * 2003-11-04 2006-05-09 Lexmark International, Inc. Methods for improving flow through fluidic channels
JP4512533B2 (ja) * 2005-07-27 2010-07-28 住友精密工業株式会社 エッチング方法及びエッチング装置
EP2077577A4 (de) * 2006-11-22 2010-03-24 Sumitomo Precision Prod Co Siliziumstruktur mit einer öffnung mit hohem seitenverhältnis, verfahren zur herstellung der siliziumstruktur, vorrichtung zur herstellung der siliziumstruktur, programm zur herstellung der siliziumstruktur und verfahren zum herstellen einer ätzmaske für die siliziumstruktur
WO2008153674A1 (en) * 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
JP5074172B2 (ja) * 2007-12-21 2012-11-14 オンセミコンダクター・トレーディング・リミテッド メサ型半導体装置及びその製造方法
JP2009158589A (ja) * 2007-12-25 2009-07-16 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
TW200933899A (en) * 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
US8574447B2 (en) 2010-03-31 2013-11-05 Lam Research Corporation Inorganic rapid alternating process for silicon etch
CN102737983B (zh) * 2012-07-05 2015-06-17 中微半导体设备(上海)有限公司 半导体结构的形成方法
CN104555894B (zh) * 2013-10-17 2016-08-17 上海华虹宏力半导体制造有限公司 深沟槽中感应材料的成膜方法
RU2572288C1 (ru) * 2014-09-30 2016-01-10 Открытое акционерное общество "Научно-исследовательский институт физических измерений" Способ изготовления глубокопрофилированных кремниевых структур
DE102014223930A1 (de) 2014-11-25 2016-05-25 Robert Bosch Gmbh DRIE-Grabenätzverfahren und entsprechende Grabenstruktur
RU2680264C1 (ru) * 2017-12-11 2019-02-19 Публичное акционерное общество Арзамасское научно-производственное предприятие "ТЕМП-АВИА" Способ изготовления глубокопрофилированных структур в кремниевой пластине
US10665665B2 (en) 2018-10-22 2020-05-26 Micron Technology, Inc. Passivation material for a pillar adjacent a trench
US11361971B2 (en) * 2020-09-25 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. High aspect ratio Bosch deep etch
US11894418B2 (en) 2021-01-25 2024-02-06 Changxin Memory Technologies, Inc. Semiconductor structure, preparation method of same, and semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284666B1 (en) * 2000-05-31 2001-09-04 International Business Machines Corporation Method of reducing RIE lag for deep trench silicon etching

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US5426070A (en) * 1993-05-26 1995-06-20 Cornell Research Foundation, Inc. Microstructures and high temperature isolation process for fabrication thereof
US5837615A (en) * 1995-09-21 1998-11-17 Lsi Logic Corporation Integrated circuit device fabrication by plasma etching
US5780346A (en) * 1996-12-31 1998-07-14 Intel Corporation N2 O nitrided-oxide trench sidewalls and method of making isolation structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284666B1 (en) * 2000-05-31 2001-09-04 International Business Machines Corporation Method of reducing RIE lag for deep trench silicon etching

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102328900A (zh) * 2011-08-12 2012-01-25 上海先进半导体制造股份有限公司 腔体的制造方法
CN102408093A (zh) * 2011-10-21 2012-04-11 上海先进半导体制造股份有限公司 隔离腔体的制造方法

Also Published As

Publication number Publication date
US6780337B2 (en) 2004-08-24
US20030116532A1 (en) 2003-06-26

Similar Documents

Publication Publication Date Title
DE10162065A1 (de) Verfahren zum Grabenätzen
DE69935100T2 (de) Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske
DE19847455A1 (de) Verfahren zur Bearbeitung von Silizium mittels Ätzprozessen
EP0625285A1 (de) Verfahren zum anisotropen ätzen von silicium
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE112006000308T5 (de) Verfahren zur Verringerung kritischer Abmessungen unter Verwendung mehrerer Maskenschritte
WO2003100843A2 (de) Ätzgas und verfahren zum trockenätzen
DE19903196A1 (de) Verfahren zur Verbesserung der Erkennbarkeit von Alignmentmarken
WO2000034985A2 (de) Verfahren zum strukturieren einer metallhaltigen schicht
EP1382061A2 (de) Verfahren zur herstellung einer halbleiteranordnung und verwendung einer ionenstrahlanlage zur durchführung des verfahrens
DE102013223490A1 (de) Verfahren zur Herstellung einer strukturierten Oberfläche
EP0250611B1 (de) Verfahren zum Entfernen einer strukturierten Maskierungsschicht
DE102004007186B4 (de) Verfahren zum Entfernen einer Schicht auf einem Grabenboden eines in einem Substrat ausgebildeten Grabens
JPH04293230A (ja) コンタクトホールの形成方法
EP1522094A1 (de) Verfahren zur metallstrukturierung mittels kohlenstoff-maske
DE19938481B4 (de) Neue Technologie zur Bildung eines flaschenförmigen Tiefgrabens
DE19945140B4 (de) Verfahren zur Herstellung einer Maskenschicht mit Öffnungen verkleinerter Breite
DE10032795A1 (de) Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben
DE102004063264B4 (de) Verfahren zum Ausbilden elektrischer Verbindungen in einer Halbleiterstruktur
DE10245671B4 (de) Herstellungsverfahren für eine Halbleiterstruktur durch selektives isotropes Ätzen einer Siliziumdioxidschicht auf einer Siliziumnitridschicht
DE102004017526A1 (de) System und Verfahren zur Ausführung eines reaktiven Ionenätzprozesses an einer Metallschicht
DE3215410A1 (de) Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht
DE102004032677B4 (de) Verfahren zum Herstellen einer Maske auf einem Substrat
DE10345398B3 (de) Hartmaske und Verfahren zur Herstellung einer Hartmaske auf einem Substrat
DE102011000818A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8130 Withdrawal