DE102004063264B4 - Verfahren zum Ausbilden elektrischer Verbindungen in einer Halbleiterstruktur - Google Patents

Verfahren zum Ausbilden elektrischer Verbindungen in einer Halbleiterstruktur Download PDF

Info

Publication number
DE102004063264B4
DE102004063264B4 DE102004063264A DE102004063264A DE102004063264B4 DE 102004063264 B4 DE102004063264 B4 DE 102004063264B4 DE 102004063264 A DE102004063264 A DE 102004063264A DE 102004063264 A DE102004063264 A DE 102004063264A DE 102004063264 B4 DE102004063264 B4 DE 102004063264B4
Authority
DE
Germany
Prior art keywords
semiconductor structure
forming
layer
substrate
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004063264A
Other languages
English (en)
Other versions
DE102004063264A1 (de
Inventor
Holger Schuehrer
Matthias Schaller
Christin Bartsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102004063264A priority Critical patent/DE102004063264B4/de
Priority to US11/196,883 priority patent/US20060141775A1/en
Publication of DE102004063264A1 publication Critical patent/DE102004063264A1/de
Application granted granted Critical
Publication of DE102004063264B4 publication Critical patent/DE102004063264B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Ausbilden einer Halbleiterstruktur mit:
Bereitstellen eines Substrats, das einen Halbleiterwafer umfasst, wobei eine Schicht aus einem Material auf einer ersten Oberfläche des Substrats ausgebildet ist, und wobei sich die erste Oberfläche über einer Vorderseite des Halbleiterwafers befindet;
Durchführen mindestens eines Trockenätzprozesses, um mindestens eine Vertiefung in der Schicht aus dem Material auszubilden; und
Entfernen einer Verunreinigungsschicht, die bei dem Trockenätzprozess gebildet wurde, von einer zweiten Oberfläche des Substrats, wobei sich die zweite Oberfläche über der Rückseite des Halbleiterwafers befindet;
wobei das Entfernen der Verunreinigungsschicht ein Eintauchen von nur der zweiten Oberfläche in eine Reinigungslösung umfasst, wobei beim Eintauchen das Substrat auf eine Oberfläche der Reinigungslösung zu bewegt wird, wobei die Rückseite des Halbleiterwafers zur Reinigungslösung hin gerichtet ist und die Bewegung des Substrats angehalten wird, sobald das Substrat die Oberfläche der Reinigungslösung berührt.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf das Ausbilden integrierter Schaltkreise und insbesondere auf Damascene-Prozesse zum Ausbilden elektrischer Verbindungen zwischen Elementen eines integrierten Schaltkreises.
  • BESCHREIBUNG DES STANDES DER TECHNIK
  • Integrierte Schaltkreise umfassen eine große Anzahl einzelner Schaltkreiselemente wie beispielsweise Transistoren, Kondensatoren und Widerstände, die auf einem Substrat ausgebildet sind. Diese Elemente werden mit Hilfe elektrisch leitfähiger Leitungen intern miteinander verbunden, um komplexe Schaltkreise wie Speichervorrichtungen, Logikbausteine und Mikroprozessoren auszubilden.
  • Die Leistung integrierter Schaltkreise kann verbessert werden, indem die Anzahl funktionaler Elemente pro Schaltkreis erhöht wird, um den Funktionsumfang der Schaltkreise zu erweitern und/oder indem die Arbeitsgeschwindigkeit der Schaltkreiselemente erhöht wird. Eine Verringerung der Strukturgrößen ermöglicht es, auf der selben Fläche eine größere Anzahl von Schaltkreiselementen auszubilden und ermöglicht auch eine Verbesserung der Arbeitsgeschwindigkeit der Transistorelemente. In modernen integrierten Schaltkreisen können Bemessungsvorschriften von 90 nm oder weniger verwendet werden.
  • Wenn die Strukturgrößen verringert werden, verringert sich auch die für die elektrisch leitfähigen Leitungen verfügbare Grundfläche. Außerdem wird zum Verbinden der Schaltkreiselemente eine größere Anzahl von Leitungen benötigt, wenn die Anzahl der Schaltkreiselemente erhöht wird. Um die Leitungen im integrierten Schaltkreis unterzubringen müssen deshalb die Abmessungen der Leitungen und die Abstände zwischen den Leitungen verringert werden.
  • In modernen integrierten Schaltkreisen werden die Metallleitungen häufig mit Hilfe eines sogenannten Damascene-Prozesses ausgebildet. Bei einem Damascene-Prozess wird auf einem Halbleitersubstrat ein Zwischenschichtdielektrikumsstapel abgeschieden. In dem Zwischenschichtdielektrikumsstapel werden Kontaktöffnungen und Gräben ausgebildet. Anschließend werden die Kontaktöffnungen und Gräben mit einem elektrisch leitfähigen Material, etwa einem Metall wie beispielsweise Kupfer, gefüllt, um elektrischen Kontakt zwischen den Schaltkreiselementen herzustellen.
  • US 6,573,175 B1 offenbart einen Reinigungsvorgang, der nach einem Ätzprozeß und einem Fotoresiststrip durchgeführt wird. Die Reinigung umfasst einen Naßätzprozess, um selektiv eine DARC-Schicht und sämtliche nach dem Ätzprozeß verbleibenden Polymere zu entfernen. Bei der Reinigung, die nach dem Ätzprozeß durchgeführt wird, kann der Wafer in ein Bad einer Reinigungslösung eingetaucht werden.
  • US 2003/164354 A1 offenbart einen Naßätzprozess, bei dem ein Substrat zwischen einem Fotoresiststrip und einem Öffnen einer Ätzstoppschicht in eine Flußsäurelösung eingetaucht wird.
  • US 6,733,594 B2 offenbart ein Verfahren, bei dem unerwünschte Teilchen von der Rückseite eines Wafers entfernt werden, um zu verhindern, dass sich zwischen der Rückseite des Wafers und der Oberfläche einer Waferhalterung Lücken bilden. Zum Reinigen der Rückseite des Wafers beschreibt die US 6,733,594 B2 einen Trockenreinigungsprozess, einen halbtrocknen Reingiungsprozess und einen Naßreinigungsprozess.
  • US 2003/0172954 A1 offenbart ein Verfahren zur Naßreinigung eines Substrats, bei dem die Unterseite eines Wafers Reinigungs-, Nachspül- und Trocknungschemikalien ausgesetzt wird. Die Oberseite des Wafers wird den Chemikalien nicht ausgesetzt.
  • Ein Damascene-Prozess nach dem Stand der Technik wird nun mit Bezug auf 1a genauer beschrieben.
  • Eine Halbleiterstruktur 100 umfasst ein Substrat 101. Das Substrat 101 umfasst mindestens ein elektrisches Element 106, das beispielsweise eine elektrisch leitfähige Leitung sein kann. Auf einer ersten Oberfläche 111 des Substrats 101 ist ein Zwischenschichtdielektrikumsstapel 113 ausgebildet. Der Zwischenschichtdielektrikumsstapel umfasst eine erste Ätzstoppschicht 102, eine erste Schicht 103 aus einem Zwischenschichtdielektrikum, eine zweite Ätzstoppschicht 104 und eine zweite Schicht 105 aus einem Zwischenschichtdielektrikum. Die erste Ätzstoppschicht 102, die erste Schicht 103 aus Zwischenschichtdielektrikum, die zweite Ätzstoppschicht 104 und die zweite Schicht 105 aus Zwischenschichtdielektrikum können nacheinander mit Hilfe den Fachleuten bekannter Verfahren, die eine plasmaverstärkte chemische Dampfabscheidung, eine chemische Dampfabscheidung und/oder eine Rotationsbeschichtung umfassen, abgeschieden werden.
  • Anschließend wird in dem Zwischenschichtdielektrikumsstapel 113 mindestens eine Kontaktöffnung 107 ausgebildet. Zu diesem Zweck wird auf der Halbleiterstruktur 100 eine erste Maske (nicht gezeigt) ausgebildet. Die erste Maske kann einen Fotoresist umfassen und lässt den Zwischenschichtdielektrikumsstapel 113 an den Stellen frei, an denen die mindestens eine Kontaktöffnung 107 ausgebildet werden soll. Wie die Fachleute wissen, kann eine Maske, die einen Fotoresist umfasst, ausgebildet werden, indem der Fotoresist auf die Halbleiterstruktur 100 aufgebracht wird, der Fotoresist durch eine Fotomaske belichtet wird und entweder die bei der Belichtung dem Licht ausgesetzten Bereiche oder die nicht dem Licht ausgesetzten Bereiche in einem Entwickler aufgelöst werden.
  • Anschließend wird ein Trockenätzprozess durchgeführt. Bei dem Trockenätzprozess wird die Halbleiterstruktur einer reaktionsfähigen Teilchensorte, die in einem Plasma entsteht, das durch eine Glimmentladung in einem Ätzgas erzeugt wird, ausgesetzt. Eine Vorspannung, die an eine in der Nähe der Halbleiterstruktur 100 angebrachte Elektrode angelegt wird, beschleunigt Ionen im Plasma auf die ersten Oberfläche 111 des Substrats 101 zu. Häufig wird die Halbleiterstruktur 100 während des Trockenätzprozesses gekühlt.
  • Teile des Zwischenschichtdielektrikumsstapels 113, die von der ersten Maske (nicht gezeigt) bedeckt sind, sind davor geschützt, von der reaktionsfähigen Teilchensorte angegriffen zu werden, während der freiliegende Teil des Zwischenschichtdielektrikumsstapels 113 geätzt wird. Bei dem Ätzprozess werden Teile der zweiten Schicht 105 aus Zwischenschichtdielektrikum, der zweiten Ätzstoppschicht 104 und der ersten Schicht 103 aus Zwischenschichtdielektrikum entfernt. Die erste Ätzstoppschicht 102 kann das darunterliegende Schaltkreiselement 106 davor schützen, von dem Ätzmittel angegriffen zu werden und/oder anzeigen, wann die Ätzfront die über der ersten Ätzstoppschicht 102 bereitgestellten Schichten passiert.
  • Die Bewegung der Ionen auf die erste Oberfläche 111 des Substrats 101 zu verursacht eine Anisotropie des Ätzprozesses. Beim anisotropen Ätzen ist eine Ätzrate im Wesentlichen horizontaler Bereiche der geätzten Oberfläche, gemessen in einer zur Oberfläche im Wesentlichen senkrechten Richtung, deutlich größer als eine Ätzrate geneigter Bereiche der geätzten Oberfläche. Deshalb findet im Wesentlichen kein Ätzen von Teilen des Zwischenschichtdielektrikumsstapels 113, die sich unter der ersten Maske befinden, statt und die Kontaktöffnung 107 erhält Seitenwände, die zur Oberfläche des Zwischenschichtdielektrikumsstapels 113 im Wesentlichen senkrecht sind.
  • Anschließend wird die erste Maske entfernt und ein Graben 108 in der Halbleiterstruktur 100 ausgebildet. Der Graben 108 kann ausgebildet werden, indem eine zweite Maske (nicht gezeigt), die einen Fotoresist enthält, auf der Halbleiterstruktur 100 abgeschieden wird. Die zweite Maske lässt die Teile der zweiten Schicht 105 aus Zwischenschichtdielektrikum, in denen der Graben 108 ausgebildet werden soll, frei und schützt den Rest der zweiten Schicht 105 aus Zwischenschichtdielektrikum davor, von einem Ätzmittel, das in einem anschließend durchgeführten anisotropen Ätzprozess verwendet wird, an gegriffen zu werden. Reste eines zuvor aufgebrachten Fotoresists oder irgend ein andres Material verbleiben bzw. verbleibt auch im Inneren der Kontaktöffnung 107 und schützen bzw. schützt Teile der Halbleiterstruktur 100 unter der Kontaktöffnung davor, geätzt zu werden.
  • Beim zweiten Ätzprozess werden Teile der zweiten Schicht 105 aus Zwischenschichtdielektrikum entfernt. Die zweite Ätzstoppschicht 104 kann die erste Schicht 103 aus Zwischenschichtdielektrikum davor schützen, von dem Ätzmittel angegriffen zu werden und/oder anzeigen, wann der Teil des zweiten Zwischenschichtdielektrikums 105, der nicht von der zweiten Maske bedeckt ist, entfernt ist. Wegen der Anisotropie des Ätzprozesses erhält der Graben 108 Seitenwände, die zur Oberfläche des Zwischenschichtdielektrikumsstapels 113 im Wesentlichen senkrecht sind. Nach dem anisotropen Ätzen wird die zweite Maske entfernt.
  • Anschließend wird über der Halbleiterstruktur 100 eine Diffusionsbarrierenschicht 114 abgeschieden. Dies kann mit Hilfe bekannter Verfahren, die eine plasmaverstärkte chemische Dampfabscheidung, eine chemische Dampfabscheidung oder eine Sputterdeposition umfassen, geschehen. Daraufhin wird über der Halbleiterstruktur 100 eine Metallschicht abgeschieden, beispielsweise mit Hilfe der den Fachleuten wohlbekannten Galvanisierung. Die Metallschicht kann beispielsweise Kupfer umfassen. Die Metallschicht füllt die Kontaktöffnung 107 und den Graben 108. Abschließend wird ein chemisch mechanischer Polierprozess durchgeführt, um Teile der Metallschicht außerhalb der Kontaktöffnung 107 und des Grabens 108 zu entfernen. Dadurch wird eine elektrische Verbindung 109 ausgebildet.
  • Ein Problem, das bei dem Damascene-Prozess nach dem Stand der Technik auftritt ist, dass bei Arbeitsgängen des Herstellungsprozesses, die nach dem Trockenätzprozess, der beim Ausbilden der Kontaktöffnungen und Gräben durchgeführt wird, durchgeführt werden, eine Verunreinigung der Halbleiterstruktur 100 und/oder von Werkzeugen, die beim Herstellungsprozess verwendet werden, auftreten kann. Eine solche Verunreinigung kann eine Produktausbeute des Prozesses nachteilig beeinflussen.
  • Deshalb besteht ein Bedarf nach einem Damascene-Prozess, der eine Verringerung von Verunreinigungen und eine verbesserte Produktausbeute ermöglicht.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Erfindungsgemäß wird diese Aufgabe durch ein Verfahren zum Ausbilden einer Halbleiterstruktur gemäß Anspruch 1 gelöst.
  • Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen definiert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den beigefügten Patentansprüchen definiert und werden anhand der folgenden ausführlichen Beschreibung besser ersichtlich, wenn diese mit Bezug auf die beigefügten Zeichnungen verwendet wird; es zeigen:
  • 1a eine schematische Querschnittsansicht einer Halbleiterstruktur nach dem Stand der Technik;
  • 1b und 1c Ansichten der in 1a gezeigten Halbleiterstruktur in Stadien eines Herstellungsprozesses nach dem Stand der Technik; und
  • 2a bis 2c schematische Querschnittsansichten einer Halbleiterstruktur in Stadien eines Herstellungsprozesses gemäß der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Obwohl die vorliegende Erfindung mit Bezug auf die in der folgenden ausführlichen Beschreibung und in den Zeichnungen dargestellten Ausführungsformen beschrieben wird, sollte verstanden werden, dass die folgende ausführliche Beschreibung und die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen offenbarten veranschaulichenden Ausführungsformen einzuschränken, sondern dass vielmehr die beschriebenen veranschaulichenden Ausführungsformen lediglich Beispiele für die verschiedenen Aspekte der vorliegenden Erfindung geben, deren Umfang durch die beigefügten Patentansprüche definiert wird.
  • Die vorliegende Erfindung beruht auf der Erkenntnis, dass eine Verunreinigung, die bei einem Damascene-Prozess nach dem Stand der Technik auftritt, durch die Gegenwart einer Verunreinigungsschicht verursacht wird, die sich während eines Trockenätzprozesses, der verwendet wird, um mindestens eine Vertiefung in einer Schicht aus einem Material, die sich auf einer ersten Oberfläche des Substrats befindet, auszubilden, auf einer zweiten Oberfläche eines Substrats bildet.
  • 1b zeigt ein Bild der Halbleiterstruktur 100, von der in 1a eine schematische Querschnittsansicht gezeigt ist, in einem Stadium des Herstellungsprozesses nach der Ausbildung der Kontaktöffnung 107. Auf einer zweiten Oberfläche 112 des Substrats 101 hat sich eine Verunreinigungsschicht 110 gebildet. Die zweite Oberfläche 112 befindet sich auf einer Rückseite des Substrats 101, die der Vorderseite, auf der der Zwischenschichtdielektrikumsstapel 113 und die Schaltkreiselemente 106 ausgebildet sind, gegenüberliegt.
  • Das Ätzgas, das bei dem Trockenätzprozess, der beim Ausbilden der Kontaktöffnung 107 verwendet wird, benutzt wird, umfasst Kohlenstofffluoride wie beispielsweise Kohlenstofftetrafluorid (CF4). In der Glimmentladung wird von den Kohlenstofffluoridmole külen Fluor abgespalten und die Reste der Moleküle reagieren mit anderen Kohlenstofffluoridmolekülen. Dadurch entstehen Kohlenstofffluoride höherer Ordnung. Die Kohlenstofffluoride können weitere chemische Reaktionen eingehen. Bei diesen chemischen Reaktionen entstehen polymere Kohlenstoff-Fluor-Verbindungen.
  • Die Polymere werden an kalten Stellen in der Ätzkammer, in der der Trockenätzprozess durchgeführt wird, abgeschieden. Insbesondere werden die Polymere auf der ersten Oberfläche 111 und der zweiten Oberfläche 112 des Substrats 101 abgeschieden. Während des Trockenätzprozesses ist jedoch die erste Oberfläche 111 einem Ionenbombardement ausgesetzt. Dadurch werden die Polymere von der ersten Oberfläche 111 schnell entfernt. Die zweite Oberfläche 112 des Substrats 101 wird von den Ionen wesentlich weniger angegriffen. Deshalb können Polymere auf der zweiten Oberfläche 112 des Substrats 101 bleiben und darauf eine Verunreinigungsschicht 110 ausbilden. Abhängig von der Ätzzeit, die beim Ausbilden der Kontaktöffnung 107, die sich durch den gesamten Zwischenschichtdielektrikumsstapel 113 hindurch erstreckt, besonders lang ist, kann die Verunreinigungsschicht 110 eine Dicke von bis zu mehreren hundert Angström haben. Eine weitere Abscheidung von Polymeren auf der zweiten Oberfläche 112 des Substrats 101 kann beim Ausbilden des Grabens 108 stattfinden. Dadurch kann die Dicke der Verunreinigungsschicht 110 weiter zunehmen.
  • Die Haftung zwischen dem Substrat 101 und der Verunreinigungsschicht 110 ist relativ gering. 1c zeigt ein Bild der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsprozesses nach dem Abscheiden der Barrierenschicht 108. Man sieht, dass sich wegen der relativ geringen Haftung zwischen der Verunreinigungsschicht 110 und dem Substrat 101 Polymerflocken von der Verunreinigungsschicht 110 abgespalten haben.
  • Diese Polymerflocken können für die Verunreinigung der Halbleiterstruktur 100 und der Werkzeuge in späteren Stadien des Herstellungsprozesses, die die Produktausbeute des Prozesses nachteilig beeinflussen kann, verantwortlich sein.
  • Die vorliegende Erfindung richtet sich allgemein auf Verfahren zum Ausbilden einer Halbleiterstruktur, bei denen von einer zweiten Oberfläche eines Substrats eine Verunreinigungsschicht entfernt wird, die während eines Trockenätzprozesses, der beim Aus bilden mindestens einer Vertiefung in einer Schicht aus einem Material, die auf einer ersten Oberfläche des Substrats bereitgestellt ist, gebildet wurde. Die erste Oberfläche befindet sich auf einer Vorderseite des Subrats auf der Schaltkreiselemente ausgebildet sind. Die zweite Oberfläche befindet sich auf einer Rückseite und/oder einer Schrägfläche des Substrats. Durch das Entfernen der Verunreinigungsschicht können vorteilhafterweise eine Abspaltung von Polymerflocken und Verunreinigungen, die durch die Polymerflocken verursacht werden, vermieden werden. Die Verunreinigungsschicht 110 kann sich während einem oder allen der oben diskutierten anisotropen Ätzprozesse bilden.
  • Weitere Ausführungsformen der vorliegenden Erfindung werden nun mit Bezug auf die 2a bis 2c beschrieben.
  • 2a zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 200 in einem ersten Stadium eines Herstellungsprozesses gemäß der vorliegenden Erfindung.
  • Die Halbleiterstruktur 200 umfasst ein Substrat 201. Das Substrat 201 hat eine erste Oberfläche 211 und eine zweite Oberfläche 212. Ein elektrisches Element 206, das eine elektrisch leitfähige Leitung umfassen kann, befindet sich unter der ersten Oberfläche. Die zweite Oberfläche 212 kann sich zumindest teilweise auf einer Seite des Substrats 201, die der ersten Oberfläche 211 gegenüberliegt, befinden.
  • In einer Ausführungsform der vorliegenden Erfindung umfasst das Substrat 201 einen Halbleiterwafer. Auf einer Vorderseite des Halbleiterwafers sind das elektrische Element 206 und optional mehrere weitere elektrische Elemente ausgebildet. Die zweite Oberfläche 212 befindet sich zumindest teilweise über der Rückseite des Halbleiterwafers. Zusätzlich kann die zweite Oberfläche 212 Teile, die sich über einer Schrägfläche am Rand des Halbleiterwafers befinden, umfassen.
  • Auf der ersten Oberfläche 211 des Substrats 201 ist ein Zwischenschichtdielektrikumsstapel 213 ausgebildet. Der Zwischenschichtdielektrikumsstapel 213 kann eine erste Ätzstoppschicht 202, eine erste Schicht 203 aus einem Zwischenschichtdielektrikum, eine zweite Ätzstoppschicht 204 und eine zweite Schicht 205 aus einem Zwischenschichtdielektrikum umfassen. Die Schichten 202, 203, 204 und 205 des Zwischen schichtdielektrikumsstapels 213 können mit Hilfe den Fachleuten bekannter Verfahren wie beispielsweise der plasmaverstärkten chemischen Dampfabscheidung, der chemischen Dampfabscheidung und/oder der Rotationsbeschichtung ausgebildet werden.
  • In einer veranschaulichenden Ausführungsform können die erste Schicht 203 aus Zwischenschichtdielektrikum und/oder die zweite Schicht 205 aus Zwischenschichtdielektrikum ein Material mit einer relativen Dielektrizitätskonstante von ungefähr 3,1 oder weniger enthalten. In speziellen Ausführungsformen können die Schichten 203, 205 hydriertes Siliciumoxycarbid (SiCOH) oder hydriertes Silsesquioxan enthalten. Vorteilhafterweise verringert eine vergleichsweise niedrige relative Dielektrizitätskonstante der Schichten 203, 205 aus Zwischenschichtdielektrikum Signalausbreitungszeiten in elektrisch leitfähigen Leitungen, die im Zwischenschichtdielektrikumsstapel 213 gebildet werden. Die erste Ätzstoppschicht 202 und die zweite Ätzstoppschicht 204 können ein Material enthalten, das eine mittelgradig geringere Ätzrate aufweist, wenn es einer Ätzchemie, die dafür ausgelegt ist, das Material der Schichten 203, 205 zu ätzen, ausgesetzt wird, beispielsweise Siliciumcarbid (SiC).
  • Die vorliegende Erfindung ist jedoch nicht auf Ausführungsformen beschränkt, in denen Zwischenschichtdielektrika mit einer kleinen relativen Dielektrizitätskonstante verwendet werden. In anderen Ausführungsformen der vorliegenden Erfindung können die Schichten 203, 205 Siliciumdioxid enthalten, während die Ätzstoppschichten 202, 204 Siliciumnitrid enthalten. Alternativ können die Schichten 203, 205 Siliciumnitrid enthalten, während die Ätzstoppschichten 202, 204 Siliciumdioxid enthalten.
  • Im Zwischenschichtdielektrikumsstapel 213 wird über dem elektrischen Element 206 eine Kontaktöffnung 207 ausgebildet. Ähnlich wie bei dem oben mit Bezug auf die 1a bis 1c beschriebenen Damascene-Prozess nach dem Stand der Technik kann dies durch Ausbilden einer Maske (nicht gezeigt), die diejenigen Teile des Zwischenschichtdielektrikumsstapels, in denen die Kontaktöffnung 207 gebildet werden soll, frei Isst und anschließendes Durchführen eines Trockenätzprozesses geschehen. Neben der Kontaktöffnung 207 können während der beim Ausbilden der Kontaktöffnung 207 angewendeten Verfahrensschritte mehrere weitere Kontaktöffnungen (nicht gezeigt) ausgebildet werden.
  • Bei den Trockenätzprozessen kann ein gasförmiges Ätzmittel, das Kohlenstofffluoride enthält, verwendet werden, z. B. eine Mischung, die Kohlenstofftetrafluorid (CF4) enthält. In einer Ätzkammer, in der das Ätzmittel bereitgestellt wird, wird aus dem Ätzmittel mit Hilfe einer Glimmentladung eine reaktionsfähige Teilchensorte erzeugt. Die Halbleiterstruktur 200 kann während des Trockenätzprozesses gekühlt werden. Bei der Glimmentladung können chemische Reaktionen, bei denen Nebenprodukte entstehen, die auf der Halbleiterstruktur 200 kondensieren können, stattfinden. In einigen Ausführungsformen der vorliegenden Erfindung können ähnlich wie bei dem oben beschriebenen Verfahren nach dem Stand der Technik aus Kohlenstofffluoriden, die im Ätzmittel vorhanden sind, Polymere, beispielsweise Kohlenstofffluoridpolymere, erzeugt werden. Die vorliegende Erfindung ist jedoch nicht auf Ausführungsformen, in denen das verwendete Ätzmittel Kohlenstofffluoride enthält, beschränkt. Statt dessen können Ausführungsformen der vorliegenden Erfindung immer dann angewendet werden, wenn bei einem Ätzprozess Nebenprodukte, die auf der zu ätzenden Halbleiterstruktur kondensieren können, erzeugt werden.
  • Die Nebenprodukte lagern sich auf der Halbleiterstruktur 200 ab. Während des Ätzprozesses treffen Ionen auf der ersten Oberfläche 211 auf. Durch das Ionenbombardement werden Nebenprodukte, die sich auf der ersten Oberfläche 211 abgelagert haben, schnell entfernt. Im Gegensatz dazu bilden die Nebenprodukte jedoch auf der zweiten Oberfläche 212 eine Verunreinigungsschicht 210 ähnlich der Verunreinigungsschicht 110, die sich bei dem oben mit Bezug auf die 1a bis 1c beschriebenen Verfahren nach dem Stand der Technik ausbildet.
  • Nach dem Ätzprozess wird die erste Maske entfernt.
  • Ein weiteres Stadium des Damascene-Prozesses ist in 2b gezeigt.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird die Verunreinigungsschicht 210 von der zweiten Oberfläche 212 des Substrats 201 entfernt. Dies geschieht dadurch, dass die Halbleiterstruktur 200 teilweise in eine Reinigungslösung eingetaucht wird. Die Reinigungslösung kann Chemikalien umfassen, die dafür ausgelegt sind, die Nebenprodukte aufzulösen und/oder abzubauen, während die Materialien des Substrats 201 im Wesentlichen unversehrt bleiben. In veranschaulichenden Ausführungsformen der vorliegenden Erfindung, in denen die Verunreinigungsschicht 210 ein Polymer, beispielsweise ein Kohlenstofffluoridpolymer, enthält, kann die Reinigungslösung ACT970, das bei Zeon Chemicals L. P., 4111 Bells Lane, Louisville, KY 40211 USA erhältlich ist, oder andere Naßätzchemien, die dafür ausgelegt sind, Polymere zu entfernen, enthalten.
  • Da sich die erste Oberfläche 211 über einer Vorderseite eines Halbleiterwafers befindet und sich die zweite Oberfläche 212 über einer Rückseite eines Halbleiterwafers befindet, ist es möglich, nur die zweite Oberfläche 212 in die Reinigungslösung zu tauchen. Zu diesem Zweck wird die Halbleiterstruktur 200 auf eine Oberfläche der Reinigungslösung zu bewegt, wobei die Rückseite des Halbleiterwafers zur Reinigungslösung hin gerichtet ist. Die Bewegung der Halbleiterstruktur 200 wird angehalten, sobald die Halbleiterstruktur 200 die Oberfläche der Reinigungslösung berührt, was beispielsweise optisch oder anhand eines Anstiegs des Pegels der Reinigungslösung ermittelt werden kann. Dadurch wird die erste Oberfläche der Halbleiterstruktur 200, auf der sich die Kontaktöffnung 207 und das elektrische Element 206 befinden, nicht der Reinigungslösung ausgesetzt. So können mögliche nachteilige Folgen eines Kontakts zwischen der Reinigungslösung und dem elektrischen Element 206 vorteilhafterweise vermieden werden.
  • Da die Verunreinigungsschicht 210 entfernt wurde, spalten sich in späteren Stadien des Herstellungsprozesses im Wesentlichen keine Polymerflocken, die von den vorangegangenen Ätzprozessen stammen, von der Halbleiterstruktur 200 ab. Dadurch kann vorteilhafterweise im Vergleich zu dem oben beschriebenen Verfahren nach dem Stand der Technik eine Verunreinigung der Halbleiterstruktur 200 und der Werkzeuge deutlich verringert und eine Ausbeute des Herstellungsprozesses erhöht werden.
  • Ein weiteres Stadium des Herstellungsprozesses ist in 2c gezeigt. In der zweiten Schicht 205 aus Zwischenschichtdielektrikum wird ein Graben 208 ausgebildet. Ähnlich wie das Ausbilden des Grabens 108 in dem oben mit Bezug auf die 1a bis 1c beschriebenen Verfahren nach dem Stand der Technik kann dies dadurch geschehen, dass eine zweite Maske aus einem Fotoresist, die diejenigen Teile der zweiten Schicht 205, in denen der Graben 208 ausgebildet werden soll, freilässt, über der ersten Oberfläche 211 des Substrats 201 abgeschieden wird und ein Trockenätzprozess durchgeführt wird. Die zweite Ätzstoppschicht 204 kann die erste Schicht 203 aus Zwischenschichtdielektrikum dafür schützen, von dem Ätzmittel angegriffen zu werden oder anzeigen, wann die Ätzfront die zweite Schicht 205 aus Zwischenschichtdielektrikum passiert hat. In anderen Ausführungsformen der vorliegenden Erfindung kann der Ätzprozess ohne Bereitstellen der Ätzstoppschicht 204 durchgeführt werden. Ein Teil des Fotoresists kann sich in der Kontaktöffnung 207 befinden und das elektrische Element 206 davor schützen, von dem Ätzmittel angegriffen zu werden. Neben dem Graben 208 können gleichzeitig ein oder mehrere weitere Gräben ausgebildet werden, indem weitere nicht von der zweiten Maske bedeckte Teile der zweiten Schicht 205 aus Zwischenschichtdielektrikum bereitgestellt werden.
  • Ähnlich wie bei dem Trockenätzen, das beim Ausbilden der Kontaktöffnung 207 durchgeführt wird, kann sich während des Trockenätzprozesses, der beim Ausbilden des Grabens 208 durchgeführt wird, ein Beiprodukt chemischer Reaktionen, die im Plasma stattfinden, beispielsweise ein Polymer, das ein Kohlenstofffluoridpolymer enthält, auf der Halbleiterstruktur 200 ablagern und auf der zweiten Oberfläche 212 des Substrats 201 eine Verunreinigungsschicht (nicht gezeigt) ähnlich der Verunreinigungsschicht 210 bilden.
  • Diese Verunreinigungsschicht kann entfernt werden, beispielsweise indem die Halbleiterstruktur 200 zumindest teilweise in eine Reinigungslösung eingetaucht wird. Dadurch können vorteilhafterweise eine Abspaltung von Polymerflocken in nachfolgenden Schritten des Herstellungsprozesses und eine Verunreinigung der Halbleiterstruktur 200 und der Werkzeuge sowie eine dadurch verursachte Verringerung der Produktausbeute deutlich reduziert werden.
  • Nach dem Ausbilden des Grabens können eine Diffusionsbarrierenschicht 214 und eine Metallschicht abgeschieden werden und ein chemisch mechanischer Polierprozess kann durchgeführt werden, um Teile der Diffusionsbarrierenschicht 214 und der Metallschicht 209 außerhalb der Kontaktöffnung 207 und des Grabens 208 zu entfernen. Dadurch kann eine Metallverbindung 209 ausgebildet werden.
  • Die vorliegende Erfindung ist nicht auf Ausführungsformen, in denen wie oben beschrieben zuerst mindestens eine Kontaktöffnung ausgebildet wird und anschließend mindestens ein Graben ausgebildet wird, beschränkt. In anderen Ausführungsformen der vorliegenden Erfindung wird zuerst mindestens ein Graben in der zweiten Schicht 205 aus Zwischenschichtdielektrikum ausgebildet. Das Ausbilden des mindestens einen Grabens umfasst einen Trockenätzprozess. Während des Trockenätzprozesses bildet sich eine Verunreinigungsschicht ähnlich der Verunreinigungsschicht 210 auf der zweiten Oberfläche 212 der Halbleiterstruktur 201. Die Verunreinigungsschicht wird wie oben beschrieben entfernt. Anschließend wird auf einem Boden des mindestens einen Grabens eine Kontaktöffnung ausgebildet, was mit Hilfe eines Trockenätzprozesses geschehen kann. Anschließend kann eine weitere Verunreinigungsschicht von der zweiten Oberfläche 212 des Substrats 201 entfernt werden.
  • Das Entfernen der Verunreinigungsschicht muss nicht, wie in den oben beschriebenen Ausführungsformen, zweimal durchgeführt werden. In weiteren Ausführungsformen der vorliegenden Erfindung ist es möglich, nur einmal eine Verunreinigungsschicht zu ent fernen. Dies kann nach dem Ausbilden der mindestens einen Kontaktöffnung oder nach dem Ausbilden des Grabens geschehen.

Claims (12)

  1. Verfahren zum Ausbilden einer Halbleiterstruktur mit: Bereitstellen eines Substrats, das einen Halbleiterwafer umfasst, wobei eine Schicht aus einem Material auf einer ersten Oberfläche des Substrats ausgebildet ist, und wobei sich die erste Oberfläche über einer Vorderseite des Halbleiterwafers befindet; Durchführen mindestens eines Trockenätzprozesses, um mindestens eine Vertiefung in der Schicht aus dem Material auszubilden; und Entfernen einer Verunreinigungsschicht, die bei dem Trockenätzprozess gebildet wurde, von einer zweiten Oberfläche des Substrats, wobei sich die zweite Oberfläche über der Rückseite des Halbleiterwafers befindet; wobei das Entfernen der Verunreinigungsschicht ein Eintauchen von nur der zweiten Oberfläche in eine Reinigungslösung umfasst, wobei beim Eintauchen das Substrat auf eine Oberfläche der Reinigungslösung zu bewegt wird, wobei die Rückseite des Halbleiterwafers zur Reinigungslösung hin gerichtet ist und die Bewegung des Substrats angehalten wird, sobald das Substrat die Oberfläche der Reinigungslösung berührt.
  2. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem das Substrat mindestens ein elektrisches Element, das sich unter der ersten Oberfläche befindet, umfasst.
  3. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem mindestens ein elektrisches Element über der Vorderseite des Halbleiterwafers ausgebildet ist.
  4. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 3, bei dem sich ein Teil der zweiten Oberfläche über einer Schrägfläche des Halbleiterwafers befindet.
  5. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem die mindestens eine Vertiefung eine Kontaktöffnung umfasst.
  6. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 5, das zusätzlich Ausbilden mindestens eines Grabens umfasst, wobei das Ausbilden des mindestens eines Grabens nach dem Entfernen der Verunreinigungsschicht durchgeführt wird.
  7. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem die mindestens eine Vertiefung einen Graben umfasst.
  8. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 7, zusätzlich mit Ausbilden mindestens einer Kontaktöffnung, wobei das Ausbilden der min destens einen Kontaktöffnung nach dem Entfernen der Verunreinigungsschicht durchgeführt wird.
  9. Verfahren zum Ausbilden einer Halbleiterstruktur nach einem der Ansprüche 1 und 5 bis 8, bei dem die Schicht aus dem Halbleitermaterial ein Zwischenschichtdielektrikum enthält.
  10. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 9, bei dem das Zwischenschichtdielektrikum eine relative Dielektrizitätskonstante von ungefähr 3,1 oder weniger aufweist.
  11. Verfahren zum Ausbilden einer Halbleiterstruktur nach einem der Ansprüche 1, 9 und 10, bei dem die Verunreinigungsschicht ein Polymer enthält.
  12. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 11, bei dem das Polymer Kohlenstoff und Fluor enthält.
DE102004063264A 2004-12-29 2004-12-29 Verfahren zum Ausbilden elektrischer Verbindungen in einer Halbleiterstruktur Expired - Fee Related DE102004063264B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004063264A DE102004063264B4 (de) 2004-12-29 2004-12-29 Verfahren zum Ausbilden elektrischer Verbindungen in einer Halbleiterstruktur
US11/196,883 US20060141775A1 (en) 2004-12-29 2005-08-04 Method of forming electrical connections in a semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004063264A DE102004063264B4 (de) 2004-12-29 2004-12-29 Verfahren zum Ausbilden elektrischer Verbindungen in einer Halbleiterstruktur

Publications (2)

Publication Number Publication Date
DE102004063264A1 DE102004063264A1 (de) 2006-07-13
DE102004063264B4 true DE102004063264B4 (de) 2009-07-30

Family

ID=36599303

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004063264A Expired - Fee Related DE102004063264B4 (de) 2004-12-29 2004-12-29 Verfahren zum Ausbilden elektrischer Verbindungen in einer Halbleiterstruktur

Country Status (2)

Country Link
US (1) US20060141775A1 (de)
DE (1) DE102004063264B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7655850B1 (en) * 2008-08-26 2010-02-02 University Of Seoul Industry Cooperation Foundation Universal quantum gate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573175B1 (en) * 2001-11-30 2003-06-03 Micron Technology, Inc. Dry low k film application for interlevel dielectric and method of cleaning etched features
US20030164354A1 (en) * 1999-12-28 2003-09-04 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US20030172954A1 (en) * 2002-03-12 2003-09-18 Applied Materials, Inc. Methods and apparatuses for drying wafer
US6733594B2 (en) * 2000-12-21 2004-05-11 Lam Research Corporation Method and apparatus for reducing He backside faults during wafer processing

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970376A (en) * 1997-12-29 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post via etch plasma treatment method for forming with attenuated lateral etching a residue free via through a silsesquioxane spin-on-glass (SOG) dielectric layer
TW413896B (en) * 1999-01-06 2000-12-01 United Microelectronics Corp Manufacturing method for dual damascene structure
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2004133384A (ja) * 2002-08-14 2004-04-30 Sony Corp レジスト用剥離剤組成物及び半導体装置の製造方法
US20050106888A1 (en) * 2003-11-14 2005-05-19 Taiwan Semiconductor Manufacturing Co. Method of in-situ damage removal - post O2 dry process
US20060137711A1 (en) * 2004-12-27 2006-06-29 Kun-Yuan Liao Single-wafer cleaning procedure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030164354A1 (en) * 1999-12-28 2003-09-04 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US6733594B2 (en) * 2000-12-21 2004-05-11 Lam Research Corporation Method and apparatus for reducing He backside faults during wafer processing
US6573175B1 (en) * 2001-11-30 2003-06-03 Micron Technology, Inc. Dry low k film application for interlevel dielectric and method of cleaning etched features
US20030172954A1 (en) * 2002-03-12 2003-09-18 Applied Materials, Inc. Methods and apparatuses for drying wafer

Also Published As

Publication number Publication date
US20060141775A1 (en) 2006-06-29
DE102004063264A1 (de) 2006-07-13

Similar Documents

Publication Publication Date Title
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE60031631T2 (de) Verfahren zum Vermeiden von Kupfer-Kontamination der Seitenflächen eines Kontaktloches oder einer Doppel-Damaszenen-Struktur
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE69935100T2 (de) Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske
DE102006035645B4 (de) Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis
DE102007026372B4 (de) Verfahren zur Ausbildung einer Mikrostruktur in einer Halbleitervorrichtung
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102004042169B4 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
DE102006030266A1 (de) Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102010002454A1 (de) Metallisierungssystem eines Halbleiterbauelements mit verrundeten Verbindungen, die durch Hartmaskenverrundung hergestellt sind
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102007046846A1 (de) Seitenwandschutzschicht
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102004030860B4 (de) Verfahren zum Schützen eines Metallisierungsgebiets in einer Halbleiterstrukturmit mindestens einem Metallisierungsgebiet
DE10261466B4 (de) Verfahren zur Herstellung einer leitenden Barrierenschicht mit verbesserten Haft- und Widerstandseigenschaften
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102009010844B4 (de) Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
DE10244570A1 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE102005057061B3 (de) Verfahren zum Entfernen einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfer-metallisierungsschicht
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102005063089A1 (de) Verfahren zum Reduzieren der Kontaminierung durch Vorsehen einer Ätzstoppschicht am Substratrand
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE102004062835B4 (de) Verfahren zum Bilden einer Dual-Damascene-Struktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701