JPH05129258A - 半導体ウエハの製造方法および半導体集積回路装置の製造方法 - Google Patents
半導体ウエハの製造方法および半導体集積回路装置の製造方法Info
- Publication number
- JPH05129258A JPH05129258A JP28758091A JP28758091A JPH05129258A JP H05129258 A JPH05129258 A JP H05129258A JP 28758091 A JP28758091 A JP 28758091A JP 28758091 A JP28758091 A JP 28758091A JP H05129258 A JPH05129258 A JP H05129258A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor
- insulating layer
- single crystal
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 厚い絶縁層上に極薄の半導体単結晶層が形成
されたＳＯＩウエハを製造する。 【構成】 ＳＯＩウエハを製造する際に、ＳＩＭＯＸウ
エハと表面酸化ウエハとを加熱処理により接着して接着
ウエハを製造した後（工程１０２）、ＳＩＭＯＸウエハ
の裏面を埋め込み絶縁層が露出するまで研磨し（工程１
０３）、さらに、その露出させた埋め込み層をエッチン
グ除去（工程１０４）して、表面酸化ウエハの厚い絶縁
層上に、ＳＩＭＯＸウエハの極薄で均一性の良い半導体
単結晶層のみを残す。
されたＳＯＩウエハを製造する。 【構成】 ＳＯＩウエハを製造する際に、ＳＩＭＯＸウ
エハと表面酸化ウエハとを加熱処理により接着して接着
ウエハを製造した後（工程１０２）、ＳＩＭＯＸウエハ
の裏面を埋め込み絶縁層が露出するまで研磨し（工程１
０３）、さらに、その露出させた埋め込み層をエッチン
グ除去（工程１０４）して、表面酸化ウエハの厚い絶縁
層上に、ＳＩＭＯＸウエハの極薄で均一性の良い半導体
単結晶層のみを残す。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウエハの製造方
法および半導体集積回路装置の製造技術に関し、特に、
所定の半導体集積回路素子を形成するための半導体単結
晶層を絶縁層上に形成してなるＳＯＩウエハの製造方法
に適用して有効な技術に関するものである。
法および半導体集積回路装置の製造技術に関し、特に、
所定の半導体集積回路素子を形成するための半導体単結
晶層を絶縁層上に形成してなるＳＯＩウエハの製造方法
に適用して有効な技術に関するものである。
【０００２】
【従来の技術】ＳＯＩ（Silicon On Insulator）ウエハ
の製造技術は種々提案されているが、それらの内で代表
的な技術は、例えば次の２つである。
の製造技術は種々提案されているが、それらの内で代表
的な技術は、例えば次の２つである。
【０００３】(1).ＳＩＭＯＸ（Separation by Implante
d Oxygen) 技術。
d Oxygen) 技術。
【０００４】これは、シリコン（Ｓｉ）単結晶からなる
半導体ウエハに酸素イオン等を高エネルギー、高ドーズ
量で注入した後、高温で熱処理を行うことにより、半導
体ウエハの主面から所定の深さに二酸化ケイ素（ＳｉＯ
2)からなる埋め込み絶縁層を形成するとともに、その埋
め込み絶縁層上に極薄のＳｉ単結晶層を形成して、ＳＯ
Ｉウエハを製造する技術である。
半導体ウエハに酸素イオン等を高エネルギー、高ドーズ
量で注入した後、高温で熱処理を行うことにより、半導
体ウエハの主面から所定の深さに二酸化ケイ素（ＳｉＯ
2)からなる埋め込み絶縁層を形成するとともに、その埋
め込み絶縁層上に極薄のＳｉ単結晶層を形成して、ＳＯ
Ｉウエハを製造する技術である。
【０００５】この技術の場合、半導体集積回路素子が形
成されるＳｉ単結晶層の厚さを、例えば２００ｎｍ以下
というように極めて薄く、かつ、均一性良く形成するこ
とができるので、半導体集積回路装置の動作速度および
信頼性を向上させる上で都合が良いという利点がある。
成されるＳｉ単結晶層の厚さを、例えば２００ｎｍ以下
というように極めて薄く、かつ、均一性良く形成するこ
とができるので、半導体集積回路装置の動作速度および
信頼性を向上させる上で都合が良いという利点がある。
【０００６】(2).接着ＳＯＩ技術。
【０００７】これは、通常のＳｉ単結晶からなる第１半
導体ウエハと、同じくＳｉ単結晶からなり表面にＳｉＯ
2 膜が形成された第２半導体ウエハとを用意し、それら
を各々の鏡面同士を接触させた状態で加熱して接着した
後、一方の半導体ウエハを研磨することにより、上述の
ＳｉＯ2 膜上に所定厚さのＳｉ単結晶層を形成して、Ｓ
ＯＩウエハを製造する技術である。
導体ウエハと、同じくＳｉ単結晶からなり表面にＳｉＯ
2 膜が形成された第２半導体ウエハとを用意し、それら
を各々の鏡面同士を接触させた状態で加熱して接着した
後、一方の半導体ウエハを研磨することにより、上述の
ＳｉＯ2 膜上に所定厚さのＳｉ単結晶層を形成して、Ｓ
ＯＩウエハを製造する技術である。
【０００８】この技術の場合、埋め込み絶縁層となる上
記ＳｉＯ2 膜の厚さを、例えば１０００ｎｍ程度という
ように比較的厚く形成することができるので、低容量構
造を実現でき、半導体集積回路装置の動作速度を向上さ
せる上で都合が良いという利点がある。
記ＳｉＯ2 膜の厚さを、例えば１０００ｎｍ程度という
ように比較的厚く形成することができるので、低容量構
造を実現でき、半導体集積回路装置の動作速度を向上さ
せる上で都合が良いという利点がある。
【０００９】なお、ＳＩＭＯＸ技術については、例えば
日刊工業新聞社、昭和６２年９月２９日発行、「ＣＭＯ
Ｓデバイスハンドブック」Ｐ３９４〜Ｐ３９５に記載が
あり、ＳＩＭＯＸ技術によるＳＯＩウエハの製造技術に
ついて説明されている。
日刊工業新聞社、昭和６２年９月２９日発行、「ＣＭＯ
Ｓデバイスハンドブック」Ｐ３９４〜Ｐ３９５に記載が
あり、ＳＩＭＯＸ技術によるＳＯＩウエハの製造技術に
ついて説明されている。
【００１０】
【発明が解決しようとする課題】ところが、上記(1) ，
(2) の従来技術においては、以下の問題があることを本
発明者は見出した。
(2) の従来技術においては、以下の問題があることを本
発明者は見出した。
【００１１】ＳＩＭＯＸ技術においては、埋め込み絶縁
層上に極薄のＳｉ単結晶層を形成することができるが、
形成可能な埋め込み絶縁層の厚さが、たかだか５００ｎ
ｍ程度というように薄く、この程度の厚さでは、半導体
集積回路装置の高速動作に必要とされる低容量構造を実
現する上で充分といえないという問題があった。
層上に極薄のＳｉ単結晶層を形成することができるが、
形成可能な埋め込み絶縁層の厚さが、たかだか５００ｎ
ｍ程度というように薄く、この程度の厚さでは、半導体
集積回路装置の高速動作に必要とされる低容量構造を実
現する上で充分といえないという問題があった。
【００１２】埋め込み絶縁層をあまり厚くできない理由
は、埋め込み絶縁層を厚くする場合、酸素イオンを半導
体ウエハに高ドーズ量で注入した後、高温熱処理を長時
間施す必要があるので、厚い埋め込み絶縁層を形成しよ
うとすると時間的・経済的に見合わなくなるからであ
る。
は、埋め込み絶縁層を厚くする場合、酸素イオンを半導
体ウエハに高ドーズ量で注入した後、高温熱処理を長時
間施す必要があるので、厚い埋め込み絶縁層を形成しよ
うとすると時間的・経済的に見合わなくなるからであ
る。
【００１３】一方、接着ＳＯＩ技術においては、埋め込
み絶縁層を厚くすることは容易であるが、現在の研磨技
術では、Ｓｉ単結晶層を２μｍ以下に形成することは困
難であり、この場合、Ｓｉ単結晶層の厚さが半導体集積
回路装置の高速動作を実現する上で充分といえないとい
う問題があった。
み絶縁層を厚くすることは容易であるが、現在の研磨技
術では、Ｓｉ単結晶層を２μｍ以下に形成することは困
難であり、この場合、Ｓｉ単結晶層の厚さが半導体集積
回路装置の高速動作を実現する上で充分といえないとい
う問題があった。
【００１４】本発明は上記課題に着目してなされたもの
であり、その目的は、厚い絶縁層上に極薄の半導体単結
晶層が形成されたＳＯＩウエハを製造することのできる
技術を提供することにある。
であり、その目的は、厚い絶縁層上に極薄の半導体単結
晶層が形成されたＳＯＩウエハを製造することのできる
技術を提供することにある。
【００１５】本発明の他の目的は、半導体集積回路装置
の動作速度を向上させることのできる技術を提供するこ
とにある。
の動作速度を向上させることのできる技術を提供するこ
とにある。
【００１６】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
【００１７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１８】すなわち、請求項１記載の発明は、ＳＩＭ
ＯＸ法により製造された第１半導体ウエハの半導体単結
晶層を第２半導体ウエハの鏡面に形成された絶縁層に接
触させた状態で、前記第１半導体ウエハと前記第２半導
体ウエハとを加熱して接着する工程と、その接着工程後
の第１半導体ウエハの裏面を第１半導体ウエハの内部に
形成された埋め込み絶縁層が露出するまで研磨する工程
と、その露出された埋め込み絶縁層をエッチング除去す
る工程とを有する半導体ウエハの製造方法とするもので
ある。
ＯＸ法により製造された第１半導体ウエハの半導体単結
晶層を第２半導体ウエハの鏡面に形成された絶縁層に接
触させた状態で、前記第１半導体ウエハと前記第２半導
体ウエハとを加熱して接着する工程と、その接着工程後
の第１半導体ウエハの裏面を第１半導体ウエハの内部に
形成された埋め込み絶縁層が露出するまで研磨する工程
と、その露出された埋め込み絶縁層をエッチング除去す
る工程とを有する半導体ウエハの製造方法とするもので
ある。
【００１９】
【作用】上記した請求項１記載の発明によれば、ＳＩＭ
ＯＸ法により製造された第１半導体ウエハの極薄で均一
性の良い半導体単結晶層を、第２半導体ウエハに形成さ
れた厚い絶縁層上に貼り付けることにより、厚い絶縁層
上に、極薄で均一性の良い半導体単結晶層が形成された
ＳＯＩウエハを製造することが可能となる。
ＯＸ法により製造された第１半導体ウエハの極薄で均一
性の良い半導体単結晶層を、第２半導体ウエハに形成さ
れた厚い絶縁層上に貼り付けることにより、厚い絶縁層
上に、極薄で均一性の良い半導体単結晶層が形成された
ＳＯＩウエハを製造することが可能となる。
【００２０】
【実施例】図１は本発明の一実施例である半導体ウエハ
の製造工程を示す工程図、図２はＳＩＭＯＸウエハおよ
び表面酸化ウエハの製造に用いる半導体ウエハの要部断
面図、図３はＳＩＭＯＸウエハの要部断面図、図４は表
面酸化ウエハの要部断面図、図５は図２のＳＩＭＯＸウ
エハと図４の表面酸化ウエハとを接着してなる接着ウエ
ハの要部断面図、図６はＳＩＭＯＸウエハの裏面研磨工
程中の接着ウエハの要部断面図、図７はＳＩＭＯＸウエ
ハの裏面研磨工程後の接着ウエハの要部断面図、図８は
ＳＯＩウエハの要部断面図、図９はＳＯＩウエハの半導
体単結晶層に半導体集積回路素子を形成した状態を示す
ＳＯＩウエハの要部断面図である。
の製造工程を示す工程図、図２はＳＩＭＯＸウエハおよ
び表面酸化ウエハの製造に用いる半導体ウエハの要部断
面図、図３はＳＩＭＯＸウエハの要部断面図、図４は表
面酸化ウエハの要部断面図、図５は図２のＳＩＭＯＸウ
エハと図４の表面酸化ウエハとを接着してなる接着ウエ
ハの要部断面図、図６はＳＩＭＯＸウエハの裏面研磨工
程中の接着ウエハの要部断面図、図７はＳＩＭＯＸウエ
ハの裏面研磨工程後の接着ウエハの要部断面図、図８は
ＳＯＩウエハの要部断面図、図９はＳＯＩウエハの半導
体単結晶層に半導体集積回路素子を形成した状態を示す
ＳＯＩウエハの要部断面図である。
【００２１】本実施例の半導体ウエハの製造方法は、Ｓ
ＯＩウエハの製造方法である。以下、その方法を図１に
沿って図２〜図８により説明する。
ＯＩウエハの製造方法である。以下、その方法を図１に
沿って図２〜図８により説明する。
【００２２】まず、図２に示す半導体ウエハ１を二枚用
意する。半導体ウエハ１は、例えば結晶面が（１００）
で抵抗率が８〜１２Ωｃｍ程度のｎ形のＳｉ単結晶から
なり、その主面は鏡面処理が施されている。
意する。半導体ウエハ１は、例えば結晶面が（１００）
で抵抗率が８〜１２Ωｃｍ程度のｎ形のＳｉ単結晶から
なり、その主面は鏡面処理が施されている。
【００２３】そして、一方の半導体ウエハ１を用いて後
述のＳＩＭＯＸウエハ（第１半導体ウエハ）を製造す
る。その方法は、例えば次のとおりである。
述のＳＩＭＯＸウエハ（第１半導体ウエハ）を製造す
る。その方法は、例えば次のとおりである。
【００２４】まず、半導体ウエハ１の鏡面側に、例えば
酸素イオンを注入する。この時のドーズ量は、例えば２
×１０18個／ｃｍ2 程度、注入エネルギーは、例えば２
００ＫｅＶ程度、基板温度は、例えば２００℃程度であ
る。
酸素イオンを注入する。この時のドーズ量は、例えば２
×１０18個／ｃｍ2 程度、注入エネルギーは、例えば２
００ＫｅＶ程度、基板温度は、例えば２００℃程度であ
る。
【００２５】続いて、アルゴン（Ａｒ）ガス等のような
不活性ガス雰囲気の拡散炉（図示せず）内で、例えば１
３００℃程度の熱処理を６時間程度施して、図３に示す
ようなＳＩＭＯＸウエハ（第１半導体ウエハ）１ａを製
造する（工程１０１ａ）。
不活性ガス雰囲気の拡散炉（図示せず）内で、例えば１
３００℃程度の熱処理を６時間程度施して、図３に示す
ようなＳＩＭＯＸウエハ（第１半導体ウエハ）１ａを製
造する（工程１０１ａ）。
【００２６】ＳＩＭＯＸウエハ１ａは、半導体基板層２
ａと、その上層に形成された埋め込み絶縁層３ａと、埋
め込み絶縁層３ａ上に形成された半導体単結晶層４とか
ら構成されている。埋め込み絶縁層３ａの厚さは、例え
ば４００ｎｍ程度であり、半導体単結晶層４の厚さは、
例えば２００ｎｍ程度である。
ａと、その上層に形成された埋め込み絶縁層３ａと、埋
め込み絶縁層３ａ上に形成された半導体単結晶層４とか
ら構成されている。埋め込み絶縁層３ａの厚さは、例え
ば４００ｎｍ程度であり、半導体単結晶層４の厚さは、
例えば２００ｎｍ程度である。
【００２７】また、もう一方の半導体ウエハ１を拡散炉
（図示せず）内で熱酸化して、図４に示すような表面酸
化ウエハ（第２半導体ウエハ）１ｂを製造する（工程１
０１ｂ）。
（図示せず）内で熱酸化して、図４に示すような表面酸
化ウエハ（第２半導体ウエハ）１ｂを製造する（工程１
０１ｂ）。
【００２８】表面酸化ウエハ１ｂの半導体基板層２ｂの
表面には、例えばＳｉＯ2 からなる絶縁層３ｂ1 ，３ｂ
2 が形成されている。絶縁層３ｂ1 ，３ｂ2 の厚さは、
上記したＳＩＭＯＸウエハ１ａの埋め込み絶縁層３ａよ
りも厚く、例えば１０００ｎｍ程度である。
表面には、例えばＳｉＯ2 からなる絶縁層３ｂ1 ，３ｂ
2 が形成されている。絶縁層３ｂ1 ，３ｂ2 の厚さは、
上記したＳＩＭＯＸウエハ１ａの埋め込み絶縁層３ａよ
りも厚く、例えば１０００ｎｍ程度である。
【００２９】次いで、上記ＳＩＭＯＸウエハ１ａと、表
面酸化ウエハ１ｂとを、互いの鏡面を接触させた状態で
窒素（Ｎ2)ガス等のような不活性ガス雰囲気の拡散炉内
に収容する。
面酸化ウエハ１ｂとを、互いの鏡面を接触させた状態で
窒素（Ｎ2)ガス等のような不活性ガス雰囲気の拡散炉内
に収容する。
【００３０】続いて、例えば１１００℃程度の熱処理を
２時間程度施して、図５に示すように、ＳＩＭＯＸウエ
ハ１ａの半導体単結晶層４と、熱酸化ウエハ１ｂの絶縁
層３ｂ2 とを接着し、接着ウエハ１ｃを製造する（工程
１０２）。
２時間程度施して、図５に示すように、ＳＩＭＯＸウエ
ハ１ａの半導体単結晶層４と、熱酸化ウエハ１ｂの絶縁
層３ｂ2 とを接着し、接着ウエハ１ｃを製造する（工程
１０２）。
【００３１】その後、表面酸化ウエハ１ｂの裏面の絶縁
層３ｂ1 を、例えばフッ酸（ＨＦ）によって除去した
後、平面研削盤（図示せず）を用いてＳＩＭＯＸウエハ
１ａの裏面の半導体基板層２ａを研削する。この時の研
削処理においては、図６に示すように、半導体基板層２
ａの厚さが、例えば厚さ３０μｍ程度となった時点で研
削処理を終了する。
層３ｂ1 を、例えばフッ酸（ＨＦ）によって除去した
後、平面研削盤（図示せず）を用いてＳＩＭＯＸウエハ
１ａの裏面の半導体基板層２ａを研削する。この時の研
削処理においては、図６に示すように、半導体基板層２
ａの厚さが、例えば厚さ３０μｍ程度となった時点で研
削処理を終了する。
【００３２】次いで、ポリッシング装置（図示せず）を
用いて、機械的−化学的研磨処理により、残りの半導体
基板層２ａを研磨する。この時の研磨処理においては、
図７に示すように、埋め込み絶縁層３ａが露出した時点
で処理を終了する（工程１０３）。この研磨処理に際し
ては、研磨剤を、例えば次のように設定する。
用いて、機械的−化学的研磨処理により、残りの半導体
基板層２ａを研磨する。この時の研磨処理においては、
図７に示すように、埋め込み絶縁層３ａが露出した時点
で処理を終了する（工程１０３）。この研磨処理に際し
ては、研磨剤を、例えば次のように設定する。
【００３３】まず、最初は、研磨速度を高めるために、
例えば水酸化カリウム（ＫＯＨ）水溶液等のようなアル
カリ水溶液に粒径１μｍ程度の大径のＳｉＯ2 微粒子を
分散させた研磨剤を用いる。
例えば水酸化カリウム（ＫＯＨ）水溶液等のようなアル
カリ水溶液に粒径１μｍ程度の大径のＳｉＯ2 微粒子を
分散させた研磨剤を用いる。
【００３４】続いて、最後は、ほとんど化学的エッチン
グ作用だけで研磨処理が行われるようにするために、例
えば上述のアルカリ水溶液に粒径0.２μｍの小径のＳｉ
Ｏ2 微粒子を分散させた研磨剤を用いる。
グ作用だけで研磨処理が行われるようにするために、例
えば上述のアルカリ水溶液に粒径0.２μｍの小径のＳｉ
Ｏ2 微粒子を分散させた研磨剤を用いる。
【００３５】このようにすると、アルカリ水溶液は、Ｓ
ｉＯ2 をエッチングしないので、その研磨処理の際に、
ＳＩＭＯＸウエハ１ａ内に予め形成されている埋め込み
絶縁層３ａがエッチングストッパ層として機能し、埋め
込み絶縁層３ａが露出した時点でエッチングによる研磨
処理をほぼストップさせることができる。
ｉＯ2 をエッチングしないので、その研磨処理の際に、
ＳＩＭＯＸウエハ１ａ内に予め形成されている埋め込み
絶縁層３ａがエッチングストッパ層として機能し、埋め
込み絶縁層３ａが露出した時点でエッチングによる研磨
処理をほぼストップさせることができる。
【００３６】したがって、ＳＩＭＯＸウエハ１ａの裏面
研磨工程に際して、半導体単結晶層４にダメージを与え
ることなく、図５に示したＳＩＭＯＸウエハ１ａの裏面
の半導体基板層２ａを除去することができる。
研磨工程に際して、半導体単結晶層４にダメージを与え
ることなく、図５に示したＳＩＭＯＸウエハ１ａの裏面
の半導体基板層２ａを除去することができる。
【００３７】最後に、露出した埋め込み絶縁層３ａを、
例えば希釈ＨＦによって除去することにより、図８に示
すように、厚い絶縁層３ｂ2 上に、極薄で均一性の良い
半導体単結晶層４が形成されたＳＯＩウエハ１ｄを製造
する（工程１０４）。
例えば希釈ＨＦによって除去することにより、図８に示
すように、厚い絶縁層３ｂ2 上に、極薄で均一性の良い
半導体単結晶層４が形成されたＳＯＩウエハ１ｄを製造
する（工程１０４）。
【００３８】その後、ＳＯＩウエハ１ｄの半導体単結晶
層４に、ＳＯＩ技術における通常のウエハプロセスによ
って半導体集積回路素子を形成する。ＳＯＩウエハ１ｄ
上に、例えばＣＭＯＳ回路を形成した状態を図９に示
す。
層４に、ＳＯＩ技術における通常のウエハプロセスによ
って半導体集積回路素子を形成する。ＳＯＩウエハ１ｄ
上に、例えばＣＭＯＳ回路を形成した状態を図９に示
す。
【００３９】半導体単結晶層４は、フィールド絶縁膜５
ａ〜５ｃによって電気的に分離されている。フィールド
絶縁膜５ａ〜５ｃは、例えばＳｉＯ2 からなる。
ａ〜５ｃによって電気的に分離されている。フィールド
絶縁膜５ａ〜５ｃは、例えばＳｉＯ2 からなる。
【００４０】フィールド絶縁膜５ａ，５ｂに囲まれた素
子領域には、ｎチャネルＭＯＳ・ＦＥＴ（以下、ｎＭＯ
Ｓという）６ｎが形成されている。ｎＭＯＳ６ｎは、拡
散層７ｎ，７ｎと、ゲート絶縁膜８ｎと、ゲート電極９
ｎとから構成されている。
子領域には、ｎチャネルＭＯＳ・ＦＥＴ（以下、ｎＭＯ
Ｓという）６ｎが形成されている。ｎＭＯＳ６ｎは、拡
散層７ｎ，７ｎと、ゲート絶縁膜８ｎと、ゲート電極９
ｎとから構成されている。
【００４１】拡散層７ｎは、例えばｎ形不純物であるリ
ン（Ｐ）またはヒ素（Ａｓ）が半導体単結晶層４に拡散
されてなる。
ン（Ｐ）またはヒ素（Ａｓ）が半導体単結晶層４に拡散
されてなる。
【００４２】一方、フィールド絶縁膜５ｂ，５ｃに囲ま
れた素子領域には、ｐチャネルＭＯＳトランジスタ（以
下、ｐＭＯＳという）６ｐが形成されている。ｐＭＯＳ
６ｐは、拡散層７ｐ，７ｐと、ゲート絶縁膜８ｐと、ゲ
ート電極９ｐとから構成されている。
れた素子領域には、ｐチャネルＭＯＳトランジスタ（以
下、ｐＭＯＳという）６ｐが形成されている。ｐＭＯＳ
６ｐは、拡散層７ｐ，７ｐと、ゲート絶縁膜８ｐと、ゲ
ート電極９ｐとから構成されている。
【００４３】拡散層７ｐは、例えばｐ形不純物であるホ
ウ素（Ｂ）が半導体単結晶層４に拡散されてなる。
ウ素（Ｂ）が半導体単結晶層４に拡散されてなる。
【００４４】ｎＭＯＳ６ｎのゲート絶縁膜８ｎと、ｐＭ
ＯＳ６ｐのゲート絶縁膜８ｐとは、例えばＳｉＯ2 から
なり、熱酸化処理によって同時に形成されている。ま
た、ゲート電極９ｎ，９ｐは、例えばドープトポリシリ
コンからなる。
ＯＳ６ｐのゲート絶縁膜８ｐとは、例えばＳｉＯ2 から
なり、熱酸化処理によって同時に形成されている。ま
た、ゲート電極９ｎ，９ｐは、例えばドープトポリシリ
コンからなる。
【００４５】また、ｎＭＯＳ６ｎの拡散層７ｎと、ｐＭ
ＯＳ６ｐの拡散層７ｐとは、例えばアルミニウム（Ａ
ｌ）またはＡｌ合金からなる配線１０によって電気的に
接続されており、これにより、ＣＭＯＳ回路が形成され
ている。なお、ＳＯＩウエハ１ｄは、複数の半導体チッ
プ（図示せず）に分割される。
ＯＳ６ｐの拡散層７ｐとは、例えばアルミニウム（Ａ
ｌ）またはＡｌ合金からなる配線１０によって電気的に
接続されており、これにより、ＣＭＯＳ回路が形成され
ている。なお、ＳＯＩウエハ１ｄは、複数の半導体チッ
プ（図示せず）に分割される。
【００４６】このように本実施例によれば、ＳＩＭＯＸ
ウエハ１ａの極薄で均一性の良い半導体単結晶層４を、
厚い絶縁層３ｂ2 が形成された表面酸化ウエハ１ｂに貼
り付けることにより、厚い絶縁層３ｂ2 上に、極薄で均
一性の良い半導体単結晶層４が形成されたＳＯＩウエハ
１ｄを製造することが可能となる。
ウエハ１ａの極薄で均一性の良い半導体単結晶層４を、
厚い絶縁層３ｂ2 が形成された表面酸化ウエハ１ｂに貼
り付けることにより、厚い絶縁層３ｂ2 上に、極薄で均
一性の良い半導体単結晶層４が形成されたＳＯＩウエハ
１ｄを製造することが可能となる。
【００４７】したがって、そのＳＯＩウエハ１ｄの半導
体単結晶層４に、例えばＣＭＯＳ回路等を形成すること
により、ＣＭＯＳ回路の動作速度および信頼性を従来よ
りも向上させることが可能となる。
体単結晶層４に、例えばＣＭＯＳ回路等を形成すること
により、ＣＭＯＳ回路の動作速度および信頼性を従来よ
りも向上させることが可能となる。
【００４８】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４９】例えば前記実施例においては、ＳＩＭＯＸ
ウエハの内部に形成した埋め込み絶縁層をＳｉＯ2 とし
た場合について説明したが、これに限定されるものでは
なく、例えば埋め込み絶縁層を窒化シリコン（Ｓｉ3 Ｎ
4)としても良い。
ウエハの内部に形成した埋め込み絶縁層をＳｉＯ2 とし
た場合について説明したが、これに限定されるものでは
なく、例えば埋め込み絶縁層を窒化シリコン（Ｓｉ3 Ｎ
4)としても良い。
【００５０】この場合、ＳＩＭＯＸウエハの製造に際し
て半導体ウエハに窒素イオンを注入すれば良い。
て半導体ウエハに窒素イオンを注入すれば良い。
【００５１】また、前記実施例においては、ＳＩＭＯＸ
ウエハの埋め込み絶縁層を、ＳＩＭＯＸウエハの裏面研
磨工程におけるエッチングストッパ層とした場合につい
て説明したが、これに限定されるものではなく、例えば
次のようにしても良い。
ウエハの埋め込み絶縁層を、ＳＩＭＯＸウエハの裏面研
磨工程におけるエッチングストッパ層とした場合につい
て説明したが、これに限定されるものではなく、例えば
次のようにしても良い。
【００５２】まず、半導体ウエハにｐまたはｎ形の不純
物イオンを注入して熱処理を施し、半導体ウエハの所定
の深さに所定導電形の不純物層を形成する。
物イオンを注入して熱処理を施し、半導体ウエハの所定
の深さに所定導電形の不純物層を形成する。
【００５３】その後、その半導体ウエハの鏡面と、表面
酸化ウエハの鏡面とを接着した後、半導体ウエハの裏面
を上記した所定導電形の不純物層をストッパ層として前
記実施例と同様に研磨する。
酸化ウエハの鏡面とを接着した後、半導体ウエハの裏面
を上記した所定導電形の不純物層をストッパ層として前
記実施例と同様に研磨する。
【００５４】このようにして半導体ウエハの所定深さ分
の半導体単結晶層のみを表面酸化ウエハ上に残し、ＳＯ
Ｉウエハを製造しても良い。
の半導体単結晶層のみを表面酸化ウエハ上に残し、ＳＯ
Ｉウエハを製造しても良い。
【００５５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＯ
Ｓ回路を有する半導体集積回路装置に適用した場合につ
いて説明したが、これに限定されず種々適用可能であ
り、例えばバイポーラトランジスタ回路やＢｉＣ−ＭＯ
Ｓ（Bipolar CMOS）回路を有する他の半導体集積回路装
置に適用することも可能である。
なされた発明をその背景となった利用分野であるＣＭＯ
Ｓ回路を有する半導体集積回路装置に適用した場合につ
いて説明したが、これに限定されず種々適用可能であ
り、例えばバイポーラトランジスタ回路やＢｉＣ−ＭＯ
Ｓ（Bipolar CMOS）回路を有する他の半導体集積回路装
置に適用することも可能である。
【００５６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００５７】すなわち、請求項１記載の発明によれば、
ＳＩＭＯＸ半導体ウエハ上に形成された極薄で均一性の
良い半導体単結晶層を、第２半導体ウエハに形成された
厚い絶縁層上に貼り付けることにより、厚い絶縁層上
に、極薄で均一性の良い半導体単結晶層が形成されたＳ
ＯＩウエハを製造することが可能となる。
ＳＩＭＯＸ半導体ウエハ上に形成された極薄で均一性の
良い半導体単結晶層を、第２半導体ウエハに形成された
厚い絶縁層上に貼り付けることにより、厚い絶縁層上
に、極薄で均一性の良い半導体単結晶層が形成されたＳ
ＯＩウエハを製造することが可能となる。
【００５８】したがって、そのＳＯＩウエハの半導体単
結晶層に所定の半導体集積回路素子を形成することによ
り、半導体集積回路装置の動作速度および信頼性を向上
させることが可能となる。
結晶層に所定の半導体集積回路素子を形成することによ
り、半導体集積回路装置の動作速度および信頼性を向上
させることが可能となる。
【図１】本発明の一実施例である半導体ウエハの製造工
程を示す工程図である。
程を示す工程図である。
【図２】ＳＩＭＯＸウエハおよび表面酸化ウエハの製造
に用いる半導体ウエハの要部断面図である。
に用いる半導体ウエハの要部断面図である。
【図３】ＳＩＭＯＸウエハの要部断面図である。
【図４】表面酸化ウエハの要部断面図である。
【図５】図２のＳＩＭＯＸウエハと図４の表面酸化ウエ
ハとを接着してなる接着ウエハの要部断面図である。
ハとを接着してなる接着ウエハの要部断面図である。
【図６】ＳＩＭＯＸウエハの裏面研磨工程中の接着ウエ
ハの要部断面図である。
ハの要部断面図である。
【図７】ＳＩＭＯＸウエハの裏面研磨工程後の接着ウエ
ハの要部断面図である。
ハの要部断面図である。
【図８】ＳＯＩウエハの要部断面図である。
【図９】ＳＯＩウエハの半導体単結晶層に半導体集積回
路素子を形成した状態を示すＳＯＩウエハの要部断面図
である。
路素子を形成した状態を示すＳＯＩウエハの要部断面図
である。
１ 半導体ウエハ １ａ ＳＩＭＯＸウエハ（第１半導体ウエハ） １ｂ 表面酸化ウエハ（第２半導体ウエハ） １ｃ 接着ウエハ １ｄ ＳＯＩウエハ ２ａ 半導体基板層 ２ｂ 半導体基板層 ３ａ 埋め込み絶縁層 ３ｂ1 絶縁層 ３ｂ2 絶縁層 ４ 半導体単結晶層 ５ａ フィールド絶縁膜 ５ｂ フィールド絶縁膜 ５ｃ フィールド絶縁膜 ６ｎ ｎＭＯＳ ６ｐ ｐＭＯＳ ７ｎ 拡散層 ７ｐ 拡散層 ８ｎ ゲート絶縁膜 ８ｐ ゲート絶縁膜 ９ｎ ゲート電極 ９ｐ ゲート電極 １０ 配線
Claims (2)
- 【請求項１】 ＳＩＭＯＸ法により製造された第１半導
体ウエハの半導体単結晶層を第２半導体ウエハの鏡面に
形成された絶縁層に接触させた状態で、前記第１半導体
ウエハと前記第２半導体ウエハとを加熱して接着する工
程と、その接着工程後の第１半導体ウエハの裏面を第１
半導体ウエハの内部に形成された埋め込み絶縁層が露出
するまで研磨する工程と、その露出された埋め込み絶縁
層をエッチング除去する工程とを有することを特徴とす
る半導体ウエハの製造方法。 - 【請求項２】 請求項１記載の半導体ウエハの製造方法
によって前記第２半導体ウエハの絶縁層上に貼り付けら
れた前記半導体単結晶層に所定の半導体集積回路素子を
形成することを特徴とする半導体集積回路装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28758091A JPH05129258A (ja) | 1991-11-01 | 1991-11-01 | 半導体ウエハの製造方法および半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28758091A JPH05129258A (ja) | 1991-11-01 | 1991-11-01 | 半導体ウエハの製造方法および半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129258A true JPH05129258A (ja) | 1993-05-25 |
Family
ID=17719155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28758091A Pending JPH05129258A (ja) | 1991-11-01 | 1991-11-01 | 半導体ウエハの製造方法および半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129258A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136108A (ja) * | 1991-11-08 | 1993-06-01 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法 |
| WO1998057361A1 (fr) * | 1997-06-12 | 1998-12-17 | Nikon Corporation | Substrat de fabrication de dispositif, procede de fabrication de ce substrat, et procede d'exposition avec ce substrat |
| WO2004010505A1 (ja) * | 2002-07-18 | 2004-01-29 | Shin-Etsu Handotai Co.,Ltd. | Ｓｏｉウェーハおよびその製造方法 |
| JP2005150297A (ja) * | 2003-11-13 | 2005-06-09 | Seiko Epson Corp | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器 |
| WO2005074033A1 (ja) * | 2004-01-30 | 2005-08-11 | Sumco Corporation | Ｓｏｉウェーハの製造方法 |
| JP2006173568A (ja) * | 2004-12-14 | 2006-06-29 | Korea Electronics Telecommun | Ｓｏｉ基板の製造方法 |
| EP1914799A1 (en) * | 2005-07-29 | 2008-04-23 | Shanghai Simgui Technology Co., Ltd | Method for manufacturing silicon on insulator |
| JP2009295652A (ja) * | 2008-06-03 | 2009-12-17 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| JP2010153643A (ja) * | 2008-12-25 | 2010-07-08 | Sumco Corp | 貼り合わせシリコンウェーハの製造方法 |
| JP2016100566A (ja) * | 2014-11-26 | 2016-05-30 | トヨタ自動車株式会社 | Ｓｏｉウエハの製造方法及びｓｏｉウエハ |
-
1991
- 1991-11-01 JP JP28758091A patent/JPH05129258A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136108A (ja) * | 1991-11-08 | 1993-06-01 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法 |
| WO1998057361A1 (fr) * | 1997-06-12 | 1998-12-17 | Nikon Corporation | Substrat de fabrication de dispositif, procede de fabrication de ce substrat, et procede d'exposition avec ce substrat |
| WO2004010505A1 (ja) * | 2002-07-18 | 2004-01-29 | Shin-Etsu Handotai Co.,Ltd. | Ｓｏｉウェーハおよびその製造方法 |
| JP2005150297A (ja) * | 2003-11-13 | 2005-06-09 | Seiko Epson Corp | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器 |
| EP1710836A4 (en) * | 2004-01-30 | 2010-08-18 | Sumco Corp | METHOD FOR PRODUCING AN SOI WATER |
| EP1710836A1 (en) * | 2004-01-30 | 2006-10-11 | SUMCO Corporation | Method for manufacturing soi wafer |
| JPWO2005074033A1 (ja) * | 2004-01-30 | 2007-09-13 | 株式会社Sumco | Ｓｏｉウェーハの製造方法 |
| WO2005074033A1 (ja) * | 2004-01-30 | 2005-08-11 | Sumco Corporation | Ｓｏｉウェーハの製造方法 |
| US7867877B2 (en) | 2004-01-30 | 2011-01-11 | Sumco Corporation | Method for manufacturing SOI wafer |
| JP4828230B2 (ja) * | 2004-01-30 | 2011-11-30 | 株式会社Ｓｕｍｃｏ | Ｓｏｉウェーハの製造方法 |
| JP2006173568A (ja) * | 2004-12-14 | 2006-06-29 | Korea Electronics Telecommun | Ｓｏｉ基板の製造方法 |
| EP1914799A1 (en) * | 2005-07-29 | 2008-04-23 | Shanghai Simgui Technology Co., Ltd | Method for manufacturing silicon on insulator |
| EP1914799A4 (en) * | 2005-07-29 | 2010-03-17 | Shanghai Simgui Technology Co | METHOD FOR PRODUCING SILICON ON ISOLATOR |
| JP2009295652A (ja) * | 2008-06-03 | 2009-12-17 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| JP2010153643A (ja) * | 2008-12-25 | 2010-07-08 | Sumco Corp | 貼り合わせシリコンウェーハの製造方法 |
| JP2016100566A (ja) * | 2014-11-26 | 2016-05-30 | トヨタ自動車株式会社 | Ｓｏｉウエハの製造方法及びｓｏｉウエハ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3080914B2 (ja) | 半導体ウェーハ製造方法 | |
| JP2806277B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05251292A (ja) | 半導体装置の製造方法 | |
| JPS61296709A (ja) | 半導体装置の製造方法 | |
| JP2007511068A (ja) | 絶縁体上ＳｉＧｅ（ＳＧＯＩ）基板及び絶縁体上Ｇｅ（ＧＯＩ）基板の製造方法、半導体ウェハ、並びに半導体構造 | |
| KR20050044643A (ko) | 접합 웨이퍼 및 접합 웨이퍼의 제조방법 | |
| JPH0671043B2 (ja) | シリコン結晶体構造の製造方法 | |
| US5897362A (en) | Bonding silicon wafers | |
| JPH05129258A (ja) | 半導体ウエハの製造方法および半導体集積回路装置の製造方法 | |
| EP0323549B1 (en) | Bipolar semiconductor device having a conductive recombination layer | |
| JPH1032209A (ja) | Ｓｏｉウエハおよびその製造方法ならびにそのｓｏｉウエハを用いた半導体集積回路装置 | |
| KR930007096B1 (ko) | 세미콘덕터-온-인슐레이터(semiconductor-on-insulator)구조와 세미콘덕터-온-인슐레이터 구조를 가지는 반도체장치의 제조방법 | |
| US4881115A (en) | Bipolar semiconductor device having a conductive recombination layer | |
| JP2930194B2 (ja) | Ｓｏｉウェーハ及びその製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH11330437A (ja) | Ｓｏｉ基板とその製造方法 | |
| JP3216535B2 (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP3864886B2 (ja) | Ｓｏｉウエーハ | |
| JPH09213916A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH10189405A (ja) | 直接接合シリコン基板の作製方法 | |
| JPH01186612A (ja) | 半導体基板の製造方法 | |
| JP2000196048A (ja) | Ｓｏｉウェ―ハの製造方法 | |
| JPH0974202A (ja) | 半導体装置及びその製造方法 | |
| JPH08191138A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2674570B2 (ja) | Ｓｏ１基板およびその製造方法 |