JP2009295652A - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP2009295652A
JP2009295652A JP2008145359A JP2008145359A JP2009295652A JP 2009295652 A JP2009295652 A JP 2009295652A JP 2008145359 A JP2008145359 A JP 2008145359A JP 2008145359 A JP2008145359 A JP 2008145359A JP 2009295652 A JP2009295652 A JP 2009295652A
Authority
JP
Japan
Prior art keywords
layer
wafer
oxygen ion
active layer
ion implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008145359A
Other languages
English (en)
Other versions
JP2009295652A5 (ja
JP5386856B2 (ja
Inventor
Akihiko Endo
昭彦 遠藤
Tatsumi Kusaba
辰己 草場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008145359A priority Critical patent/JP5386856B2/ja
Priority to US12/473,122 priority patent/US7718509B2/en
Priority to TW098118024A priority patent/TWI394204B/zh
Priority to KR1020090049078A priority patent/KR101076068B1/ko
Publication of JP2009295652A publication Critical patent/JP2009295652A/ja
Priority to US12/749,453 priority patent/US20100184270A1/en
Publication of JP2009295652A5 publication Critical patent/JP2009295652A5/ja
Application granted granted Critical
Publication of JP5386856B2 publication Critical patent/JP5386856B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】本発明の目的は、酸素イオン注入層が不連続な場合であっても、活性層の、膜厚均一性の確保及び欠陥発生の抑止が可能となる貼り合わせウェーハの製造方法の提供することにある。
【解決手段】酸素イオン層形成工程(図1(a))と、貼り合わせる工程(図1(b))と、熱処理工程(図示せず)と、活性層用ウェーハ除去工程(図1(c))と、酸素イオン注入層露出工程(図1(d))と、活性層露出工程(図1(e))とを有し、前記酸素イオン注入層露出工程は、所定条件下でドライエッチングにより行われることを特徴とする。
【選択図】図1

Description

本発明は、貼り合わせウェーハの製造方法、特に、活性層用ウェーハにエッチングストップ層としての酸素イオン注入層を有する貼り合わせウェーハの製造方法に関するものである。
貼り合わせウェーハとは、通常、貼り合わせSOIウェーハのことをいい、例えば、非特許文献1に示されているように、支持基板用ウェーハ上に、酸化させた活性層用ウェーハを貼り合わせた後、この活性層用ウェーハ側表面を研削研磨により所定の厚さに薄膜化する方法や、特許文献1に示すように、活性層用ウェーハに、水素またはヘリウム等の軽元素イオンを所定の深さ位置に注入してイオン注入層を形成する工程と、前記活性層用ウェーハを絶縁膜を介して支持基板用ウェーハに貼り合わせる工程と、前記イオン注入層で剥離する工程と、剥離により支持基板用ウェーハに貼り合わされた状態で露出する活性層部分を薄膜化して、所定膜厚の活性層を形成する工程とを有する、イオン注入分離法、いわゆるスマートカット(Smart Cut(登録商標))法が挙げられる。
上記のようなシリコンウェーハでは、活性層の厚さを薄くすると共に、その均一性を高めることが重要であると考えられ、本発明者らも、活性層の薄厚化及び膜厚均一性の要件を満足する貼り合わせウェーハ製造技術を、特許文献1において開示した。
しかしながら、上記した特許文献1に開示の技術は、酸素イオン注入時に導入された酸素イオン(酸素イオン注入層)が完全な酸化膜を形成せず、不連続な状態で存在する場合、その後の工程(酸素イオン注入層を露出させた時点)で、前記酸化膜が形成されていない部分からエッチング液が浸入して活性層を除去する結果、活性層の膜厚均一性が悪化し、欠陥が発生する場合があった。この活性層の膜厚均一性の悪化や欠陥の発生に関しては、次工程での酸化処理や酸化膜除去工程で改善される場合もあるが、特に欠陥に関しては、熱処理行程により、さらに拡大することが懸念される。
UCS半導体基盤技術研究会編集、「シリコンの科学」、株式会社リアライズ社、1996年6月28日、p459−462 国際公開第2005/074033号公報
本発明の課題は、酸素イオン注入層が完全な酸化膜を形成せずに不連続な場合であっても、活性層の、膜厚均一性の確保及び欠陥発生の抑止が可能となる貼り合わせウェーハの製造方法を提供することにある。
上記目的を達成するため、本発明の要旨構成は以下の通りである。
(1)活性層用ウェーハの表面から酸素イオンを注入し、前記活性層用ウェーハ内の所定位置に酸素イオン注入層を形成する工程と、前記活性層用ウェーハを直接又は絶縁層を介して支持基板用ウェーハに貼り合わせる工程と、前記貼り合わせたウェーハに、貼り合わせ強度を向上させるための熱処理を施す工程と、前記貼り合わせたウェーハの活性層用ウェーハ部分を、前記酸素イオン注入層が露出しない所定位置まで、所定の方法によって除去する工程と、前記酸素イオン注入層の全面を露出させる工程と、露出した酸素イオン注入層を除去して所定膜厚の活性層を得る工程とを有し、前記酸素イオン注入層の全面を露出させる工程は、所定条件下でドライエッチングにより行われることを特徴とする貼り合わせウェーハの製造方法。
(2)前記ドライエッチングは、ドライエッチングガスとして、6フッ化硫黄、4フッ化炭素、トリフルオロメタン又は2フッ化キセノンと、酸素又は塩化水素との混合ガスを用いた、反応性イオンエッチングであることを特徴とする上記(1)記載の貼り合わせウェーハの製造方法。
(3)前記酸素イオン注入層は、その酸素濃度ピークが1×1022/cm3以上であり、ドライエッチング前の、前記酸素イオン注入層上の活性層用ウェーハのシリコン層の厚さ及び面内厚さのバラツキを、それぞれts及び±Dt%とし、酸素イオン注入層の膜厚をtoとし、Siとシリコン酸化膜のエッチングレート比(Si/SiOX)をReとし、そして、面内エッチングバラツキを±De%とするとき、
>2×{(ts)/(to)}×{(De+Dt)/(100−De)}
の関係式を満たすことを特徴とする上記(1)又は(2)記載の貼り合わせウェーハの製造方法。
(4)前記活性層用ウェーハと支持基板用ウェーハの貼り合わせ面の結晶方位が、<100>、<110>または<111>であることを特徴とする上記(1)、(2)又は(3)記載の貼り合わせウェーハの製造方法。
この発明によれば、酸素イオン注入層が不連続な場合であっても、活性層の、膜厚均一性の確保及び欠陥発生の抑止が可能となる貼り合わせウェーハの製造方法の提供が可能になった。
本発明に従う貼り合わせウェーハの製造方法について図面を参照しながら説明する。
図1は、本発明に従う貼り合わせウェーハの製造方法の各工程を説明するためのフローチャートである。
本発明による貼り合わせウェーハの製造方法は、活性層用ウェーハ1の表面から酸素イオンを注入し、前記活性層用ウェーハ内の所定位置に酸素イオン注入層2を形成する工程(図1(a))と、前記活性層用ウェーハ1を直接又は絶縁層を介して支持基板用ウェーハ3に貼り合わせる工程(図1(b))と、前記貼り合わせたウェーハ4に、貼り合わせ強度を向上させるための熱処理を施す工程(図示せず)と、前記貼り合わせたウェーハ4の活性層用ウェーハ部分10を、前記酸素イオン注入層が露出しない所定位置、好適には酸素イオン注入層から5〜15μmの位置まで、所定の方法によって除去する工程(図1(c))と、前記酸素イオン注入層2の全面を露出させる工程(図1(d))と、露出した酸素イオン注入層2を除去して所定膜厚の活性層11を得る工程(図1(e))とを有する。
なお、図1(a)等では、説明の便宜上、酸素イオン注入層を明確にするため、活性層用ウェーハ中に誇張して厚くした状態で、活性層用ウェーハの中心部よりに位置するよう示しているが、実際には、酸素イオンを注入した側の活性層用ウェーハ表面近くに薄く存在する。
(酸素イオン注入工程)
本発明による酸素イオン注入工程(図1(a))は、活性層用ウェーハ1の表面から酸素イオンを注入し、前記活性層用ウェーハ内の所定位置に酸素イオン注入層2を形成する工程である。この酸素イオン注入層2は、その後の工程(図1(c)及び(d))において、研磨ストップ層やエッチングストップ層としての役目を果たすものである。
前記活性層用ウェーハ1内の、酸素イオン注入層を形成する位置と、それに伴う酸素イオンの注入加速電圧及びドーズ量は、特に限定されることなく、活性層11の目標膜厚に応じて適宜選択すればよい。好ましくは、注入加速電圧:100〜300 keV、酸素ドーズ量:5.0×1016〜5.0×1017atoms/cm2の範囲である。
また、前記酸素イオン注入層2は、その酸素濃度ピークが1.0×1022 atoms/cm2以上であることが好ましい。前記酸素イオン注入層の酸素イオンは、その後の熱処理工程(図示せず)において、活性層用ウェーハ1のSiと反応してSiO2粒子となるが、酸素濃度ピークが1.0×1022atoms/cm2未満の場合、SiO2粒子が少ないため、SiO2粒子同士の間隔が広くなり、隙間が生じる結果、エッチングストップ層として機能しない箇所が発生するからである。
さらに、酸素イオン注入工程は、活性層用ウェーハ1の表面から酸素イオンを注入し、前記活性層用ウェーハ内の所定位置に酸素イオン注入層2を形成した後、水素やアルゴン等の非酸化性雰囲気中にて1100℃以上の温度で熱処理を施すことが好ましい。この熱処理によって、酸素イオン注入層2の形態が比較的連続な状態となり、エッチングストップ層としての機能を高めることができるからである。
また、熱処理温度を1100℃以上とするのは、1100℃に満たないと、十分な連続性をもった酸素イオン注入層が形成されず、熱処理を行わない場合と同様の結果しか得られない傾向がある。なお、熱処理温度の上限は、特に限定はされないが、スリップ転位発生の点から1250℃以下とするのが好ましい。
(貼り合わせ工程、熱処理工程)
本発明による貼り合わせ工程(図1(b))は、前記活性層用ウェーハ1を直接又は絶縁層を介して支持基板用ウェーハ3に貼り合わせる工程である。本発明による貼り合わせウェーハ4は、絶縁膜を介して貼り合わせたものと、酸化膜を介さず直接貼り合わせた場合の両方を想定しており、貼り合わせ方法については特に限定はしない。
また、前記活性層用ウェーハ1と支持基板用ウェーハ3の貼り合わせ面の結晶方位は、<100>、<110>または<111>であることが好ましい。これら3つの方位に垂直な面は、シリコン結晶において低次面であり、単位面積当たりのシリコン原子数が最も多い稠密面である。一般に単結晶をエッチングする場合、エッチング速度の面異方性が現れ、稠密面ほどエッチング速度が遅くなり、エッチングされた結晶表面は稠密面で構成された表面となる(例えば、表面がシリコン稠密面ではない(113)面が表面のシリコンウェーハを使用した場合、この表面をエッチングするとエッチングと共に(113)面が消えて、エッチング速度の遅い面すなわち稠密面が表面に現れる。すなわち凸凹の表面になるということである)。本発明はシリコンをドライエッチングで処理することを特徴とするが、上記面以外のシリコン面を貼り合せ、ドライエッチングをした場合、次第にエッチング速度の小さい稠密面が現れ、その結果エッチング面が凸凹になり、酸素イオン注入層(エッチングストップ層)全体を均一にエッチングすることが困難になるためである。
前記貼り合わせ工程(図1(b))後、前記貼り合わせたウェーハ4に、貼り合わせ強度を向上させるための熱処理工程(図示せず)を行う。この熱処理工程については、雰囲気ガスは特に限定することはないが、処理温度および時間に関しては1100℃で60分以上程度行うことが好ましい。1100℃以下では貼り合せ界面の反応が促進しにくく十分な貼り合せ強度が得られない。上限温度、シリコンが溶融しない1350℃程度でも可能であるが、スリップ転移が発生する危険性が高くなるため、1100〜1200℃程度が好ましい。
(活性層除去工程)
本発明による活性層除去工程(図1(c))は、前記貼り合わせたウェーハ4の活性層用ウェーハ部分10を、前記酸素イオン注入層2が露出しない所定位置まで、所定の方法によって除去する工程である。前記酸素イオン注入層2の表面近くまで、活性層用ウェーハ部分10を除去することで、後の酸素イオン注入層の露出工程(図1(d))を効率よく行うためである。
前記活性層用ウェーハ部分10を除去する方法は、特に限定はなく、例えば、研削による除去であっても、スマートカット法等の剥離による除去であっても構わない。また、前記酸素イオン注入層2が露出しない位置とは、前記酸素イオン注入層2が露出する手前位置であれば特に限定はないが、前記酸素イオン注入層2から5〜15μm程度の位置であることが好ましい。10μm以上では、活性層用ウェーハ部分10が厚すぎるため、その後のエッチングによる活性層露出工程に要する時間が長くなるためであり、5μm未満では、研削等の誤差により、酸素イオン注入層2へ達する恐れがあるからである。
(酸素イオン注入層露出工程)
本発明による酸素イオン注入層露出工程は、(図1(e))は、前記酸素イオン注入層2の全面を露出させる工程であり、所定条件下で、ドライエッチングにより行う必要がある。 図2は、不連続な酸素イオン注入層2を形成した貼り合わせウェーハ41に対して、従来のウェットエッチング処理を施した状態を模式的に示したものであるが、ウェットエッチングの毛細管現象により酸素イオン注入層中のSiO2の隙間をエッチング液が通過し、酸素イオン注入層の下地層である活性層11にまで浸入する結果(図2(a))、その後の酸素イオン注入層除去工程によって形成される活性層11が部分的にエッチングされ、膜厚均一性の悪化及び欠陥の発生を引き起こす(図2(b))ことがわかる。
一方、図3は、不連続な酸素イオン注入層2を形成した貼り合わせウェーハ41に対して、本発明のようにドライエッチング処理を施した状態を模式的に示したものであるが、ドライエッチングを用いた場合には、毛細管現象は発生せず、活性層11にまでエッチングガスが到達することがなくなるため(図3(a))、その後の酸素イオン注入層除去工程(図3(b))によって、下地層である活性層11を露出させることなく酸素イオン注入層2の全面を露出させることができる結果、欠陥の発生が少なく、膜厚均一性に優れた活性層11を形成することができる。
また、前記ドライエッチングの条件としては、ドライエッチングガスとして、6フッ化硫黄、4フッ化炭素、トリフルオロメタン又は2フッ化キセノンと、酸素又は塩化水素との混合ガスを用いた、反応性イオンエッチングであることが好ましい。反応性イオンエッチングは、異方性エッチングであるため、SiO2の隙間が多い場合でも、エッチング前の貼り合わせウェーハ4の上面から見て、活性層11が前記酸素イオン注入層2に覆われていれば、エッチングガスが活性層11へ到達することはないからである。さらにまた、前記反応性ガスのイオン速度を揃えてビーム状にし、貼り合わせウェーハ4へまっすぐ照射するようにすれば、より高精度・微細な異方性エッチングができる点でより好ましい。
また、前記ドライエッチングに用いるエッチングガスは、エッチング前の、前記酸素イオン注入層2上の活性層用ウェーハ1のシリコン層12の厚さ及び面内厚さのバラツキを、それぞれts及び±Dt%とし、酸素イオン注入層2の膜厚をtoとし、Siとシリコン酸化膜のエッチングレート比(Si/SiOX)をReとし、そして、面内エッチングバラツキを±De%とするとき、
e>2×{(ts)/(to)}×{(De+Dt)/(100−De)} ・・・・・・(1)
の関係式(1)を満たすことが好ましい。ドライエッチングする前の酸素イオン注入層2上部のシリコン層12の厚さは、例えば、研削により薄膜化した場合、面内ばらつきを発生する場合等、必ずしも均一ではなく、一般的に研削及びドライエッチングのばらつきは±5%程度であることから、前記シリコン層12のある部分が先にエッチングされ、酸素イオン注入層2が露出する場合があり、エッチングガスの条件によっては、酸素イオン注入層2が全面露出する前に部分的に除去されてしまう結果、下の活性層11が露出し、面内バラツキ及び欠陥の発生を引き起こす恐れがある。そのため、前記エッチングガスが上記関係式を満たすことで、前記酸素イオン注入層2上のシリコン層12に±5%程度のバラツキがあった場合でも、部分的に前記酸素イオン注入層2が除去されることを防止することができるからである。
ここで、上記(1)式を設けた理由を以下に記載する。
シリコンのエッチングレートをR、酸素イオン注入層のエッチングレートをRとすると、選択比Reは、以下の式で表わされる。
選択比Re=R /R
研削後の酸素イオン注入層上のシリコンでシリコン膜厚の一番薄い場所(A)が、ドライエッチング速度が最大となるため、場所Aで、酸素イオン注入層上面が露出するまでの時間Tは、以下の式(2)で表わされる。
=ts (100−D)/Rs (100+D) ・・・・・(2)
このとき、研削後の酸素イオン注入層上のシリコンでシリコン膜厚の一番厚い場所(B)がドライエッチング速度最小とすると、t時間エッチングした時の残存シリコン厚さ(tbr)は、以下の式(3)のようになる。
bs=ts (100+D)−T×Rs (1−D) ・・・・・(3)
その後、Bの場所で酸素イオン注入層上面が露出するまでの時間Tは、
=tbs/Rs (100−D)
={t(100+D)(100+D)−t(100−D)(100−D)}/{Rs (100−D) (100+D)}
となり、T時間に場所Aにおいて、酸素イオン注入層をエッチングする量(tbo)は、以下の式(4)で表わされる。
bo=T×R (100+D)=t×(R/R)×2(D+D)/(100−D) ・・・(4)
そして、SOI層までドライエッチングが進まないようにするためには、上述の酸素イオン注入層のエッチング量(tbo)が、初期の酸素イオン注入層厚さtより小さくある必要があるため、以下の式(5)を満たす必要がある。
bo<t ・・・・・・・(5)
さらに、上記(5)式をRとの関係で示すと、以下の式(1)となる。
e>2×{(ts)/(to)}×{(De+Dt)/(100−De)} ・・・・・(1)
そのため、上記式(1)を満たせば、前記酸素イオン注入層2上のシリコン層12に±5%程度のバラツキがあった場合でも、部分的に前記酸素イオン注入層2が除去されることを防ぐことが可能となる。
(活性層露出工程)
本発明による活性層露出工程(図1(f))は、露出した前記酸素イオン注入層2を除去して所定膜厚の活性層11を得る工程である。この酸素イオン注入層2の除去の方法は、特に限定はなく、HF液による洗浄や、水素ガス、アルゴンガス又はHF含有ガス等を用いたガスエッチングによって行うことができる。また、前記活性層11の膜厚は、その用とによって種々の厚さとなるように、薄膜化を調整する。
さらに、薄膜化した貼り合わせウェーハ4に対し、水素、アルゴンガス等の非酸化性雰囲気中にて1100℃以下の温度で熱処理を施すことが好ましい。この熱処理により、一層の平坦化が達成され、併せて貼り合わせ界面に残留した酸化物を除去することができるからである。この効果は、絶縁膜の厚みが50nm以下と薄い場合や、絶縁膜を有しないシリコンウェーハ同士を直接貼り合わせる場合に顕著な効果を有する。なお、この熱処理温度が1100℃を超えても平坦化は促進されるが、活性層の膜厚均一性および貼り合わせ界面の残留物除去効果を考慮すると、1100℃以下とすることが重要である。すなわち、1100℃超では、活性層11のエッチングが促進され、膜厚の均一性が悪化する可能性があり、また温度が高くなると、貼り合わせ界面に残留した酸化物が容易に活性層11側へ拡散して、活性層11を局所的にエッチングし、表面にピット状の欠陥を発生させるおそれがあるからである。
なお、上述したところは、この発明の実施形態の一例を示したにすぎず、請求の範囲において種々の変更を加えることができる。
(実施例1)
CZ法により育成され、ボロンがドーパントとされたシリコンインゴットからスライスした直径:300mmのP型(100)シリコンウェーハを2枚準備し、活性層用シリコンウェーハの表面から、加速電圧:200keV、200〜600℃、ドーズ量:3.0×1017atoms/cm2の条件と、加速電圧:200keV、300℃以下、5.0×1015atoms/cm2の条件で2回酸素イオンを注入した。その結果、活性層用ウェーハの表面から約400nmの深さ位置に酸素イオン注入層が形成された。ついで、活性層用ウェーハ及び支持基板用ウェーハをHF・オゾン溶液で洗浄して貼り合わせ面上のパーティクルを除去した後、直接貼り合わせた。その後、貼り合わせ界面を強固に結合するため、酸化性ガス雰囲気中で1100℃、2時間の熱処理を行った。これにより貼り合わせウェーハ裏面に300〜500nmの酸化膜を形成した。次に、研削装置を用いて、酸素イオン注入層の表面側に活性層用ウェーハのシリコン層(膜厚:約10μm)を残して研削した。このときのシリコン層の膜厚バラツキD=±10%であった。ついで、Siとシリコン酸化膜のエッチングレート比が40のCF4とO2の混合ガス(体積比3:1)、エッチング温度20℃を用いてドライエッチングを施し、前記酸素イオン注入層の全面を露出させた。このときのドライエッチングのばらつきD=±10%であった。なお、
2×{(ts)/(to)}×{(De+Dt)/(100−De)} ・・・・・(1)
により求められた値は、30であった。
(実施例2)
実施例2は、研削装置を用いて、酸素イオン注入層の表面側に活性層用ウェーハのシリコン層(膜厚:約10μm)を残して研削した。ついで、Siとシリコン酸化膜のエッチングレート比が30のCF4とO2の混合ガスを用いてドライエッチングを施し、前記酸素イオン注入層の全面を露出させたこと以外は、実施例1と同様の工程によりサンプルとなる貼り合わせウェーハを得た。なお、上記(1)式により求められた値は、30であった。
(実施例3)
実施例3は、研削装置を用いて、酸素イオン注入層の表面側に活性層用ウェーハのシリコン層(膜厚:約5μm)を残して研削した。ついで、Siとシリコン酸化膜のエッチングレート比が30のCF4とO2の混合ガスを用いてドライエッチングを施し、前記酸素イオン注入層の全面を露出させたこと以外は、実施例1と同様の工程によりサンプルとなる貼り合わせウェーハを得た。なお、上記(1)式により求められた値は、15であった。
(実施例4)
実施例4は、研削装置を用いて、酸素イオン注入層の表面側に活性層用ウェーハのシリコン層(膜厚:約5μm)を残して研削した。ついで、Siとシリコン酸化膜のエッチングレート比が20のCF4とO2の混合ガスを用いてドライエッチングを施し、前記酸素イオン注入層の全面を露出させたこと以外は、実施例1と同様の工程によりサンプルとなる貼り合わせウェーハを得た。なお、上記(1)式により求められた値は、15であった。
(実施例5)
実施例5は、研削装置を用いて、酸素イオン注入層の表面側に活性層用ウェーハのシリコン層(膜厚:約10μm)を残して研削した。ついで、Siとシリコン酸化膜のエッチングレート比が20のCF4とO2の混合ガスを用いてドライエッチングを施し、前記酸素イオン注入層の全面を露出させたこと以外は、実施例1と同様の工程によりサンプルとなる貼り合わせウェーハを得た。なお、上記(1)式により求められた値は、30であった。
(比較例1)
比較例1は、Siとシリコン酸化膜のエッチングレート比が200以上のKOH水溶液(10%)からなるエッチング液を用いて、30分間ウェットエッチングを施すことにより、前記酸素イオン注入層の全面を露出させたこと以外は、実施例1と同様の工程によりサンプルとなる貼り合わせウェーハを得た。なお、上記(1)式により求められた値は、30であった。
(評価方法)
各実施例及び比較例で得られたサンプルについて、蛍光灯下の目視観察によって、酸素イオン注入層が露出した時点での、活性層の露出の有無を観察し、その後、サンプルのウェーハの酸素イオン注入層を酸化熱処理(1000℃1時間)とHF洗浄(HF7%溶液、20min)により除去し、アルゴンガス雰囲気中にて1100℃、1時間の熱処理を施した後、分光エリプソメーターによって活性層の膜厚均一性(nm)の測定の検討を行った。結果を表1に示す。
Figure 2009295652
表1の結果から、実施例1〜4については、酸素イオン注入層露出工程において、その下地層である活性層の露出はなく、その後、酸素イオン注入層を除去した後も、活性層の膜厚均一性が図れた。一方、実施例5については、Si/SiO2エッチングレート比が請求項3式より求められる好ましい選択比Rよりも小さいため、酸素イオン注入層露出工程において活性層の一部が露出し、その影響により、活性層の膜厚均一性が乱れ、活性層の膜厚均一性が実施例1〜4に比べると劣るものであった。また比較例1のウェットエッチングにおいては、酸素イオン注入層2中のシリコン部分が、ウェットエッチングするによって溶解し、その際にSiO2粒子も酸素イオン注入層から脱離し、さらに新たなシリコン部分が露出・溶解するというサイクルを繰り返す結果、酸素イオン注入層2の全てが消失し、活性層11についても消滅した。
以上の結果より、ウェットエッチングよりもドライエッチッグが効果的であり、さらに、ドライエッチングの条件は請求項3の式(上記(1)式)を満足する条件で、さらに効果的であることがわかった。
この発明によれば、酸素イオン注入層が不連続な場合であっても、活性層の、膜厚均一性の確保が可能となる貼り合わせウェーハの製造方法の提供が可能になった。
本発明に従う貼り合わせウェーハの製造工程を説明するためのフローチャートである。 貼り合わせウェーハに、従来のウェットエッチング処理を施した場合の貼り合わせウェーハの状態変化を説明するための模式図である。 貼り合わせウェーハに、本発明のドライエッチングを施した場合の貼り合わせウェーハの状態変化を説明するための模式図である。
符号の説明
1 活性層用ウェーハ
2 酸素イオン注入層
3 支持基板用ウェーハ
4 貼り合わせウェーハ
10 活性層用ウェーハ部分
11 活性層
12 シリコン層

Claims (4)

  1. 活性層用ウェーハの表面から酸素イオンを注入し、前記活性層用ウェーハ内の所定位置に酸素イオン注入層を形成する工程と、前記活性層用ウェーハを直接又は絶縁層を介して支持基板用ウェーハに貼り合わせる工程と、前記貼り合わせたウェーハに、貼り合わせ強度を向上させるための熱処理を施す工程と、前記貼り合わせたウェーハの活性層用ウェーハ部分を、前記酸素イオン注入層が露出しない所定位置まで、所定の方法によって除去する工程と、前記酸素イオン注入層の全面を露出させる工程と、露出した酸素イオン注入層を除去して所定膜厚の活性層を得る工程とを有し、前記酸素イオン注入層の全面を露出させる工程は、所定条件下でドライエッチングにより行われることを特徴とする貼り合わせウェーハの製造方法。
  2. 前記ドライエッチングは、ドライエッチングガスとして、6フッ化硫黄、4フッ化炭素、トリフルオロメタン又は2フッ化キセノンと、酸素又は塩化水素との混合ガスを用いた、反応性イオンエッチングであることを特徴とする請求項1記載の貼り合わせウェーハの製造方法。
  3. 前記酸素イオン注入層は、その酸素濃度ピークが1×1022/cm3以上であり、ドライエッチング直前の、前記酸素イオン注入層上の活性層用ウェーハのシリコン層の厚さ及び面内厚さのバラツキを、それぞれts及び±Dt%とし、酸素イオン注入層の膜厚をtoとし、Siとシリコン酸化膜のエッチングレート比(Si/SiOX)をReとし、そして、面内エッチングバラツキを±De%とするとき、
    >2×{(ts)/(to)}×{(De+Dt)/(100−De)}
    の関係式を満たすことを特徴とする請求項1又は2記載の貼り合わせウェーハの製造方法。
  4. 前記活性層用ウェーハと支持基板用ウェーハの貼り合わせ面の結晶方位が、<100>、<110>または<111>であることを特徴とする請求項1、2又は3記載の貼り合わせウェーハの製造方法。
JP2008145359A 2008-06-03 2008-06-03 貼り合わせウェーハの製造方法 Active JP5386856B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008145359A JP5386856B2 (ja) 2008-06-03 2008-06-03 貼り合わせウェーハの製造方法
US12/473,122 US7718509B2 (en) 2008-06-03 2009-05-27 Method for producing bonded wafer
TW098118024A TWI394204B (zh) 2008-06-03 2009-06-01 鍵合晶圓的製造方法
KR1020090049078A KR101076068B1 (ko) 2008-06-03 2009-06-03 접합 웨이퍼의 제조방법
US12/749,453 US20100184270A1 (en) 2008-06-03 2010-03-29 Method for Producing Bonded Wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008145359A JP5386856B2 (ja) 2008-06-03 2008-06-03 貼り合わせウェーハの製造方法

Publications (3)

Publication Number Publication Date
JP2009295652A true JP2009295652A (ja) 2009-12-17
JP2009295652A5 JP2009295652A5 (ja) 2011-07-07
JP5386856B2 JP5386856B2 (ja) 2014-01-15

Family

ID=41380359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008145359A Active JP5386856B2 (ja) 2008-06-03 2008-06-03 貼り合わせウェーハの製造方法

Country Status (4)

Country Link
US (2) US7718509B2 (ja)
JP (1) JP5386856B2 (ja)
KR (1) KR101076068B1 (ja)
TW (1) TWI394204B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011078042A1 (ja) 2009-12-25 2011-06-30 日本碍子株式会社 コネクター
JP2013516767A (ja) * 2009-12-30 2013-05-13 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 多層結晶構造体の製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Sumco 貼り合わせウェーハの製造方法
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
JP5470839B2 (ja) * 2008-12-25 2014-04-16 株式会社Sumco 貼り合わせシリコンウェーハの製造方法
US20130227809A1 (en) 2012-02-24 2013-09-05 Pylon Manufacturing Corp. Wiper blade
US9457768B2 (en) 2011-04-21 2016-10-04 Pylon Manufacturing Corp. Vortex damping wiper blade
US9174609B2 (en) 2011-04-21 2015-11-03 Pylon Manufacturing Corp. Wiper blade with cover
US9174611B2 (en) 2011-07-28 2015-11-03 Pylon Manufacturing Corp. Windshield wiper adapter, connector and assembly
US9108595B2 (en) 2011-07-29 2015-08-18 Pylon Manufacturing Corporation Windshield wiper connector
US20130219649A1 (en) 2012-02-24 2013-08-29 Pylon Manufacturing Corp. Wiper blade
US10829092B2 (en) 2012-09-24 2020-11-10 Pylon Manufacturing Corp. Wiper blade with modular mounting base
US10166951B2 (en) 2013-03-15 2019-01-01 Pylon Manufacturing Corp. Windshield wiper connector
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
JP6200273B2 (ja) * 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
US9505380B2 (en) 2014-03-07 2016-11-29 Pylon Manufacturing Corp. Windshield wiper connector and assembly
WO2017075066A1 (en) 2015-10-26 2017-05-04 Pylon Manufacturing Corp. Wiper blade
WO2017201473A1 (en) 2016-05-19 2017-11-23 Pylon Manufacturing Corp. Windshield wiper blade
US11040705B2 (en) 2016-05-19 2021-06-22 Pylon Manufacturing Corp. Windshield wiper connector
CN109715449A (zh) 2016-05-19 2019-05-03 电缆塔制造有限公司 挡风玻璃雨刮器连接器
WO2017201485A1 (en) 2016-05-19 2017-11-23 Pylon Manufacturing Corp. Windshield wiper connector
US10661759B2 (en) 2016-05-19 2020-05-26 Pylon Manufacturing Corporation Windshield wiper connector
WO2018081791A1 (en) 2016-10-31 2018-05-03 Pylon Manufacturing Corp. Wiper blade with cover
CN111180324B (zh) * 2019-12-27 2023-04-28 中芯集成电路(宁波)有限公司 键合晶圆结构的减薄方法及晶圆级封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296709A (ja) * 1985-06-24 1986-12-27 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 半導体装置の製造方法
JPH021914A (ja) * 1988-06-10 1990-01-08 Sony Corp 半導体基板の製法
JPH05129258A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 半導体ウエハの製造方法および半導体集積回路装置の製造方法
JPH07335847A (ja) * 1994-06-14 1995-12-22 Nippon Steel Corp 埋め込み酸化膜を有するシリコン基板の製造方法
JP2004055750A (ja) * 2002-07-18 2004-02-19 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
JP2006235606A (ja) * 2005-01-28 2006-09-07 Seiko Epson Corp 波長可変フィルタおよび波長可変フィルタの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
KR100298203B1 (ko) * 1998-10-28 2001-08-07 박종섭 실리콘 온 인슐레이터 기판 제조 방법
US6566233B2 (en) * 1999-12-24 2003-05-20 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
US7084046B2 (en) * 2001-11-29 2006-08-01 Shin-Etsu Handotai Co., Ltd. Method of fabricating SOI wafer
JP4289837B2 (ja) * 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びsoiウエハの製造方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
US20040224243A1 (en) * 2003-05-08 2004-11-11 Sony Corporation Mask, mask blank, and methods of producing these
KR100580998B1 (ko) 2003-12-16 2006-05-17 한국전자통신연구원 Soi 웨이퍼 제조 방법
WO2005074033A1 (ja) 2004-01-30 2005-08-11 Sumco Corporation Soiウェーハの製造方法
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Soiウェーハの製造方法
JP2007317988A (ja) * 2006-05-29 2007-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
US7635546B2 (en) * 2006-09-15 2009-12-22 Applied Materials, Inc. Phase shifting photomask and a method of fabricating thereof
JP4820801B2 (ja) * 2006-12-26 2011-11-24 株式会社Sumco 貼り合わせウェーハの製造方法
JP5261960B2 (ja) * 2007-04-03 2013-08-14 株式会社Sumco 半導体基板の製造方法
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Sumco 貼り合わせウェーハの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296709A (ja) * 1985-06-24 1986-12-27 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 半導体装置の製造方法
JPH021914A (ja) * 1988-06-10 1990-01-08 Sony Corp 半導体基板の製法
JPH05129258A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 半導体ウエハの製造方法および半導体集積回路装置の製造方法
JPH07335847A (ja) * 1994-06-14 1995-12-22 Nippon Steel Corp 埋め込み酸化膜を有するシリコン基板の製造方法
JP2004055750A (ja) * 2002-07-18 2004-02-19 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
JP2006235606A (ja) * 2005-01-28 2006-09-07 Seiko Epson Corp 波長可変フィルタおよび波長可変フィルタの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011078042A1 (ja) 2009-12-25 2011-06-30 日本碍子株式会社 コネクター
JP2013516767A (ja) * 2009-12-30 2013-05-13 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 多層結晶構造体の製造方法

Also Published As

Publication number Publication date
US20090298261A1 (en) 2009-12-03
TWI394204B (zh) 2013-04-21
US7718509B2 (en) 2010-05-18
JP5386856B2 (ja) 2014-01-15
KR20090126209A (ko) 2009-12-08
US20100184270A1 (en) 2010-07-22
KR101076068B1 (ko) 2011-10-21
TW201001506A (en) 2010-01-01

Similar Documents

Publication Publication Date Title
JP5386856B2 (ja) 貼り合わせウェーハの製造方法
EP1635396B1 (en) Laminated semiconductor substrate and process for producing the same
US7781309B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
JP4828230B2 (ja) Soiウェーハの製造方法
JP3697106B2 (ja) 半導体基板の作製方法及び半導体薄膜の作製方法
JPWO2003009386A1 (ja) 貼り合わせウエーハの製造方法
JP2007142229A (ja) 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
TWI355711B (en) Method of producing simox wafer
JP2008028070A (ja) 貼り合わせウェーハの製造方法
JP2009176860A (ja) 貼り合わせウェーハの製造方法
KR100982584B1 (ko) 반도체 기판의 제조 방법
JP2008244019A (ja) Soiウエーハの製造方法
TW200300575A (en) Manufacturing method of bonding wafer
JP2008235495A (ja) Soiウェーハ及びその製造方法
JP2010135538A (ja) 貼り合わせウェーハの製造方法
JP5364345B2 (ja) Soi基板の作製方法
JP2010040638A (ja) Soi基板の製造方法
JP2010045345A (ja) 貼り合わせウェーハの製造方法
JP5368000B2 (ja) Soi基板の製造方法
JP2005228988A (ja) Soiウェーハの製造方法
JPH08279605A (ja) 張り合わせ基板の製造方法
JP4442090B2 (ja) Soi基板の製造方法
JP2007318097A (ja) Soiウエーハの製造方法
JP2010040540A (ja) Simox基板の製造方法
JP2004014627A (ja) Soi基板およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110525

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130923

R150 Certificate of patent or registration of utility model

Ref document number: 5386856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250