KR100982584B1 - 반도체 기판의 제조 방법 - Google Patents

반도체 기판의 제조 방법 Download PDF

Info

Publication number
KR100982584B1
KR100982584B1 KR1020080030759A KR20080030759A KR100982584B1 KR 100982584 B1 KR100982584 B1 KR 100982584B1 KR 1020080030759 A KR1020080030759 A KR 1020080030759A KR 20080030759 A KR20080030759 A KR 20080030759A KR 100982584 B1 KR100982584 B1 KR 100982584B1
Authority
KR
South Korea
Prior art keywords
wafer
layer
bonded
active layer
bonding
Prior art date
Application number
KR1020080030759A
Other languages
English (en)
Other versions
KR20080090319A (ko
Inventor
아키히코 엔도
노부유키 모리모토
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20080090319A publication Critical patent/KR20080090319A/ko
Application granted granted Critical
Publication of KR100982584B1 publication Critical patent/KR100982584B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Abstract

연마 스톱층을 이용하는 접합방법에 있어서, 연마 스톱층인 SiO2층과 실리콘 기판과의 계면 조도를 제어하여 표면 조도가 작은 최종 제품 접합기판을 제조하는 방법을 제공한다.
기판저항 1~100mΩcm의 활성층용 웨이퍼에 산소 이온을 주입하여, 상기 활성층용 웨이퍼에 산소 이온 주입층을 형성하는 공정, 상기 활성층용 웨이퍼와 지지용 웨이퍼를, 절연층을 개입시키거나 또는 개입시키지 않고 접합하여 접합 웨이퍼를 형성하는 공정, 상기 접합 웨이퍼를 열처리하여 접합을 강화하는 한편 상기 산소 이온 주입층을 SiO2층으로 하는 공정, 상기 접합을 강화한 접합 웨이퍼를 활성층용 웨이퍼의 표면측으로부터 연삭, 연마 및/또는 에칭하여, 상기 스톱층을 표면에 노출시키는 공정, 상기 SiO2층을 제거하는 공정, 및 SiO2층을 제거한 접합 웨이퍼를 환원 분위기하에서 열처리하여 활성층용 웨이퍼에 포함되는 도전성 성분을 확산시키는 공정을 포함하는 접합 웨이퍼의 제조 방법.
접합, 웨이퍼, 산소이온주입, 스톱층

Description

반도체 기판의 제조 방법{Method for producing semiconductor substrate}
본 발명은 반도체 기판의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 활성층측 웨이퍼로서 기판 저항 1~100mΩcm의 웨이퍼를 사용함으로써, SiO2/Si의 계면 조도를 개선할 수가 있는, 산소 이온 주입-에치/연마 스톱 접합 기판의 제조 방법에 관한 것이다. 본 발명의 제조 방법은 SOI(Silicon On Insulator) 기판 및 DSB(Direct Silicon Bonding) 기판의 어느 것에도 적용이 가능하다.
SOI 웨이퍼는 종래의 실리콘 웨이퍼에 비해 소자 간의 분리, 소자와 기판 간의 기생 용량의 저감, 3 차원 구조가 가능하다고 하는 우위성이 있다. 그 때문에,고속·저소비전력의 LSI에 사용되고 있다. SOI 웨이퍼의 제조 방법에는 산화막을 형성한 2 장의 실리콘 웨이퍼를 결합시키고, 그 후, 연삭, 연마하여 SOI층(활성층)을 형성하는 접합법이 알려져 있다. 또한, 이 접합법에는 스마트 컷법(등록상표)이 포함된다(특허 문헌 1~2).
SOI 웨이퍼에 대해서는, SOI층(활성층)의 박막화 및 막두께의 균일화가 요구되고 있다. 그를 위한 새로운 수법이 개발되고 있다. 이 수법은, 산소 이온 주입층 을 가지는 활성층용 웨이퍼와 지지층용 웨이퍼를 접합한 후, 열처리를 실시하여 산소 이온 주입층을 SiO2층으로 하고, 한층 더 활성층용 웨이퍼측으로부터 SiO2층까지 연삭 및 연마하여, 그 후, SiO2층을 제거함으로써, SOI층(활성층)의 박막화 및 막두께의 균일화를 가능하게 하는 것이다(특허 문헌 3). 산소 이온 주입층은 연마 스톱층으로서 기능한다.
또한, 근년, 디바이스의 미세화나 저소비 전력화에 의해, BOX가 되는 산화막의 막두께가 얇아지는 한편, 예를 들면, BOX(산화막)가 없이 직접 접합하는 DSB(Direct Silicon Bonding) 기판의 개발도 행해지고 있다. 산화막을 개입시키는 일 없이 직접 접합하는 경우는, 통상의 세정(SC1)을 실시한 후, 웨이퍼끼리를 접합하게 된다.
[특허 문헌 1] 일본특허공개 평9-116125호 공보
[특허 문헌 2] 일본특허공개 2000-124092호 공보
[특허 문헌 3] WO 2005/074033 A1
그러나, 상기 특허 문헌 3에 기재된 상기 연마 스톱층을 이용하는 접합 방법에 대해서는, 이하의 과제가 있었다.
(1) 연마 스톱층인 SiO2상입자를 포함한 층 또는 연속한 SiO2층과 실리콘 기판과의 계면 조도가 크고, 그 결과, 최종 제품인 접합 웨이퍼 표면의 조도도 커진다.
(2) 그 때문에, SOI 구조 작성 후, 표면 조도 개선을 위해서 추가 가공으로서 연마 처리 또는 1100℃ 1hr의 고온 열처리가 필요했다. 이 고온 열처리는 코스트 상승의 요인이 된다.
(3) 또한 이 추가 가공에 의해, Top(활성층) 층의 면내 균일성이 열화 한다고 하는 품질에 관한 과제도 있었다.
또한, (1)에 대해서는, SOI 기판만이 아니라 DSB 기판에 대해도 연마 스톱층을 이용하는 접합 방법에서는 같은 문제가 있다.
거기서 본 발명의 목적은, 에치/연마 스톱층을 이용하는 접합 방법에 있어서, 에치/연마 스톱층인 SiO2층과 실리콘 기판과의 계면조도를 억제하여, 표면의 조도가 작은 최종 제품 접합 기판을 제조하는 방법을 제공하는 것에 있다. 접합 기판은 SOI 기판 및 DSB 기판을 포함하는 것이다.
종래의 지견으로서, 이온 주입한 산소 이온이 주위의 실리콘과 반응하여 후속 공정의 스톱층으로서 작용하는 SiO2가 되지만, 그 SiO2 반응을 촉진시키면, SiO2/Si의 계면조도가 개선되는 것이 알려져 있었다. 반응 촉진을 위해서는, 지금까지 1300℃이상의 초고온으로 장시간 보관 유지하는 것이 필요했지만, 접합 후에 초고온 열처리해도, 접합하지 하지 않은 상태에서의 초고온 열처리(=SIMOX)와 비교하여, SiO2 반응이 진행되지 않고, 조도가 개선되지 않는 것이 판명되었다. 그에 대해, 본 발명자들이 한층 더 검토한 결과, 기판 저항이 1~100mΩcm인 기판, 예를 들면, p+기판을 사용함으로써, 통상의 p-기판(1Ωcm이상)과 비교하여 SiO2 형성이 촉진되어 조도 개선하는 것을 발견하고, 이 지견에 근거해 본 발명을 완성시켰다.
본 발명은 이하와 같다.
기판 저항 1~100mΩcm의 활성층용 웨이퍼에 산소 이온을 주입하여 상기 활성층용 웨이퍼에 산소 이온 주입층을 형성하는 공정,
상기 활성층용 웨이퍼와 지지용 웨이퍼를, 절연층을 개입시키거나 개입시키지 않고 접합하여 접합 웨이퍼를 형성하는 공정,
상기 접합 웨이퍼를 열처리하여 접합을 강화하는 한편, 상기 산소 이온 주입층을 SiO2상입자를 포함한 층 또는 연속한 SiO2층(이하, 스톱층이라고 한다)으로 하는 공정,
상기 접합을 강화한 접합 웨이퍼를 활성층용 웨이퍼의 표면측으로부터 연삭, 연마 및/또는 에칭하여 상기 스톱층을 표면에 노출시키는 공정,
상기 스톱층을 제거하는 공정, 및
스톱층을 제거한 접합 웨이퍼를 환원 분위기하에서 열처리하여 활성층용 웨이퍼에 포함되는 도전성 성분을 확산시키는 공정을 포함하는 접합 웨이퍼의 제조 방법.
본 발명에 의하면, 연마 스톱층을 이용하는 접합 방법에 따라 표면의 조도가 작은 기판(예를 들면, SOI 및 DSB 기판)을 제조할 수가 있다.
본 발명의 접합 웨이퍼의 제조 방법은 이하의 공정을 포함한다.
(1) 기판 저항 1~100mΩcm의 활성층용 웨이퍼에 산소 이온을 주입하여 상기 활성층용 웨이퍼에 산소 이온 주입층을 형성하는 공정,
(2) 상기 활성층용 웨이퍼와 지지용 웨이퍼를, 절연층을 개입시키거나 개입시키지 않고 접합하여 접합 웨이퍼를 형성하는 공정,
(3) 상기 접합 웨이퍼를 열처리하여 접합을 강화하는 한편, 상기 산소 이온 주입층을 SiO2상입자를 포함한 층 또는 연속한 SiO2층(스톱층)으로 하는 공정,
(4) 상기 접합을 강화한 접합 웨이퍼를 활성층용 웨이퍼의 표면측으로부터 연삭, 연마 및/또는 에칭하여 상기 스톱층을 표면에 노출시키는 공정,
(5) 상기 스톱층을 제거하는 공정, 및
(6) 스톱층을 제거한 접합 웨이퍼를 환원 분위기하에서 열처리하여, 활성층용 웨이퍼에 포함되는 도전성 성분을 확산시키는 공정
(1) 산소 이온 주입층 형성 공정
활성층용 웨이퍼로는 기판 저항 1~100mΩcm의 실리콘 웨이퍼를 이용한다. 기판 저항 1~100mΩcm의 실리콘 웨이퍼는, 예를 들면, p형 웨이퍼일 수 있으며, 보다 구체적으로는, 도전성 성분으로서 붕소를 함유하는 웨이퍼일 수 있다. 기판 저항 1 mΩcm미만의 웨이퍼는 결정 석출이 곤란하므로, 본 발명에서는 기판 저항 1mΩcm이상의 웨이퍼를 이용한다. 기판 저항이 100mΩcm를 넘으면, SiO2 반응 촉진에 의한 표면 조도 개선의 효과를 거의 볼 수 없으므로, 기판 저항의 상한은 100mΩcm로 한다. 활성층용 웨이퍼의 기판 저항은, 표면 조도 개선의 효과의 관점에서 바람직하게는 1~20mΩcm의 범위이다.
활성층용 웨이퍼에의 산소 이온 주입은, 통상적인 방법에 의해 실시할 수가 있다. 산소 이온 주입의 조건은 산소 이온 주입층이 상기 활성층용 웨이퍼의 접합용의 표면으로부터 200~1000 nm의 깊이에 형성되도록 선택하는 것이 적당하다.
(2) 접합 웨이퍼 형성 공정
상기 활성층용 웨이퍼와 지지용 웨이퍼를, 절연층을 개입시키거나 또는 개입시키지 않고 접합하여 접합 웨이퍼를 형성한다. 구체적으로는, 지지용 웨이퍼가 절 연층(예를 들면, SiO2층)을 갖고 이 절연층을 개입시켜, 상기 활성층용 웨이퍼와 지지용 웨이퍼를 접합시킨다. 이것에 의해, 최종적 제품으로서 SOI 기판을 얻을 수 있다. 또, 지지용 웨이퍼는 절연층을 갖지 않고, 상기 활성층용 웨이퍼와 지지용 웨이퍼를 직접 접합할 수도 있다. 이것에 의해, 최종적 제품으로서 DSB 기판을 얻을 수 있다.
(3) 접합 강화＋　SiO2층 형성 공정
상기 접합 웨이퍼를 열처리하여 접합을 강화하는 한편 상기 산소 이온 주입층을 SiO2층으로 한다. 접합을 강화하는 한편 산소 이온 주입층을 스톱층으로 하는 공정에 있어서의 열처리는, 1000~1300℃의 범위의 온도로 행할 수가 있다. 이 열처리는, 분위기는 특히 제한되지 않고 산소를 포함한 산화 분위기 또는 아르곤등의 불활성 가스등의 분위기하에서 실시하는 한편 시간은 1~10시간의 범위로 하는 것이 적당하다.
스톱층 표면 노출 공정에 대해 접합 웨이퍼 표면에의 상처 또는 에칭에 의한 면거칠음을 방지하기 위해서, 산소 분위기하에서 처리를 실시하고, 보호막으로서 SiO2막을 형성시키는 것이 좋다. 막두께는 200 nm이상이 바람직하다. 또, 스톱층 형성 촉진을 위해서, 접합 전에 1000~1200℃ 1시간 이상의 열처리를 해도 좋다. 상기 열처리에 의해, 산소 이온 주입량에 의해 변화하지만, 두께가 100~3000 nm의 범위 인 SiO2상입자를 포함한 층 또는 연속한 SiO2층이 형성된다.
(4) 스톱 표면 노출 공정
접합을 강화하는 한편 SiO2상입자를 포함한 층 또는 연속한 SiO2층(스톱층)이 형성된 접합 웨이퍼를 활성층용 웨이퍼의 표면측으로부터 연삭, 연마 및/또는 에칭하여 상기 스톱층을 표면에 노출시킨다. 이 스톱층 표면 노출 공정은, 예를 들면, 상기 접합 웨이퍼를 활성층용 웨이퍼의 표면측으로부터 연삭하고, 그 다음에 연삭면을 한층 더 연마 및/또는 에칭하는 것을 포함할 수가 있다. 이 공정에서는, 스톱층은 에치/연마 스톱층으로서 기능한다. 연마는, Si와 SiO2와의 연마 레이트비가 큰, 예를 들면, 연마용 입자를 포함하지 않는 알칼리성 용액을 이용하여 실시할 수가 있다. 연마 레이트비는 큰 것이 바람직하고, 레이트비 10 이상, 더욱 바람직하지는 100 이상이다. 에칭은, 예를 들면 Si만 에칭할 수 있는 KOH 용액을 이용해 실시할 수가 있다. 다만, SiO2상입자를 불연속으로 Si중에 존재한 스톱층의 경우, 에칭액이 SiO2 입자 사이에 스며들어 가기 위해, 에칭을 적용하는 경우는, 스톱층이 연속한 SiO2층인 것이 바람직하다.
(5) 상기 스톱을 제거하는 공정
스톱층을 표면에 노출시킨 후, 노출한 스톱층을 제거한다. 스톱층의 제거는, 예를 들면, HF처리에 의해 실시할 수가 있다. HF처리는, 예를 들면, 1%로 희석된 HF용액 중에(배치 타입의 세척기) 5분간 담그는 것으로 완전하게 제거하는 것이 가능하다. SiO2상입자를 불연속으로 Si중에 존재한 스톱층의 경우에는, 산화 분위기로 열처리함으로써 연속한 SiO2층으로 변화시킨 후, HF처리에 의해 제거 가능하다.
(6) 도전성 성분 확산 공정
스톱층을 제거한 접합 웨이퍼는 환원 분위기하에서 열처리하여 활성층용 웨이퍼에 포함되는 도전성 성분을 확산시킨다. 상기와 같이 활성층용 웨이퍼로서 기판 저항 1~100mΩcm의 실리콘 웨이퍼를 이용하고, 이 웨이퍼는 p형 웨이퍼일 수가 있으며, 보다 구체적으로는, 도전성 성분으로서 붕소를 함유하는 웨이퍼이다. 이 공정에 있어서, 예를 들면, 도전성 성분으로서 붕소를 확산시킨다. 활성층용 웨이퍼에 포함되는 도전성 성분을 확산시키는 공정에 있어서의 열처리는, 1000~1200℃의 온도 범위에서 행할 수가 있다. 열처리 시간은, 활성층용 웨이퍼에 포함되는 도전성 성분을 확산시키기에 충분한 시간으로 하면 좋고, 예를 들면, 10분 ~10시간의 범위로 할 수가 있다.
디바이스를 형성하는 활성층용 웨이퍼(Top)층은 일반적으로 p-가 넓게 사용되고 있어 그 대응을 위해서, SOI 또는 DSB 기판 작성 후, 아르곤은 수소 등의 환원 분위기 중에 열처리함으로써 활성층용 웨이퍼층에 존재하는 붕소를 바깥쪽으로 확산시켜 감소시킨다.
본 발명의 방법에서의 활성층용 웨이퍼(Top)층 두께는, 산소 이온 주입기의 가속 전압으로 결정된다. 일반적으로 시판되는 산소 이온 주입기의 가속 전압 max. 200 keV이며, Top층 두께 max는 약 500 nm이다. 이 깊이의 붕소를 바깥쪽 확산시키기 위해서는, 1050℃ 이상 1 hr이상으로 보관 유지하는 것이 적당하다.
[실시예]
이하에 본 발명을 실시예에 의해 한층 더 상세하게 설명한다.
실시예 1
이하의 순서에 의해, SOI 구조의 접합 웨이퍼를 제작했다.
(1) 300 mm 지지용 웨이퍼를 준비했다. 300 mm지지용 웨이퍼는, 기판 저항이10-20Ωcm인 p형 웨이퍼(100)이며, 1000℃, 5 hr, 산소 분위기 중의 열처리로 형성한 BOX층(1500Å)을 가진다.
(2) 300 mm활성층용 웨이퍼(Top 기판)를 준비했다. 300 mm 활성층용 웨이퍼는, 기판 저항이 0.001-10Ωcm의 범위(자세한 것은 표 1에 나타낸다)인 p형 웨이퍼(100)이며, 산소 이온 주입층을 가진다. 산소 이온 주입층은 가속 전압 180 keV, 도스량 2 e17cm-2, 기판 온도 100~500℃의 조건으로 형성했다.
(3) 상기 지지용 웨이퍼 및 활성층용 웨이퍼는 SC1 세정 후 접합했다.
(4) 접합 후, 접합 강화 열처리를 1200℃, 1hr(-산소 분위기)로 행하였다.
(5) 활성층용 웨이퍼의 표면으로부터 기판 연삭 연마를 실시하여 나머지 두 께를 약 10μm로 했다.
(6) 연삭 연마 후에, 한층 더 SiO2층에서 정지할 때까지, 연마용 입자를 포함하지 않는 알칼리성 연마액을 이용하여 연마를 실시했다. 또한, 이 연마는 알칼리 용액에서의 에칭으로 바꿀 수도 있다.
(7) 그 다음에, HF용액(농도 25%)에 의해 SiO2층을 제거했다.
(8) 그 다음에 접합 웨이퍼를 1000-1200℃, 1 hr(아르곤 분위기) 보관 유지하여 외부 확산 처리를 행했다.
(9) 얻어진 접합 웨이퍼의 평가를 이하와 같이 행하였다.
AFM에 의한 조도 평가((7) 후에 평가) 평가 결과를 표 1에 나타낸다.
SIMS에 의한 활성층용 웨이퍼(Top층) 중의 붕소 농도((8) 후에 평가(일부)) 평가 결과를 표 2에 나타낸다.
실시예 2
이하의 순서에 의해, DSB 구조의 접합 웨이퍼를 제작했다.
(1) 300 mm 지지용 웨이퍼를 준비했다. 300 mm 지지용 웨이퍼는 기판 저항이10~20Ωcm인 p형 웨이퍼(100)이다.
(2) 300 mm 활성층용 웨이퍼(Top 기판)를 준비했다. 300 mm 활성층용 웨이퍼는 기판 저항이 0.001~10Ωcm의 범위(자세한 것은 표 1에 나타낸다)인 p형 웨이퍼(110)이며, 산소 이온 주입층을 가진다. 산소 이온 주입층은, 가속 전압 180 keV, 도스량 2e17cm-2, 기판 온도 100~500℃의 조건으로 형성했다.
(3)~(9)는, 실시예 1과 같게 실시했다.
평가 결과를 표 1에 나타낸다.
저항과 조도의 관계
구조 Top 기판저항 [Ωcm] 표면 조도 RMS [Å]
(10㎛×10㎛)
1 비교예 SOI 10 11.0
2 비교예 ↑ 1 12.2
3 비교예 ↑ 0.2 12.7
4 발명예 ↑ 0.1 7.3
5 발명예 ↑ 0.02 4.3
6 발명예 ↑ 0.01 3.1
7 발명예 ↑ 0.001 3.2
8 비교예 DSB 10 15.5
9 비교예 ↑ 1 16.9
10 비교예 ↑ 0.2 13.0
11 발명예 ↑ 0.02 7.2
12 발명예 ↑ 0.01 6.8
13 발명예 ↑ 0.001 6.5
환원 분위기 처리 조건과 Top층의 붕소 농도,　Top 기판 저항 1mΩcm~붕소 농도=1e18/cm3
구조 열처리 온도 Ta
[℃]		 열처리 시간
[hr]		 Top 기판저항
붕소 농도 [1/cm3]
1 비교예 SOI 1000 1 8e17
2 비교예 ↑ 1050 0.5 3e17
3 비교예 ↑ 1050 1 <1e17
4 발명예 ↑ 1100 1 <1e17
5 발명예 ↑ 1150 1 <1e17
6 발명예 ↑ 1200 1 <1e17
본 발명의 제조 방법은 SOI(Silicon On Insulator) 기판 및 DSB(Direct Silicon Bonding) 기판의 어느 것에도 이용 가능하다.
도 1은 산소 이온 주입-에치 스톱 접합―SOI 프로세스.
도 2는 산소 이온 주입-에치 스톱의 설명도.
도 3은 AFM 관찰 결과.

Claims (9)

  1. 기판 저항 1~100 mΩcm의 활성층용 웨이퍼에 산소 이온을 주입하여 상기 활성층용 웨이퍼에 산소 이온 주입층을 형성하는 공정,
    상기 활성층용 웨이퍼와 지지용 웨이퍼를, 절연층을 개입시키거나 또는 개입시키지 않고 접합하여 접합 웨이퍼를 형성하는 공정,
    상기 접합 웨이퍼를 열처리하여 접합을 강화하는 한편 상기 산소 이온 주입층을 SiO2상입자를 포함한 층 또는 연속한 SiO2층(이하, 스톱층이라고 한다)으로 하는 공정,
    상기 접합을 강화한 접합 웨이퍼를 활성층용 웨이퍼의 표면측으로부터 연삭 후에, 연마만, 에칭만, 또는 연마 및 에칭 모두를 실시하여, 상기 스톱층을 표면에 노출시키는 공정,
    상기 스톱층을 제거하는 공정, 및
    스톱층을 제거한 접합 웨이퍼를 환원 분위기하에서 열처리하여 활성층용 웨이퍼에 포함되는 도전성 성분을 확산시키는 공정을 포함하는 접합 웨이퍼의 제조 방법.
  2. 제1항에 있어서, 상기 활성층용 웨이퍼가 p형 웨이퍼인 것을 특징으로 하는 제조 방법.
  3. 제2항에 있어서, 상기 p형 웨이퍼는 도전성 성분으로서 붕소를 함유하는 것을 특징으로 하는 제조 방법.
  4. 제1항 내지 제3항 중 어느 하나의 항에 있어서, 상기 산소 이온 주입층은 상기 활성층용 웨이퍼의 접합용의 표면으로부터 200~1000 nm의 깊이에 형성되는 것을 특징으로 하는 제조 방법.
  5. 제1항 내지 제3항 중 어느 하나의 항에 있어서, 상기 지지용 웨이퍼가 절연층을 가지고, 이 절연층을 개입시켜, 상기 활성층용 웨이퍼와 지지용 웨이퍼를 접합하는 것을 특징으로 하는 제조 방법.
  6. 제1항 내지 제3항 중 어느 하나의 항에 있어서, 상기 지지용 웨이퍼는 절연층을 갖지 않고, 상기 활성층용 웨이퍼와 지지용 웨이퍼를 직접 접합하는 것을 특징으로 하는 제조 방법.
  7. 제1항 내지 제3항 중 어느 하나의 항에 있어서, 상기 접합을 강화하는 한편 산소 이온 주입층을 SiO2상입자를 포함한 층 또는 연속한 SiO2층(스톱층)으로 하는 공정에 있어서의 열처리는, 1000~1300℃의 범위의 온도로 행하는 것을 특징으로 하는 제조 방법.
  8. 제1항 내지 제3항 중 어느 하나의 항에 있어서, 상기 스톱층을 표면에 노출시키는 공정은, 상기 접합을 강화한 접합 웨이퍼를 활성층용 웨이퍼의 표면측으로부터 연삭하고, 그 다음에 연삭면을 한층 더 연마만, 에칭만, 또는 연마 및 에칭 모두를 실시하는 것을 포함하는 것을 특징으로 하는 제조 방법.
  9. 제1항 내지 제3항 중 어느 하나의 항에 있어서, 상기 활성층용 웨이퍼에 포함되는 도전성 성분을 확산시키는 공정에 있어서의 열처리는, 1000~1200℃의 온도 범위에서 행하는 것을 특징으로 하는 제조 방법.
KR1020080030759A 2007-04-03 2008-04-02 반도체 기판의 제조 방법 KR100982584B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00097197 2007-04-03
JP2007097197A JP5261960B2 (ja) 2007-04-03 2007-04-03 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
KR20080090319A KR20080090319A (ko) 2008-10-08
KR100982584B1 true KR100982584B1 (ko) 2010-09-15

Family

ID=39827314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080030759A KR100982584B1 (ko) 2007-04-03 2008-04-02 반도체 기판의 제조 방법

Country Status (5)

Country Link
US (1) US7855132B2 (ko)
JP (1) JP5261960B2 (ko)
KR (1) KR100982584B1 (ko)
CN (1) CN101320684B (ko)
TW (1) TW200901450A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054837A (ja) * 2007-08-28 2009-03-12 Sumco Corp Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ
JP2009272471A (ja) * 2008-05-08 2009-11-19 Sumco Corp 貼り合わせウェーハの製造方法
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP2010135538A (ja) * 2008-12-04 2010-06-17 Sumco Corp 貼り合わせウェーハの製造方法
JP5470839B2 (ja) * 2008-12-25 2014-04-16 株式会社Ｓｕｍｃｏ 貼り合わせシリコンウェーハの製造方法
US20160079059A1 (en) * 2014-09-17 2016-03-17 International Business Machines Corporation Elliptical wafer manufacture
CN113889431A (zh) * 2020-07-01 2022-01-04 中芯集成电路（宁波）有限公司上海分公司 绝缘体上半导体结构的制造方法
WO2022241662A1 (zh) * 2021-05-19 2022-11-24 邱志威 半导体超薄堆叠结构的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027386A (ko) * 1998-10-28 2000-05-15 김영환 실리콘 온 인슐레이터 기판 제조 방법
JP2003142668A (ja) * 2001-11-07 2003-05-16 Sumitomo Mitsubishi Silicon Corp Ｓｉｍｏｘ基板の製造方法
WO2005074033A1 (ja) * 2004-01-30 2005-08-11 Sumco Corporation Ｓｏｉウェーハの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021914A (ja) * 1988-06-10 1990-01-08 Sony Corp 半導体基板の製法
JP2930194B2 (ja) * 1995-08-17 1999-08-03 信越半導体株式会社 Ｓｏｉウェーハ及びその製造方法
EP0759634A1 (en) 1995-08-17 1997-02-26 Shin-Etsu Handotai Company Limited SOI wafer and method for the preparation thereof
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000315635A (ja) * 1999-04-30 2000-11-14 Mitsubishi Materials Silicon Corp 張り合わせ用シリコンウェーハおよびこれを用いた張り合わせ基板の製造方法
WO2001006546A2 (en) * 1999-07-16 2001-01-25 Massachusetts Institute Of Technology Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration
US6835633B2 (en) * 2002-07-24 2004-12-28 International Business Machines Corporation SOI wafers with 30-100 Å buried oxide (BOX) created by wafer bonding using 30-100 Å thin oxide as bonding layer
JP4424039B2 (ja) 2004-04-02 2010-03-03 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
JP2007059704A (ja) * 2005-08-25 2007-03-08 Sumco Corp 貼合せ基板の製造方法及び貼合せ基板
JP2007149723A (ja) 2005-11-24 2007-06-14 Sumco Corp 貼り合わせウェーハの製造方法
ATE383656T1 (de) * 2006-03-31 2008-01-15 Soitec Silicon On Insulator Verfahren zur herstellung eines verbundmaterials und verfahren zur auswahl eines wafers
JP5087855B2 (ja) 2006-04-05 2012-12-05 株式会社Ｓｕｍｃｏ 熱処理評価用ウェーハ、熱処理評価方法、および半導体ウェーハの製造方法
JP4940737B2 (ja) 2006-04-11 2012-05-30 株式会社Ｓｕｍｃｏ 少数キャリア拡散長測定方法およびシリコンウェーハの製造方法
JP2008016534A (ja) 2006-07-04 2008-01-24 Sumco Corp 貼り合わせウェーハの製造方法
JP2008066500A (ja) 2006-09-07 2008-03-21 Sumco Corp 貼り合わせウェーハおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027386A (ko) * 1998-10-28 2000-05-15 김영환 실리콘 온 인슐레이터 기판 제조 방법
JP2003142668A (ja) * 2001-11-07 2003-05-16 Sumitomo Mitsubishi Silicon Corp Ｓｉｍｏｘ基板の製造方法
WO2005074033A1 (ja) * 2004-01-30 2005-08-11 Sumco Corporation Ｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
US20080248630A1 (en) 2008-10-09
CN101320684B (zh) 2010-12-22
CN101320684A (zh) 2008-12-10
TWI366912B (ko) 2012-06-21
US7855132B2 (en) 2010-12-21
KR20080090319A (ko) 2008-10-08
JP5261960B2 (ja) 2013-08-14
TW200901450A (en) 2009-01-01
JP2008258304A (ja) 2008-10-23

Similar Documents

Publication Publication Date Title
KR100982584B1 (ko) 반도체 기판의 제조 방법
JP4828230B2 (ja) Ｓｏｉウェーハの製造方法
US7315064B2 (en) Bonded wafer and method of producing bonded wafer
KR101500956B1 (ko) Ｓｏｉ웨이퍼의 제조 방법
US20090032873A1 (en) Ultra thin single crystalline semiconductor TFT and process for making same
KR20090126209A (ko) 접합 웨이퍼의 제조방법
EP1791175A2 (en) Method of manufacturing bonded wafer
KR20100080777A (ko) 열 처리를 사용하는 박리 과정에서 반도체 웨이퍼 재-사용
WO2015136834A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
KR20110052456A (ko) 웨이퍼 접합 방법
JP2002184960A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP5194508B2 (ja) Ｓｏｉウエーハの製造方法
JPH10242154A (ja) 薄膜半導体基板の表面処理方法
US20230215760A1 (en) Method for manufacturing a semiconductor-on-insulator substrate for radiofrequency applications
JP2010045345A (ja) 貼り合わせウェーハの製造方法
JP2000196048A (ja) Ｓｏｉウェ―ハの製造方法
JPH08191138A (ja) Ｓｏｉ基板の製造方法
JP2023526902A (ja) 高周波用途用のセミコンダクタオンインシュレータ基板を製造するための方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法
CN110739217A (zh) 一种降低soi硅片应力的制备方法
KR100722523B1 (ko) 웨이퍼 표면 식각 방법
KR20000040424A (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
JP2009111347A (ja) 貼り合わせウェーハの製造方法
JPH02205007A (ja) 半導体基板とその製造方法、並びに半導体装置
JPH08148660A (ja) Ｓｏｉ基板の製造法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 9